JP2001184259A - 演算処理装置及び該装置におけるデータ転送方法 - Google Patents

Abstract

(57)【要約】 【課題】データ転送命令を持つ演算処理装置において、
データ転送命令を実行する場合に、データ転送を高速に
行うことができる演算処理装置を提供する。 【解決手段】主記憶のあるアドレスからデータをリード
し、リードしたデータを主記憶の別のアドレスへライト
してデータを転送するデータ転送命令を持つ演算処理装
置１００において、データ転送命令を認識し、転送元、
転送先アドレスおよび転送バイト数を抽出する命令デコ
ード部１と、命令デコード部１が抽出した転送元アドレ
スを格納しておく転送元アドレスレジスタ２と、命令デ
コード部が抽出した転送先アドレスを格納しておく転送
先アドレスレジスタ３と、命令デコード部が抽出した転
送バイト数を格納しておく転送バイトレジスタ４と、各
レジスタのデータをもとにデータ転送を行うデータ転送
部５とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、主記憶のあるアド
レスからデータをリードし、リードしたデータを主記憶
の別のアドレスへライトすることでデータを転送するデ
ータ転送命令を持つ演算処理装置及び該装置におけるデ
ータ転送方法に関する。

【０００２】

【従来の技術】近年、演算処理装置の技術開発が先行
し、演算処理装置の処理速度が飛躍的に向上している。
これに対し演算処理装置の主記憶として用いられるメモ
リ素子の処理速度はさほど向上していないのが現状であ
り、このメモリの速度が演算処理装置の処理速度を制限
している。キャッシュを搭載するなどの工夫により性能
向上を行っているがキャッシュミスヒットしたケースで
はメモリの読み出しを行わなければならないためメモリ
性能が演算処理装置の処理速度に制限を与える原因とな
っている。メモリリードのみをアウトオブオーダーで行
う技術は存在するが、メモリリード・ライトの連続した
データ転送については存在しないため、従来技術による
データ転送においてはメモリリード命令でメモリリード
したデータを直後のメモリライト命令で使用しなければ
ならない為、メモリリード命令の完了をメモリライト命
令が待たなければならず、後続命令も実行が停止してし
まっておりデータ転送時はアウトオブオーダーの有効性
がなかった。

【０００３】

【発明が解決しようとする課題】すなわち、従来の技術
においては、データのリードおよびライトを連続して実
行するデータ転送命令においては、アウトオブオーダー
による処理の高速化を行うことができなかった。したが
って、本発明は、主記憶のあるアドレスからデータをリ
ードし、リードしたデータを主記憶の別のアドレスへラ
イトすることでデータを転送するデータ転送命令を持つ
演算処理装置において、そのデータ転送命令を実行する
場合に、データ転送を高速に行うことができる演算処理
装置及びデータ転送方法を提供することを目的とする。
また、本発明は、データ転送命令を持つ演算処理装置に
おいて、データ転送命令の完了を待つことなく後続処理
を実行可能とし、演算処理装置の高速化を図ることがで
きる演算処理装置及びデータ転送方法を提供することを
他の目的とする。

【０００４】

【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、主記憶のあるアドレスから
データをリードし、リードしたデータを主記憶の別のア
ドレスへライトしてデータを転送するデータ転送命令を
持つ演算処理装置において、データ転送命令を認識し、
転送元、転送先アドレスおよび転送バイト数を抽出する
命令デコード部と、命令デコード部が抽出した転送元ア
ドレスを格納しておく転送元アドレスレジスタと、命令
デコード部が抽出した転送先アドレスを格納しておく転
送先アドレスレジスタと、命令デコード部が抽出した転
送バイト数を格納しておく転送バイトレジスタと、前記
レジスタ群のデータをもとにデータ転送を行うデータ転
送部とを備えていることを特徴としている。

【０００５】請求項２記載の発明は、前記データ転送部
によるデータ転送命令の実行処理とは独立して、データ
転送命令以外の命令を処理する命令処理部を備えている
ことを特徴としている。

【０００６】請求項３記載の発明は、前記データ転送部
によるデータ転送命令の実行中に、前記命令デコード部
がデータ転送命令以外のメモリアクセス命令を認識した
場合、メモリアクセスアドレスとデータ転送実行中のア
ドレスが重複しているか否かをチェックする重複チェッ
ク部と、アドレスが重複していたときにデータ転送が終
了するまでメモリアクセス命令の実行を停止させる命令
停止部とを備えることを特徴としている。請求項４記載
の発明は、前記データ転送部が、転送バイトレジスタに
記憶されているバイト数が最大データ転送単位を越えて
いる場合、最大データ転送単位で複数回にデータ転送を
分割して行うことを特徴としている。請求項５記載の発
明は、前記転送元アドレスレジスタと、前記転送先アド
レスレジスタと、前記転送バイトレジスタを複数組備え
ていることを特徴としている。

【０００７】請求項６記載の発明は、主記憶のあるアド
レスからデータをリードし、リードしたデータを主記憶
の別のアドレスへライトしてデータを転送するデータ転
送命令を持つ演算処理装置におけるデータ転送方法であ
って、命令デコード部によって、データ転送命令を認識
した場合、転送元、転送先アドレスおよび転送バイト数
を抽出し、抽出した転送元アドレス、抽出した転送先ア
ドレス、転送バイト数をそれぞれに対応する複数のレジ
スタに格納し、各レジスタ内のデータをもとに、他の命
令の処理とは独立してデータ転送命令を処理するデータ
転送部によってデータ転送を行うことを特徴としてい
る。

【０００８】上記構成によれば、データ転送命令を持つ
演算処理装置において主記憶のあるアドレスから主記憶
の別のアドレスへデータを転送するデータ転送命令を実
行する場合に、データ転送を別回路で行うことにより、
データ転送の完了を待つことなく後続処理が実行可能と
なり、演算処理装置の高速化を図ることができる。

【０００９】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は本発明による演算処
理装置１００の構成を示すブロック図である。図１に示
す演算処理装置１００は、データ転送命令を認識し、転
送元、転送先アドレスおよび転送バイト数を抽出する命
令デコード部１と、抽出された転送元アドレスを格納し
ておく転送元アドレスレジスタ２と、転送先アドレスを
格納しておく転送先アドレスレジスタ３と、転送バイト
数を格納しておく転送バイトレジスタ４と、前記レジス
タ群をもとにデータ転送を行うデータ転送部５と、デー
タ転送命令以外の通常の命令実行を行う命令処理部６
と、図示していないキャッシュおよびメモリ（主記憶）
の制御を行うメモリ・キャッシュ制御部７とから構成さ
れている。ここで、命令デコード部１、転送元アドレス
レジスタ２、転送先アドレスレジスタ３、転送バイトレ
ジスタ４、およびデータ転送部５が、本発明が特徴とす
る主要な構成部分である。

【００１０】図１を参照すると、命令デコード部１は、
命令のデコードを行い、デコードした命令がメモリ転送
命令の場合、転送元アドレス、転送先アドレス、転送バ
イト数を抽出し、抽出したデータを、転送元アドレス信
号２０１、転送先アドレス信号３０１、および転送バイ
ト数信号４０１として、転送元アドレスレジスタ２、転
送先アドレスレジスタ３、および転送バイトレジスタ４
にそれぞれ格納する。そして、データ転送起動通知信号
１０１よってデータ転送部５に起動をかけ、後続命令の
デコードを行う。

【００１１】命令デコード部１は、データ転送部５より
出力されるデータ転送実行中フラグ５０１が“１”の間
にデコードした命令がメモリ転送命令の場合はデータ転
送実行中フラグ５０１が“０”になるまでメモリ転送命
令を待ち合わせる。また、デコードした命令がメモリリ
ード命令あるいはメモリライト命令などメモリアクセス
命令の場合はメモリアクセスアドレスを抽出し、転送元
アドレスレジスタ２、転送先アドレスレジスタ３、転送
バイトレジスタ４の値を入力として命令デコード部１内
の重複チェック部１４にてアドレスが重複していないか
チェックする。その結果、アドレスが重複していなけれ
ば命令実行指示信号１０２を“１”に遷移させ命令処理
部６に対してメモリアクセス命令の実行を指示する。ア
ドレスが重複していれば命令実行指示信号１０２を
“０”に遷移させ命令実行を停止し、重複チェック部１
４にてアドレスチェックを繰り返す。

【００１２】すなわち、命令デコード部１は、例えば、
データ転送実行中にメモリロード命令をデコードした場
合、重複チェック部１４においてメモリロード対象エリ
アが転送先対象エリアと重複するかどうかをチェック
し、重複する場合は重複がなくなるまで命令実行を停止
する。また、データ転送実行中にメモリストア命令をデ
コードした場合、重複チェック部１４においてメモリス
トア対象エリアが転送元対象エリアおよび転送先対象エ
リアと重複するかチェックし、重複する場合は重複がな
くなるまで命令実行を停止する。

【００１３】転送元アドレスレジスタ２には、命令デコ
ード部１がメモリ転送命令をデコードし、かつ、データ
転送実行中フラグ５０１が“０”の時に命令デコード部
１にて抽出された転送元アドレスが本レジスタに格納さ
れる。転送先アドレスレジスタ３には、命令デコード部
１がメモリ転送命令をデコードし、かつ、データ転送実
行中フラグ５０１が“０”の時に命令デコード部１にて
抽出された転送先アドレスが格納される。転送バイトレ
ジスタ４には、命令デコード部１がメモリ転送命令をデ
コードし、かつ、データ転送実行中フラグ５０１が
“０”の時に命令デコード部１にて抽出された転送バイ
トが格納される。

【００１４】データ転送部５は、データ転送起動通知１
０１が命令デコード部１より発行されるとデータ転送実
行中フラグ５０１を“１”にセットし、転送元アドレス
レジスタ２、転送先アドレスレジスタ３、転送バイトレ
ジスタ４内のデータを入力としてメモリ・キャッシュ制
御部７を制御して、転送元アドレスから転送バイトのメ
モリリードを行い、転送先アドレスから転送バイトにリ
ードデータをメモリライトする。ただし、１回に転送可
能な最大バイト数をｎとすると、ｎバイトより多くの転
送を行う場合はｎバイト単位でデータ転送を行い、その
都度転送元アドレスレジスタ２，転送先アドレスレジス
タ３の値にｎを加算し、転送バイトレジスタ４の値にｎ
を減算する。残り転送バイトが０になるまでデータ転送
を繰り返し、データ転送終了時はデータ転送実行中フラ
グ５０１を“０”にリセットする。

【００１５】命令処理部６は、データ転送命令以外の命
令を実行するが、命令デコード部１より出力される命令
実行指示１０２が“０”の場合は命令実行を停止する。
メモリ・キャッシュ制御部７はデータ転送部５および命
令処理部６からのメモリアクセス要求を受け付け、メモ
リアクセスを行う。

【００１６】上記構成においては、命令デコード部１で
命令をデコードし、データ転送命令でなければ命令処理
部６で命令が処理されるが、データ転送命令と認識した
場合、データ転送部５によるデータ転送実行中であれば
転送完了まで待ち合わせを行う。命令デコード部１は、
データ転送が完了するかあるいはデータ転送実行中でな
ければ転送元アドレス、転送先アドレス、転送バイト数
を抽出し、それぞれ転送元アドレスレジスタ２、転送先
アドレスレジスタ３、転送バイトレジスタ４に格納し、
データ転送部５を起動する。命令デコード部１では、デ
ータ転送部５起動後は後続命令の処理を行う。

【００１７】上述しように、データ転送部５では転送バ
イト数が１度に処理可能な最大転送長ｎバイトより大き
いか比較し、ｎバイト以下の場合は転送元アドレスから
転送バイトだけロードし、ロードデータを転送先アドレ
スにストアしデータ転送完了を命令デコード部に通知す
る。ｎバイトよりも大きい場合は転送元アドレスからｎ
バイトだけロードし、ロードデータを転送先アドレスに
ストアする。また転送元アドレスレジスタ２および転送
元アドレスレジスタ３をｎバイト加算し、転送バイトレ
ジスタをｎバイト減算する。上述の処理を繰り返すこと
によりｎバイト単位でのデータ転送を行う。

【００１８】また、命令デコード部１では、データ転送
命令以外のメモリアクセス命令を認識した場合、データ
転送中の命令との順序性を守るためにメモリアクセス命
令のアドレスとデータ転送中のアドレスを重複チェック
部１４によってチェックし、一致している場合はメモリ
アクセス命令の実行を停止し、該当アドレスのデータ転
送が完了するまで命令実行を停止する。

【００１９】従って、データ転送命令の実行完了を待つ
ことなく次命令の実行が可能となるため、後続命令でデ
ータ転送対象エリアにアクセスしない場合は演算処理装
置の高速化という効果が得られる。

【００２０】図２は図１に示す命令デコード部１の構成
例を示すブロック図である。図２に示す命令デコード部
１は、命令が供給される命令レジスタ１１と、命令レジ
スタ１１から供給された命令をデコードする命令デコー
ド部１２と、データ転送命令の転送元アドレス、転送先
アドレス、転送バイト数を生成し、転送元アドレスレジ
スタ２、転送先アドレスレジスタ３、転送バイトレジス
タ４に出力するとともに、データ転送起動通知１０１を
出力し、さらにメモリリード、メモリライトなどのメモ
リアクセス命令の場合、メモリアクセスアドレスを抽出
するアドレス・レングス生成部１３と、命令がメモリア
クセス命令の場合、アドレス・レングス生成部１３によ
り生成されたメモリアクセスアドレスと転送元アドレス
レジスタ２、転送先アドレスレジスタ３および、転送バ
イトレジスタ４を加算したアドレスとを比較する重複チ
ェック部１４と、重複チェック部１４のチェック結果と
データ転送実行中フラグ５０１の論理積より命令実行を
抑止するためのアンドゲート１６と、アンドゲート１６
の論理積結果が“１”であれば命令実行を抑止する命令
抑止部１７から構成されている。

【００２１】図３は図１のデータ転送部５の構成例を示
すブロック図である。データ転送起動通知１０１を受け
てデータ転送実行中フラグ５０１の制御を行い、転送バ
イトレジスタ４を入力として１回のデータ転送バイト数
（データ転送バイト信号５１１）を算出するデータ転送
制御部５１と、転送バイトレジスタ４の値を減算して更
新を行う転送バイト減算部５２と、転送元アドレスレジ
スタ２、転送先アドレスレジスタ３のアドレスを加算し
て更新を行うアドレス加算部５３と、転送バイト減算部
５２およびアドレス加算部５３で生成される値を元に転
送元アドレスからデータ転送バイト数（データ転送バイ
ト信号５１１）で指示されるバイト数をメモリリード
し、転送先アドレスにメモリライトし終了通知信号５４
１をデータ転送制御部５１に返すロード・ストア制御部
５４と、前記ロード・ストア制御部５４にてメモリリー
ドしたデータを一時的に保存しておく為のデータレジス
タ群５５から構成されている。

【００２２】以下、本実施形態の動作について説明す
る。命令デコード部１において命令をデコードし、デコ
ードした命令がデータ転送命令の場合、該命令の転送元
アドレス、転送先アドレス、転送バイト数を抽出し、転
送元アドレスレジスタ２、転送先アドレスレジスタ３、
転送バイトレジスタ４にそれぞれ格納し、データ転送起
動通知１０１を出力することにより、データ転送部５を
起動する。データ転送部５では命令デコード部１から起
動がかかるとデータ転送実行中フラグ５０１を“１”に
セットし、転送元アドレスレジスタ２、転送先アドレス
レジスタ３、転送バイトレジスタ４の値を入力として、
転送元アドレスレジスタ２および転送バイトレジスタ４
の値で指示されたバイト数のメモリリードを行う為に、
メモリ・キャッシュ制御部７にメモリリードを指示し、
リードデータをメモリ・キャッシュ制御部７から受け
る。次に転送先アドレスレジスタ３および転送バイトレ
ジスタ４の値で指示されたバイト数のメモリライトを行
う為に、メモリ・キャッシュ制御部７にメモリライトを
指示し、前述したリードデータをメモリライトする。

【００２３】データ転送が完了するとデータ転送実行中
フラグ５０１を“０”にリセットし、データ転送部５の
実行を終了する。データ転送部５が実行中の間、命令デ
コード部１ではデータ転送部５の終了を待つことなく、
後続命令のデコードを行い、命令実行指示１０２を
“１”に遷移させ命令処理部６に出力することにより後
続命令を実行する。データ転送部５が実行中にデータ転
送命令をデコードした場合はデータ転送命令の実行を停
止し、データ転送実行中フラグ５０１が“０”になった
らアドレス抽出から実行を開始する。データ転送部５が
実行中にメモリリード命令またはメモリライト命令など
のメモリアクセス命令をデコードした場合はメモリアク
セス命令のアドレスがデータ転送中のアドレスと重複し
ているか重複チェック部１４にてチェックを行い、重複
している場合は重複がなくなるまで重複チェックを繰り
返し命令実行指示１０２を“０”に遷移させ、メモリア
クセス命令の実行を停止する。重複がない場合はデータ
転送命令の完了を待つことなく、命令実行指示１０２を
“１”に遷移させ命令実行を指示し、命令処理部６にて
メモリアクセス命令が実行される。

【００２４】命令デコード部１の動作については図４の
フローチャートに従って実行される。命令デコード部１
では命令レジスタ１１から供給される命令を命令デコー
ド部１２でデコードし（ステップ４０１）、データ転送
命令でかつデータ転送実行中フラグ５０１が“０”なら
ば（ステップ４０２→４０３→４０４）、転送元アドレ
ス、転送先アドレス、転送バイト数をアドレス・レング
ス生成部１３で生成して転送元アドレスレジスタ２、転
送先アドレスレジスタ３、転送バイトレジスタ４に格納
し（ステップ４０５，４０６，４０７）、データ転送部
５をデータ転送起動通知１０１にて起動する（ステップ
４０８）。

【００２５】一方、命令デコード結果がデータ転送命令
でなくかつメモリアクセス命令でもなければ、命令実行
指示１０２を”１”に遷移させ命令実行指示を出し、命
令処理部６にて命令を実行する（ステップ４０１→４０
２→４０９→４１１）。他方、命令デコード結果がメモ
リアクセス命令でかつデータ転送実行中フラグ５０１が
“０”ならば、同様に命令処理部６にて命令を実行する
（ステップ４０１→４０２→４０９→４１０→４１
１）。命令デコード結果がメモリアクセス命令でかつデ
ータ転送実行中フラグ５０１が“１”であれば、転送ア
ドレスが競合している場合データ転送処理を待ち合わせ
なければならないため後述するアドレス重複チェックを
行う（ステップ４０１→４０２→４０９→４１０→４１
２）。

【００２６】まず、転送元アドレスレジスタ２から転送
元アドレスレジスタ２に転送バイトレジスタ４を加算し
たアドレスまでを転送元対象アドレス範囲と定義し、転
送先アドレスレジスタ３から転送先アドレスレジスタ３
に転送バイトレジスタ４を加算したアドレスまでを転送
先対象アドレス範囲と定義する。メモリアクセス命令が
メモリリード（メモリロード）命令である場合、アドレ
ス・レングス生成部１３により抽出された該命令のメモ
リアクセスアドレスと転送先対象アドレス範囲とを重複
チェック部１４にて比較し（ステップ４１２→４１３→
４１４）、重複している場合、重複しなくなるまで命令
抑止部１７によりメモリリード命令の実行が抑止される
（ステップ４１４）。重複チェックの結果（ステップ４
１４）、重複していない場合は命令実行部６でメモリリ
ード命令が実行される（ステップ４１５）。

【００２７】また、メモリアクセス命令がメモリライト
（メモリストア）命令である場合、アドレス・レングス
生成部１３により抽出された該命令のメモリアクセスア
ドレスと転送元対象アドレス範囲および転送先対象アド
レス範囲を重複チェック部１４にて比較し（ステップ４
１２→４１６→４１７）、重複している場合、命令抑止
部１７によりメモリライト命令の実行が抑止される（ス
テップ４１７）。重複チェックの結果（ステップ４１
７）、重複していない場合は命令実行部６でメモリライ
ト命令が実行される（ステップ４１５）。

【００２８】なお、データ転送部５実行中に転送元アド
レスレジスタ２、転送先アドレスレジスタ３、転送バイ
トレジスタ４が１回のデータ転送完了毎に更新されるた
め、重複している場合はメモリアクセス命令の実行を抑
止して上述のアドレス重複チェックを繰り返すうちに転
送元アドレスレジスタ２、転送先アドレスレジスタ３、
転送バイトレジスタ４が更新され、その結果重複チェッ
クで重複なしと判定されら命令実行指示１０２を“１”
に遷移させ命令実行部６に出力してメモリアクセス命令
の実行を開始する（ステップ４１５）。

【００２９】一方、データ転送部５の動作については図
５のフローチャートに従って実行される。データ転送制
御部５１がデータ転送起動通知１０１によりデータ転送
起動を受けるとデータ転送実行中フラグ５０１を“１”
にする。また、１回に転送可能なバイト数をｎバイトと
すると、転送バイトレジスタ４の値とｎをデータ転送制
御部５１で比較する（ステップ５０１）。転送バイトレ
ジスタ４がｎ以下の場合、ロード・ストア制御部５４に
て転送元アドレスレジスタ２から転送バイトレジスタ４
で指示されたバイト数のメモリリード（メモリロード）
を行い、リードデータをデータレジスタ群５５に格納す
る（ステップ５０２）。次に転送先アドレスレジスタ３
から転送バイトレジスタ４で指示されたバイト数のメモ
リライト（メモリストア）を行いデータ転送制御部５１
に終了通知信号５４１を返す（ステップ５０３）。デー
タ転送制御部５１ではデータ転送実行中フラグを“０”
にリセットし、データを終了する（ステップ５０４）。

【００３０】一方、転送バイトレジスタ４がｎより大き
い場合、ロード・ストア制御部５４にて転送元アドレス
レジスタ２からｎバイトのメモリロードを行いデータレ
ジスタ群５５に格納する（ステップ５０１→５０５）。
次に転送先アドレスレジスタ３からｎバイトのメモリラ
イトを行いデータ転送制御部５１に終了通知信号５４１
を返す（ステップ５０６）。その後アドレス加算部５３
にて転送元アドレスレジスタ２、転送先アドレスレジス
タ３にｎを加算し（ステップ５０７，５０８）、さら
に、転送バイト減算部５２にて転送バイトレジスタ４か
らｎを減算する（ステップ５０９）。データ転送制御部
５１は更新された転送バイトレジスタ４を入力として上
述の作業を繰り返すことにより、全バイトのデータ転送
を行う（ステップ５０９→５０１→５０５→…）。

【００３１】このように、データ転送命令を実行する際
には、命令実行部６とは独立したデータ転送部５が単独
で動作するため、データ転送の終了を待つ必要がなくな
り、演算処理装置の高速化を実現している。また、デー
タ転送実行中の後続命令でのメモリアクセス命令ではデ
ータ転送対象アドレスとの重複チェックを行い、重複時
はデータ転送の完了待ちを行うことによりメモリアクセ
スの順序保証を行っている。したがって、後続命令がデ
ータ転送対象メモリのアクセスを行わない場合に演算処
理装置の高速化が図れる。

【００３２】次に、図６を参照して、発明の他の実施形
態について説明する。本実施形態は、その基本的構成は
上記の通りであるが、転送元アドレスレジスタ２、転送
先アドレスレジスタ３、転送バイトレジスタ４について
上記の実施の形態と構成が異なっている。その構成を図
６に示す。本図において、前記３つのレジスタを複数持
ち、キューとして使用することにより、連続してデータ
転送命令が発行される度に転送先アドレス、転送元アド
レス、転送バイト数をキューに登録しておき、データ転
送部５はラウンドロビン方式でキューに登録されたデー
タ転送命令を実行していくことにより複数のデータ転送
命令がデータ転送終了を待つことなく高速で実行可能と
なる。

【００３３】図６はデータ転送命令の転送元アドレス、
転送先アドレス、転送バイトを登録する為のデータ転送
パラメータキュー６０、キューのポインタを制御するた
めのキュー制御部６１、登録ポインタ６１１、実行ポイ
ンタ６１２から構成されており、命令デコード部１は登
録ポインタ６１１で示されたキューにデータ転送アドレ
ス、転送バイト数を登録する。登録後、キュー制御部６
１によって登録ポインタ６１１が加算される。登録ポイ
ンタ６１１と実行ポインタ６１２が異なった値になった
とき、データ転送命令がキューに登録されているため、
データ転送部５により実行ポインタ６１２で示されたキ
ューのデータ転送パラメータを元にデータ転送を行い、
転送時はキュー内の転送アドレス、転送バイトを更新す
る。転送終了時はキュー制御部６１によって実行ポイン
タ６１２が加算され、実行ポインタ６１１と登録ポイン
タ６１２が同じ値になった場合、キューは空であるとみ
なし、データ転送部５の実行を終了する。

【００３４】

【発明の効果】以上説明したように、データ転送命令を
実行する際には、命令実行部６とは独立したデータ転送
部５が単独で動作するため、データ転送の終了を待つ必
要がなくなり、演算処理装置の高速化を実現している。
また、データ転送実行中の後続命令でのメモリアクセス
命令ではデータ転送対象アドレスとの重複チェックを行
い、重複時はデータ転送の完了待ちを行うことによりメ
モリアクセスの順序保証を行っている。したがって、後
続命令がデータ転送対象メモリのアクセスを行わない場
合に演算処理装置の高速化が図れる。

【図面の簡単な説明】

【図１】 本発明によるデータ転送装置の一実施形態を
示すブロック図

【図２】 図１の命令デコード部１の構成を示すブロッ
ク図

【図３】 図１のデータ転送部５の構成を示すブロック
図

【図４】 図１および図２に示す命令デコード部１の動
作を示すフローチャート

【図５】 図１および図３に示すデータ転送部５の動作
を示すフローチャート

【図６】 本発明によるデータ転送装置の他の実施形態
を説明するためのブロック図

【符号の説明】

１：命令デコード部，２：転送元アドレスレジスタ，
３：転送先アドレスレジスタ，４：転送バイトレジス
タ，５：データ転送部，６：命令処理部，７：メモリ・
キャッシュ制御部，１４：重複チェック部，１１：命令
レジスタ，１２：命令デコード部，１３：アドレス・レ
ングス生成部，１４：重複チェック部，１６：アンドゲ
ート，１７：命令抑止部，５１：データ転送制御部，５
２：転送バイト減算部，５３：アドレス加算部，５４：
ロード・ストア制御部，５５：データレジスタ群，６
０：データ転送パラメータキュー，６１：キュー制御
部，１０１：データ転送起動通知信号，１０２：命令実
行指示信号，２０１：転送元アドレス信号（対命令デコ
ード部），２０２：転送元アドレス信号（対データ転送
部），３０１：転送先アドレス信号（対命令デコード
部），３０２：転送先アドレス信号（対データ転送
部），４０１：転送バイト信号（対命令デコード部），
４０２：転送バイト信号（対データ転送部），５０１：
データ転送実行中フラグ，５０５：メモリアクセスアド
レス信号，５０６：メモリアクセスデータ信号，５１
１：データ転送バイト信号，５４１：終了通知信号，６
１１：登録ポインタ，６１２：実行ポインタ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 主記憶のあるアドレスからデータをリー
   ドし、リードしたデータを主記憶の別のアドレスへライ
   トしてデータを転送するデータ転送命令を持つ演算処理
   装置において、 データ転送命令を認識し、転送元、転送先アドレスおよ
   び転送バイト数を抽出する命令デコード部と、 命令デコード部が抽出した転送元アドレスを格納してお
   く転送元アドレスレジスタと、 命令デコード部が抽出した転送先アドレスを格納してお
   く転送先アドレスレジスタと、 命令デコード部が抽出した転送バイト数を格納しておく
   転送バイトレジスタと、 前記レジスタ群のデータをもとにデータ転送を行うデー
   タ転送部とを備えていることを特徴とする演算処理装
   置。
2. 【請求項２】 前記データ転送部によるデータ転送命令
   の実行処理とは独立して、データ転送命令以外の命令を
   処理する命令処理部を備えていることを特徴とする請求
   項１記載の演算処理装置。
3. 【請求項３】 前記データ転送部によるデータ転送命令
   の実行中に、前記命令デコード部がデータ転送命令以外
   のメモリアクセス命令を認識した場合、メモリアクセス
   アドレスとデータ転送実行中のアドレスが重複している
   か否かをチェックする重複チェック部と、 アドレスが重複していたときにデータ転送が終了するま
   でメモリアクセス命令の実行を停止させる命令停止部と
   を備えることを特徴とする請求項１又は２記載の演算処
   理装置。
4. 【請求項４】 前記データ転送部が、転送バイトレジス
   タに記憶されているバイト数が最大データ転送単位を越
   えている場合、最大データ転送単位で複数回にデータ転
   送を分割して行うことを特徴とする請求項１〜３記載の
   いずれか１項に記載の演算処理装置。
5. 【請求項５】 前記転送元アドレスレジスタと、前記転
   送先アドレスレジスタと、前記転送バイトレジスタを複
   数組備えていることを特徴とする請求項１〜４記載のい
   ずれか１項に記載の演算処理装置。
6. 【請求項６】 主記憶のあるアドレスからデータをリー
   ドし、リードしたデータを主記憶の別のアドレスへライ
   トしてデータを転送するデータ転送命令を持つ演算処理
   装置におけるデータ転送方法であって、 命令デコード部によって、データ転送命令を認識した場
   合、転送元、転送先アドレスおよび転送バイト数を抽出
   し、 抽出した転送元アドレス、抽出した転送先アドレス、転
   送バイト数をそれぞれに対応する複数のレジスタに格納
   し、 各レジスタ内のデータをもとに、他の命令の処理とは独
   立してデータ転送命令を処理するデータ転送部によって
   データ転送を行うことを特徴とするデータ転送方法。