JP2021157843A - 命令を実行するための方法、装置、機器及びコンピュータ読み取り可能な記憶媒体 - Google Patents
命令を実行するための方法、装置、機器及びコンピュータ読み取り可能な記憶媒体 Download PDFInfo
- Publication number
- JP2021157843A JP2021157843A JP2021106589A JP2021106589A JP2021157843A JP 2021157843 A JP2021157843 A JP 2021157843A JP 2021106589 A JP2021106589 A JP 2021106589A JP 2021106589 A JP2021106589 A JP 2021106589A JP 2021157843 A JP2021157843 A JP 2021157843A
- Authority
- JP
- Japan
- Prior art keywords
- memory access
- instruction
- address interval
- access instruction
- accessed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000004044 response Effects 0.000 claims abstract description 23
- 238000012544 monitoring process Methods 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims description 9
- 238000004590 computer program Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 238000013473 artificial intelligence Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 101000822695 Clostridium perfringens (strain 13 / Type A) Small, acid-soluble spore protein C1 Proteins 0.000 description 1
- 101000655262 Clostridium perfringens (strain 13 / Type A) Small, acid-soluble spore protein C2 Proteins 0.000 description 1
- 241000699670 Mus sp. Species 0.000 description 1
- 101000655256 Paraclostridium bifermentans Small, acid-soluble spore protein alpha Proteins 0.000 description 1
- 101000655264 Paraclostridium bifermentans Small, acid-soluble spore protein beta Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30087—Synchronisation or serialisation instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/3834—Maintaining memory consistency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1052—Security improvement
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
Description
第5の態様では、本開示の実施例は、コンピュータに本開示の第1の態様に記載の方法を実行させるコンピュータプログラムを提供する。
説明の便宜上、メモリアクセス命令110は、第1のメモリアクセス命令と呼ばれてもよく、メモリアクセス命令114は、第2のメモリアクセス命令と呼ばれてもよい。図1に示すプログラムセグメント108が、メモリアクセス命令110、所定の命令112及びメモリアクセス命令114を含むことは、単に一例に過ぎず、他の実施例では、プログラムセグメント108は、任意の数及び任意の適切なタイプの命令を含むことができる。
いくつかの実施例では、メモリアクセス命令110及びメモリアクセス命令114は、メモリ106に対する読み取り命令、書き込み命令、又はメモリ106にアクセスするための他の任意の命令であってもよい。上記の例は、単に本開示を説明するためのものであり、本開示を具体的に限定するものではない。
アドレス部分は、メモリアクセス命令によってアクセスされるアドレス区間を記憶するために使用される。フラグビットは、エントリが有効であるか否かを識別するために使用される。
例えば、図1のコンピューティングデバイス102は、プログラムを実行するときに第1のメモリアクセス命令を取得する。次に、コンピューティングデバイス102は、この第1のメモリアクセス命令を実行する。
次に、アクセス済みアドレス区間に基づいて残りのアドレス区間を決定する。このようにすることで、メモリアクセス命令によってアクセスされていないアドレス区間を迅速かつタイムリーに取得することができる。
図に示すように、電子機器600は、読み取り専用メモリ(ROM)602に記憶されたコンピュータプログラム命令、又は記憶ユニット608からランダムアクセスメモリ(RAM)603にロードされたコンピュータプログラム命令に応じて、各種の適切な動作及び処理を実行することができるコンピューティングユニット601を含む。RAM603には、電子機器600の動作に必要な各種のプログラム及びデータも記憶されてもよい。コンピューティングユニット601、ROM602及びRAM603は、バス604を介して互いに接続する。入力/出力(I/O)インターフェース605もバス604に接続される。
Claims (17)
- 実行のために第1のメモリアクセス命令を取得するステップであって、前記第1のメモリアクセス命令は、アクセスされるメモリの第1のアドレス区間を含むステップと、
メモリ内のアクセスされるアドレス区間を監視するための所定の命令が検出されたことに応答して、前記所定の命令を実行して、前記第1のメモリアクセス命令によってアクセスされていない前記第1のアドレス区間内の残りのアドレス区間を取得するステップと、
前記残りのアドレス区間を、実行される第2のメモリアクセス命令に含まれる第2のアドレス区間と比較するステップと、
前記残りのアドレス区間と前記第2のアドレス区間とが少なくとも部分的なオーバーラップしていることに応答して、前記第2のメモリアクセス命令の実行を一時停止するステップとを含む、
ことを特徴とする命令を実行するための方法。 - 前記残りのアドレス区間と前記第2のアドレス区間とのオーバーラップ区間が前記第1のメモリアクセス命令によってアクセスされたことに応答して、一時停止された前記第2のメモリアクセス命令を実行し続けるステップをさらに含む、
ことを特徴とする請求項1に記載の方法。 - 前記残りのアドレス区間と前記第2のアドレス区間とがオーバーラップしないことに応答して、前記第2のメモリアクセス命令を実行するステップをさらに含む、
ことを特徴とする請求項1に記載の方法。 - 第1のメモリアクセス命令を取得するステップは、
前記第1のメモリアクセス命令を受信するステップと、
前記第1のメモリアクセス命令に含まれる前記第1のアドレス区間を決定するステップと、
前記第1のアドレス区間をレジスタ又はキャッシュメモリに記憶するステップとを含む、
ことを特徴とする請求項1に記載の方法。 - 前記残りのアドレス区間を取得するステップは、
前記所定の命令が検出されたことに応答して、前記第1のメモリアクセス命令によってアクセスされたアクセス済みアドレス区間を決定するステップと、
前記アクセス済みアドレス区間に基づいて前記残りのアドレス区間を決定するステップとを含む、
ことを特徴とする請求項1に記載の方法。 - クロックサイクルごとに前記残りのアドレス区間を取得するステップをさらに含む、
ことを特徴とする請求項1に記載の方法。 - メモリ内のアクセスされるアドレス区間を監視するための所定の命令が検出されていないことに応答して、取得された第3のプログラム命令を実行するステップをさらに含む、
ことを特徴とする請求項1に記載の方法。 - 実行のために第1のメモリアクセス命令を取得するように構成され、前記第1のメモリアクセス命令は、アクセスされるメモリの第1のアドレス区間を含む取得モジュールと、
メモリ内のアクセスされるアドレス区間を監視するための所定の命令が検出されたことに応答して、前記所定の命令を実行して、前記第1のメモリアクセス命令によってアクセスされていない前記第1のアドレス区間内の残りのアドレス区間を取得するように構成される第1の実行モジュールと、
前記残りのアドレス区間を、実行される第2のメモリアクセス命令に含まれる第2のアドレス区間と比較するように構成される比較モジュールと、
前記残りのアドレス区間と前記第2のアドレス区間とが少なくとも部分的なオーバーラップしていることに応答して、前記第2のメモリアクセス命令の実行を一時停止するように構成される一時停止モジュールとを含む、
ことを特徴とする命令を実行するための装置。 - 前記残りのアドレス区間と前記第2のアドレス区間とのオーバーラップ区間が前記第1のメモリアクセス命令によってアクセスされたことに応答して、一時停止された前記第2のメモリアクセス命令を実行し続けるように構成される実行継続モジュールをさらに含む、
ことを特徴とする請求項8に記載の装置。 - 前記残りのアドレス区間と前記第2のアドレス区間とがオーバーラップしないことに応答して、前記第2のメモリアクセス命令を実行するように構成される第2の実行モジュールをさらに含む、
ことを特徴とする請求項8に記載の装置。 - 前記取得モジュールは、
前記第1のメモリアクセス命令を受信するように構成される受信モジュールと、
前記第1のメモリアクセス命令に含まれる前記第1のアドレス区間を決定するように構成される決定モジュールと、
前記第1のアドレス区間をレジスタ又はキャッシュメモリに記憶するように構成される記憶モジュールとを含む、
ことを特徴とする請求項8に記載の装置。 - 前記第1の実行モジュールは、
前記所定の命令が検出されたことに応答して、前記第1のメモリアクセス命令によってアクセスされたアクセス済みアドレス区間を決定するように構成されるアクセス済みアドレス区間決定モジュールと、
前記アクセス済みアドレス区間に基づいて前記残りのアドレス区間を決定するように構成される第1の残りアドレス区間決定モジュールとを含む、
ことを特徴とする請求項8に記載の装置。 - クロックサイクルごとに前記残りのアドレス区間を取得するように構成される第2の残りアドレス区間決定モジュールをさらに含む、
ことを特徴とする請求項8に記載の装置。 - メモリ内のアクセスされるアドレス区間を監視するための所定の命令が検出されないことに応答して、取得された第3のプログラム命令を実行するように構成される取得命令実行モジュールをさらに含む、
ことを特徴とする請求項8に記載の装置。 - 少なくとも1つのプロセッサと、
前記少なくとも1つのプロセッサに通信可能に接続されたメモリとを含み、
前記メモリには前記少なくとも1つのプロセッサによって実行可能な命令が記憶されており、前記命令が前記少なくとも1つのプロセッサによって実行される場合、前記少なくとも1つのプロセッサが請求項1〜7のいずれか一項に記載の方法を実行可能である、
ことを特徴とする電子機器。 - コンピュータに請求項1〜7のいずれか一項に記載の方法を実行させるためのコンピュータ命令を記憶している、
ことを特徴とする非一時的コンピュータ読み取り可能な記憶媒体。 - コンピュータに請求項1〜7のいずれか一項に記載の方法を実行させる、
ことを特徴とするコンピュータプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010700198.X | 2020-07-20 | ||
CN202010700198.XA CN111857591B (zh) | 2020-07-20 | 2020-07-20 | 用于执行指令的方法、装置、设备和计算机可读存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021157843A true JP2021157843A (ja) | 2021-10-07 |
JP7262520B2 JP7262520B2 (ja) | 2023-04-21 |
Family
ID=73000615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021106589A Active JP7262520B2 (ja) | 2020-07-20 | 2021-06-28 | 命令を実行するための方法、装置、機器及びコンピュータ読み取り可能な記憶媒体 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11748099B2 (ja) |
EP (1) | EP3872629B1 (ja) |
JP (1) | JP7262520B2 (ja) |
KR (1) | KR102674397B1 (ja) |
CN (1) | CN111857591B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111857591B (zh) * | 2020-07-20 | 2024-08-09 | 昆仑芯(北京)科技有限公司 | 用于执行指令的方法、装置、设备和计算机可读存储介质 |
CN117171065B (zh) * | 2023-11-02 | 2024-03-01 | 摩尔线程智能科技(北京)有限责任公司 | 地址管理方法、装置、电子设备及存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001184259A (ja) * | 1999-12-22 | 2001-07-06 | Nec Kofu Ltd | 演算処理装置及び該装置におけるデータ転送方法 |
US20160110296A1 (en) * | 2014-10-17 | 2016-04-21 | Sk Hynix Memory Solutions Inc. | Lba blocking table for ssd controller |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3171891B2 (ja) * | 1991-11-08 | 2001-06-04 | キヤノン株式会社 | 表示制御装置 |
US7363474B2 (en) * | 2001-12-31 | 2008-04-22 | Intel Corporation | Method and apparatus for suspending execution of a thread until a specified memory access occurs |
US7506132B2 (en) * | 2005-12-22 | 2009-03-17 | International Business Machines Corporation | Validity of address ranges used in semi-synchronous memory copy operations |
JP4856023B2 (ja) * | 2007-08-08 | 2012-01-18 | パナソニック株式会社 | リアルタイムウォッチ装置及びその方法 |
US9778949B2 (en) * | 2014-05-05 | 2017-10-03 | Google Inc. | Thread waiting in a multithreaded processor architecture |
CN105683922B (zh) * | 2014-10-03 | 2018-12-11 | 英特尔公司 | 实现监视对地址的写入的指令的可扩展机制 |
US9921750B2 (en) * | 2014-11-20 | 2018-03-20 | Samsung Electronics Co., Ltd. | Solid state drive (SSD) memory cache occupancy prediction |
CN112400170A (zh) * | 2018-06-24 | 2021-02-23 | 海克斯伍安全公司 | 配置、实施和监控可信执行环境的分离 |
US11635965B2 (en) * | 2018-10-31 | 2023-04-25 | Intel Corporation | Apparatuses and methods for speculative execution side channel mitigation |
US11055228B2 (en) * | 2019-01-31 | 2021-07-06 | Intel Corporation | Caching bypass mechanism for a multi-level memory |
CN111857591B (zh) * | 2020-07-20 | 2024-08-09 | 昆仑芯(北京)科技有限公司 | 用于执行指令的方法、装置、设备和计算机可读存储介质 |
US11604735B1 (en) * | 2021-12-02 | 2023-03-14 | Western Digital Technologies, Inc. | Host memory buffer (HMB) random cache access |
-
2020
- 2020-07-20 CN CN202010700198.XA patent/CN111857591B/zh active Active
-
2021
- 2021-06-28 JP JP2021106589A patent/JP7262520B2/ja active Active
- 2021-07-15 EP EP21185828.7A patent/EP3872629B1/en active Active
- 2021-07-16 US US17/377,548 patent/US11748099B2/en active Active
- 2021-07-20 KR KR1020210094940A patent/KR102674397B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001184259A (ja) * | 1999-12-22 | 2001-07-06 | Nec Kofu Ltd | 演算処理装置及び該装置におけるデータ転送方法 |
US20160110296A1 (en) * | 2014-10-17 | 2016-04-21 | Sk Hynix Memory Solutions Inc. | Lba blocking table for ssd controller |
Also Published As
Publication number | Publication date |
---|---|
EP3872629A3 (en) | 2022-01-05 |
US20210342149A1 (en) | 2021-11-04 |
EP3872629B1 (en) | 2023-09-27 |
CN111857591A (zh) | 2020-10-30 |
EP3872629A2 (en) | 2021-09-01 |
CN111857591B (zh) | 2024-08-09 |
JP7262520B2 (ja) | 2023-04-21 |
KR102674397B1 (ko) | 2024-06-13 |
US11748099B2 (en) | 2023-09-05 |
KR20210097655A (ko) | 2021-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7313381B2 (ja) | ハードウェアアクセラレーションのためのハードウェアリソースの埋込みスケジューリング | |
US11474712B2 (en) | Method, apparatus, device and storage medium for managing access request | |
CN111208933B (zh) | 数据访问的方法、装置、设备和存储介质 | |
JP2021157843A (ja) | 命令を実行するための方法、装置、機器及びコンピュータ読み取り可能な記憶媒体 | |
US10007590B2 (en) | Identifying and tracking frequently accessed registers in a processor | |
CN111651202B (zh) | 一种用于执行向量逻辑运算的装置 | |
US20130036426A1 (en) | Information processing device and task switching method | |
US9697127B2 (en) | Semiconductor device for controlling prefetch operation | |
US20200371827A1 (en) | Method, Apparatus, Device and Medium for Processing Data | |
CN110955503B (zh) | 任务调度方法及装置 | |
CN112559403B (zh) | 一种处理器及其中的中断控制器 | |
WO2021037124A1 (zh) | 一种任务处理的方法以及任务处理装置 | |
CN110647357B (zh) | 同步多线程处理器 | |
US10949202B2 (en) | Identifying and tracking frequently accessed registers in a processor | |
CN113220608A (zh) | 一种NVMe命令处理器及其处理方法 | |
US7877533B2 (en) | Bus system, bus slave and bus control method | |
CN111522600B (zh) | 一种在dsp上的异构计算框架构建方法及系统 | |
US20240160446A1 (en) | Predicting a Vector Length Associated with a Configuration Instruction | |
US20240176616A1 (en) | Processor and method of controlling processor | |
CN112486421B (zh) | 一种数据存储方法、装置、电子设备及存储介质 | |
CN118259970A (zh) | 指令处理方法、装置、系统以及电子设备 | |
CN117667210A (zh) | 指令控制装置、方法、处理器、芯片和板卡 | |
CN114490693A (zh) | 数据修改方法、装置、电子设备及存储介质 | |
CN113360192A (zh) | 热缓存识别方法、装置、存储介质及电子设备 | |
JP2000172675A (ja) | リストベクトル処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210628 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20211018 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20220204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7262520 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |