CN111857591A - 用于执行指令的方法、装置、设备和计算机可读存储介质 - Google Patents

用于执行指令的方法、装置、设备和计算机可读存储介质 Download PDF

Info

Publication number
CN111857591A
CN111857591A CN202010700198.XA CN202010700198A CN111857591A CN 111857591 A CN111857591 A CN 111857591A CN 202010700198 A CN202010700198 A CN 202010700198A CN 111857591 A CN111857591 A CN 111857591A
Authority
CN
China
Prior art keywords
address interval
instruction
memory access
memory
accessed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010700198.XA
Other languages
English (en)
Inventor
唐潮
杜学亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunlun core (Beijing) Technology Co.,Ltd.
Original Assignee
Beijing Baidu Netcom Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Baidu Netcom Science and Technology Co Ltd filed Critical Beijing Baidu Netcom Science and Technology Co Ltd
Priority to CN202010700198.XA priority Critical patent/CN111857591A/zh
Publication of CN111857591A publication Critical patent/CN111857591A/zh
Priority to JP2021106589A priority patent/JP7262520B2/ja
Priority to EP21185828.7A priority patent/EP3872629B1/en
Priority to US17/377,548 priority patent/US11748099B2/en
Priority to KR1020210094940A priority patent/KR20210097655A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30087—Synchronisation or serialisation instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3824—Operand accessing
    • G06F9/3834—Maintaining memory consistency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

本申请公开了用于执行指令的方法、装置、设备和计算机可读存储介质，涉及芯片和人工智能领域。用于执行指令的方法包括获取第一存储器访问指令以用于执行，第一存储器访问指令包括要访问的存储器的第一地址区间。该方法还包括响应于检测到用于监视存储器中被访问的地址区间的预定指令，执行预定指令以获取第一地址区间中的尚未被第一存储器访问指令访问的剩余地址区间。该方法还包括将剩余地址区间与要执行的第二存储器访问指令中包括的第二地址区间进行比较。该方法还包括响应于剩余地址区间和第二地址区间至少部分重叠，暂停第二存储器访问指令的执行。通过该方法，可以监控存储器访问指令占用的地址段，减少处理器等待时延，提升处理器性能。

Description

用于执行指令的方法、装置、设备和计算机可读存储介质
技术领域
本公开涉及计算机技术领域，并且更具体地，涉及芯片和人工智能领域的用于执行指令的方法、装置、设备和计算机可读存储介质。
背景技术
随着科技的不断发展，处理器的功能变得越来越强大。这使得其在科技行业中的地位也越来越重要。现在处理器已经由原来的单核发展成多核，使得处理器的处理效率有了很大的提升。
此外，随着人工智能(Artificial Intelligence，AI)技术的蓬勃发展，也带动了AI处理器的快速发展。当前处理器的计算速度已经非常快，已经超过了存储器的读写效率。因此，在处理器和存储器之间进行数据交互的过程中还存在许多需要解决的问题。
发明内容
本公开提供了一种用于执行指令的方法、装置、设备以及计算机可读存储介质。
根据本公开的一方面，提供了一种用于执行指令的方法。该方法包括获取第一存储器访问指令以用于执行，第一存储器访问指令包括要访问的存储器的第一地址区间。该方法还包括响应于检测到用于监视存储器中被访问的地址区间的预定指令，执行预定指令以获取第一地址区间中的尚未被第一存储器访问指令访问的剩余地址区间。该方法还包括将剩余地址区间与要执行的第二存储器访问指令中包括的第二地址区间进行比较。该方法还包括响应于剩余地址区间和第二地址区间至少部分重叠，暂停第二存储器访问指令的执行。
根据本公开的另一方面，提供了一种用于执行指令的装置。该装置包括获取模块，被配置为获取第一存储器访问指令以用于执行，第一存储器访问指令包括要访问的存储器的第一地址区间；第一执行模块，被配置为响应于检测到用于监视存储器中被访问的地址区间的预定指令，执行预定指令以获取第一地址区间中的尚未被第一存储器访问指令访问的剩余地址区间；比较模块，被配置为将剩余地址区间与要执行的第二存储器访问指令中包括的第二地址区间进行比较；以及暂停模块，被配置为响应于剩余地址区间和第二地址区间至少部分重叠，暂停第二存储器访问指令的执行。
根据本公开的第三方面，提供了一种电子设备。该电子设备包括至少一个处理器；以及与至少一个处理器通信连接的存储器；其中，存储器存储有可被至少一个处理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器能够执行根据本公开的第一方面的方法。
根据本公开的第四方面，提供一种存储有计算机指令的非瞬时计算机可读存储介质，计算机指令用于使计算机执行根据本公开的第一方面的方法。
根据本申请的技术解决了快速处理存储器访问指令的问题。
应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
附图用于更好地理解本方案，不构成对本申请的限定。其中：
图1示出了本公开的多个实施例能够在其中实现的环境100的示意图；
图2示出了根据本公开的一些实施例的存储装置中存储的地址区间的结构200的示意图；
图3示出了根据本公开的一些实施例的用于执行指令的方法300的流程图；
图4示出了根据本公开的一些实施例的地址区间示例400的示意图；
图5示出了根据本公开的一些实施例的用于执行指令的装置500的框图；以及
图6示出了能够实施本公开的多个实施例的设备600的框图。
具体实施方式
以下结合附图对本申请的示范性实施例做出说明，其中包括本申请实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本申请的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
在本公开的实施例的描述中，术语“包括”及其类似用语应当理解为开放性包含，即“包括但不限于”。术语“基于”应当理解为“至少部分地基于”。术语“一个实施例”或“该实施例”应当理解为“至少一个实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
随着处理器技术的发展，当前处理器的计算速度已经超过存储器的读写速率。在处理器执行指令过程中，经常出现处理器等待从存储器中获取数据的情况。尤其在AI处理器中，计算复杂度反不高，但是要处理的数据量非常大。因此，存储器中数据的传送效率成为了处理数据的瓶颈。当处理器内部核数目扩展时，这种情况愈发严重。
当处理器访问存储器时，多条访问存储器的指令由于各指令执行延时不一样，导致对存储器实际发起的操作不符合预期。为了避免这种情况，通常会在各条访问存储器的指令间插入管理存储器访问的指令(例如栅栏mfence指令)。例如，使用mfence指令分隔各指令，其使得当前面的存储器访问指令执行完毕时才会继续读取下一条指令。但是这样一来，就增加了处理器的执行时间，降低了处理器效率。
为了解决上述问题，一种方案是对mfence指令做出了限制，当发现下一条指令不是内存访问指令时，正常读取指令，只有当发现下一条指令是内存访问指令时才会阻塞处理器。然而，这种方式虽然可以使非存储器访问指令得到执行，但是后面的存储器访问指令还是需要等到前面的存储器访问指令执行完才能执行，使得处理器和存储器之间的数据处理效率还是较低。
为了至少解决上述问题，根据本公开的实施例，提出一种用于执行指令的改进方案。在该方案中，计算设备获取第一存储器访问指令以用于执行，第一存储器访问指令包括要访问的存储器的第一地址区间。在检测到用于监视存储器中被访问的地址区间的预定指令，计算设备执行预定指令以获取第一地址区间中的尚未被第一存储器访问指令访问的剩余地址区间。然后计算设备将剩余地址区间与要执行的第二存储器访问指令中包括的第二地址区间进行比较。在剩余地址区间和第二地址区间至少部分重叠时，计算设备暂停第二存储器访问指令的执行。通过该方法，可以动态监控内存访问指令所需占用的地址段，细化存储器访问控制指令被阻塞的判断，减少了不必要的处理器等待时延，提升了处理器性能。
图1示出了本公开的多个实施例能够在其中实现的环境100的示意图。如图1所示，环境100包括计算设备102。计算设备102可以用于执行程序指令。
计算设备102包括但不限于个人计算机、服务器计算机、手持或膝上型设备、移动设备(诸如移动电话、个人数字助理(PDA)、媒体播放器等)、多处理器系统、消费电子产品、小型计算机、大型计算机、包括上述系统或设备中的任意一个的分布式计算环境等。
计算设备102包括处理器104和存储器106。处理器104可用于执行各种程序，并且可以控制对存储器106的访问。
处理器104可以包括硬件处理器，其包括但不限于硬件中央处理单元(CPU)、现场可编程门阵列(FPGA)、复合可编程逻辑器件(CPLD)、专用集成电路(ASIC)、片上系统(SoC)或其组合。
如图1所示，存储器106中具有程序段108。该程序段108内存储有可以被处理器104执行的程序指令，包括存储器访问指令110、预定指令112和存储器访问指令114。为了便于描述，存储器访问指令110也可以被称为第一存储器访问指令，存储器访问指令114也可以被称为第二存储器访问指令。在图1中示出的程序段108包括存储器访问指令110、预定指令112和存储器访问指令114仅是示例，在其他实施例中，程序段108可以包括任意数量和任意合适类型的指令。
存储器访问指令110和存储器访问指令114为被执行时需要访问存储器106的指令。在一些实施例中，存储器访问指令110和存储器访问指令114中包括要访问的存储器106的地址空间。在一些实施例中，存储器访问指令110和存储器访问指令114可以为针对存储器106的读指令、写指令或任意其他访问存储器106的指令。上述示例仅是用于描述本公开，而非对本公开的具体限定。
预定指令112为用于监视存储器106中被访问的地址区间的指令。在一些实施例中，该预定指令112中对栅栏mfence指令进行调整后得到的指令。该预定指令112在执行时可以在每时钟周期扫描寄存器或缓存，来获取正在执行的存储器访问指令还未访问的剩余地址空间。在一些实施例中，该预定指令112在其面的存储器访问指令执行结束时停止执行。
在预定指令112执行期间，在处理器104获得存储器访问指令114时，将存储器访问指令114中的第二地址区间与获得的剩余地址区间进行比较。通过确定两个地址区间是否有重叠来确定是否执行存储器访问指令114。如果有重叠，则需要暂停存储器访问指令114。
在一些实施例中，在预定指令112执行期间，在每个时钟周期会更新存储的剩余地址区间，如果获得的更新后的剩余地址区间与暂停的存储器访问指令114的第二地址区间不再重叠，则重新执行暂停的存储器访问指令114。上述示例仅是用于描述本公开，而非对本公开的具体限定。
通过该方法，可以动态监控内存访问指令所需占用的地址段，细化存储器访问控制指令被阻塞的判断，减少了不必要的处理器等待时延，提升了处理器性能。
上面图1示出了本公开的多个实施例能够在其中实现的环境100的示意图。下面结合图2示出了根据本公开的一些实施例的存储装置中存储的地址区间的结构200的示意图。
在图2中，将获得的存储器访问指令中包括的要访问的地址空间存储在存储装置202中。该存储装置202可以为高速缓存或寄存器。如图2所示，存储有针对多个正在执行存储器访问指令的条目204-1、204-2、……、204-N，N为正整数，为了描述方便，统称为条目204。条目204包括标志位部分和地址部分。地址部分用于存储存储器访问指令要访问的地址区间。标志位用于标识条目是否有效。
在存储器访问指令要被执行时，存储器访问指令中的地址空间被存储在条目204中。在条目204中存储地址区间后，将该项的标志位置为预定值，例如1。当存储器访问指令执行完对地址区间的访问后，标志位被置为第二预定值，例如0。
在一些实施例中，在存储器访问执令被执行时，每个时钟周期都更新与该存储器访问指令相对应的条目204中的地址部分。使得经更新的地址部分仅存储未被访问的地址区间。在执行预定指令112时，定期扫描寄存器或高速缓存来确定还未被访问的剩余地址区间。
在一些实施例中，在存储器访问指仅被执行时，将要访问的地址区间存储在条目204中。在检测到预定指令112且执行预定指令112时，将条目204中地址部分更新为还未访问的剩余地址区间，然后定期扫描寄存器或高速缓存来确定还未被访问的剩余地址区间。上述示例仅是用于描述本公开，而非对本公开的具体限定。
上面图2示出了根据本公开的一些实施例的存储装置中存储的地址区间的结构200的示意图。下面结合图3描述根据本公开的一些实施例的用于执行指令的方法300的流程图。方法300可以由图1中的计算设备102或其它任意合适的设备来实现。
在框302处，计算设备获取第一存储器访问指令以用于执行，第一存储器访问指令包括要访问的存储器的第一地址区间。例如，图1中的计算设备102的执行程序时获取第一存储器访问指令。然后计算设备102执行该第一存储器访问指令。
在一些实施例中，首先计算设备102接收第一存储器访问指令，第一存储器访问指令包括要访问的地址区间，为了便于描述，也称为第一地址区间。在执行该第一存储器访问指令时，计算设备102将将第一地址区间存储在寄存器或高速缓存中。在一个示例中，该第一地址区间被存储在寄存器中，然后将相应的寄存器的标识位置为预定值。在一个示例中，该第一地址区间被存储在高速缓存中。在高速缓存中存储该第一地址区间后，设置相应的标识位来标识此地址区间是存储器访问指令要访问的地址区间。上述示例仅是用于描述本公开，而非对本公开的具体限定。通过该方式，使得第一地址空间来快速的确定剩余地址区间。
在框304处，计算设备确定是否检测到用于监视存储器中被访问的地址区间的预定指令。如图1所示，计算设备102检测用于监视存储器中被访问的地址区间的预定指令112。
在一些实施例中，在未检测到用于监视存储器的地址区间的预定指令112时，继续获取后面的指令，然后继续执行后面获取的指令。通过上述方式，可以使得在没有碰到预定指令112时，其他指令能快速的执行。
在检测到用于监视存储器中被访问的地址区间的预定指令112时，在框306处，计算设备执行预定指令112以获取第一地址区间中的尚未被第一存储器访问指令访问的剩余地址区间。如图1所示，在执行指令的过程中遇到预定指令112时，例如调整的栅栏指令时，计算设备102将执行该预定指令112。此时计算设备102可以获得该预定指令112前面的存储器访问指令还未访问的剩余地址区间。
在一些实施例中，在检测到该预定指令112时，计算设备102确定已经被第一存储器指令访问的已访问地址区间。然后基于已访问地址区间来确定剩余地址区间。通过该方式，可以快速及时的获得存储器访问指令还未访问的地址区间。
在一个示例中，在执行第一存储器访问指令时，第一存储访问指令要访问的第一地址区间被写入寄存器或缓存中。等到执行该预定指令112时，检测出第一存储器访问指令已访问的地址区间，将存储在寄存器或缓存中的第一地址区间去掉已访问的地址区间来确定剩余地址区间。然后将寄存器或缓存中的第一地址区间更新为未访问的剩余地址区间。备选地或附加地，在每个时钟周期，基于第一存储器访问指令已访问的地址区间来更新未访问的剩余地址区间。
在一些示例中，在执行第一存储器访问指令时，保存第一地址区间。在存储器访问指令执行时，每个时钟周期定期将该第一地址区间更新为未访问的剩余地址区间。在执行所述预定指令112时，扫描该寄存器或缓存以获得剩余地址区间。
在一些实施例中，计算设备102在每个时钟周期获取剩余地址区间。例如，执行预定指令112时会在每个时钟周期结束时来获得剩余地址区间。上述示例仅是用于描述本公开，而非对本公开的具体限定。通过该方式可以及时的获取到准确的剩余地址区间。
在框308处，计算设备将剩余地址区间与要执行的第二存储器访问指令中包括的第二地址区间进行比较。在框310处，计算设备确定剩余地址区间和第二地址区间是否至少部分重叠。
在确定剩余地址区间和第二地址区间是否至少部分重叠时，在框312处，计算设备暂停第二存储器访问指令的执行。如果出现重叠，表明第一存储器访问指令和第二存储器访问指令访问了相同了地址空间。为了保证数据的安全性和一致性，需要暂停第二存储器访问指令对存储器的访问。
下面结合图4来描述确定重叠的过程。在图4示出了根据本公开的一些实施例的地址区间示例400的示意图。在图4中地址区间402为第一存储器指令访问的剩余地址区间。地址区间404为第二存储器访问指令访问的第二地址区间。如图4所示，地址区间402和404有部分相同，则表明两个地址区间部分重叠。图4仅是用于描述重叠的一个示例，而非对本公开的具体限定。
现在返回图3继续进行描述。在一些实施例中，计算设备102会定期确定剩余地址区间和第二地址区间之间的重叠区间是否已被第一存储器访问指令访问。例如，在每个时钟周期获得更新的剩余地址区间后，计算设备102确定剩余地址区间和第二地址区间之间的重叠区间是否已被第一存储器访问指令访问。如果重叠区间已被第一存储器访问指令访问，计算设备102继续执行经暂停的第二存储器访问指令。备选地或附加地，如果第二存储器访问指令的第二地址区间还与预定指令之前执行的其他的存储器访问指令的剩余地址空间重叠，则需要等到与第二地址区间重叠的重叠区间均被访问后再执行第二存储器访问指令。通过该方式，可以使暂停的指令被及时执行，提高了指令处理效率。
在一些实施例中，在剩余地址区间和第二地址区间不重叠时，计算设备102执行第二存储器访问指令。通过该方式，可以保证不访问重叠地址区间的指令被及时处理，提高了指令处理效率，节省了指令处理时间。
通过该方法，可以动态监控内存访问指令所需占用的地址段，细化存储器访问控制指令被阻塞的判断，减少了不必要的处理器等待时延，提升了处理器性能。
图5示出了根据本公开实施例的用于处理指令的装置500的示意性框图。如图5所示，装置500包括获取模块502，被配置为获取第一存储器访问指令以用于执行，第一存储器访问指令包括要访问的存储器的第一地址区间。装置500还包括第一执行模块504，被配置为响应于检测到用于监视存储器中被访问的地址区间的预定指令，执行预定指令以获取第一地址区间中的尚未被第一存储器访问指令访问的剩余地址区间。装置500还包括比较模块506，被配置为将剩余地址区间与要执行的第二存储器访问指令中包括的第二地址区间进行比较。装置500还包括暂停模块508，被配置为响应于剩余地址区间和第二地址区间至少部分重叠，暂停第二存储器访问指令的执行。
在一些实施例中，装置500还包括继续执行模块，被配置为响应于剩余地址区间和第二地址区间之间的重叠区间已被第一存储器访问指令访问，继续执行经暂停的第二存储器访问指令。
在一些实施例中，装置500还包括第二执行模块，被配置为响应于剩余地址区间和第二地址区间不重叠，执行第二存储器访问指令。
在一些实施例中，其中获取模块502包括接收模块，被配置为接收第一存储器访问指令；确定模块，被配置为确定包括在第一存储器指令中的第一地址区间；以及存储模块，被配置为将第一地址区间存储在寄存器或高速缓存中。
在一些实施例中，其中第一执行模块504包括已访问地址区间确定模块，被配置为响应于检测到预定指令，确定已经被第一存储器指令访问的已访问地址区间；以及第一剩余地址区间确定模块，被配置为基于已访问地址区间来确定剩余地址区间。
在一些实施例中，装置500还包括第二剩余地址区间确定模块，被配置为在每个时钟周期获取剩余地址区间。
在一些实施例中，装置500还包括获取指令执行模块，被配置为响应于未检测到用于监视存储器的地址区间的预定指令，执行所获取的第三程序指令。
根据本申请的实施例，本申请还提供了一种电子设备和一种可读存储介质。
图6示出了可以用来实施本公开的实施例的电子设备600的示意性框图。设备600可以用于实现图1中的计算设备102。如图所示，设备600包括计算单元601，其可以根据存储在只读存储器(ROM)602中的计算机程序指令或者从存储单元608加载到随机访问存储器(RAM)603中的计算机程序指令，来执行各种适当的动作和处理。在RAM 603中，还可存储设备600操作所需的各种程序和数据。计算单元601、ROM 602以及RAM 603通过总线604彼此相连。输入/输出(I/O)接口605也连接至总线604。
设备600中的多个部件连接至I/O接口605，包括：输入单元606，例如键盘、鼠标等；输出单元607，例如各种类型的显示器、扬声器等；存储单元608，例如磁盘、光盘等；以及通信单元609，例如网卡、调制解调器、无线通信收发机等。通信单元609允许设备600通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
计算单元601可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元601的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元601执行上文所描述的各个方法和处理，例如方法300。例如，在一些实施例中，方法300可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元608。在一些实施例中，计算机程序的部分或者全部可以经由ROM 602和/或通信单元609而被载入和/或安装到设备600上。当计算机程序加载到RAM603并由计算单元601执行时，可以执行上文描述的方法300的一个或多个步骤。备选地，在其他实施例中，计算单元601可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行方法300。
本文中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如，非限制性地，可以使用的示范类型的硬件逻辑部件包括：场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)等等。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
此外，虽然采用特定次序描绘了各操作，但是这应当理解为要求这样操作以所示出的特定次序或以顺序次序执行，或者要求所有图示的操作应被执行以取得期望的结果。在一定环境下，多任务和并行处理可能是有利的。同样地，虽然在上面论述中包含了若干具体实现细节，但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实现中。相反地，在单个实现的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实现中。
尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题，但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反，上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。

Claims (16)

1.一种用于执行指令的方法，包括：
获取第一存储器访问指令以用于执行，所述第一存储器访问指令包括要访问的存储器的第一地址区间；
响应于检测到用于监视存储器中被访问的地址区间的预定指令，执行所述预定指令以获取所述第一地址区间中的尚未被所述第一存储器访问指令访问的剩余地址区间；
将所述剩余地址区间与要执行的第二存储器访问指令中包括的第二地址区间进行比较；以及
响应于所述剩余地址区间和所述第二地址区间至少部分重叠，暂停所述第二存储器访问指令的执行。
2.根据权利要求1所述的方法，还包括：
响应于所述剩余地址区间和所述第二地址区间之间的重叠区间已被所述第一存储器访问指令访问，继续执行经暂停的所述第二存储器访问指令。
3.根据权利要求1所述的方法，还包括：
响应于所述剩余地址区间和所述第二地址区间不重叠，执行所述第二存储器访问指令。
4.根据权利要求1所述的方法，其中获取第一存储器访问指令包括：
接收所述第一存储器访问指令；
确定包括在所述第一存储器指令中的所述第一地址区间；以及
将所述第一地址区间存储在寄存器或高速缓存中。
5.根据权利要求1所述的方法，其中获取所述剩余地址区间包括：
响应于检测到所述预定指令，确定已经被所述第一存储器指令访问的已访问地址区间；以及
基于所述已访问地址区间来确定所述剩余地址区间。
6.根据权利要求1所述的方法，还包括：
在每个时钟周期获取所述剩余地址区间。
7.根据权利要求1所述的方法，还包括：
响应于未检测到用于监视存储器的地址区间的预定指令，执行所获取的第三程序指令。
8.一种用于执行指令的装置，包括：
获取模块，被配置为获取第一存储器访问指令以用于执行，所述第一存储器访问指令包括要访问的存储器的第一地址区间；
第一执行模块，被配置为响应于检测到用于监视存储器中被访问的地址区间的预定指令，执行所述预定指令以获取所述第一地址区间中的尚未被所述第一存储器访问指令访问的剩余地址区间；
比较模块，被配置为将所述剩余地址区间与要执行的第二存储器访问指令中包括的第二地址区间进行比较；以及
暂停模块，被配置为响应于所述剩余地址区间和所述第二地址区间至少部分重叠，暂停所述第二存储器访问指令的执行。
9.根据权利要求8所述的装置，还包括：
继续执行模块，被配置为响应于所述剩余地址区间和所述第二地址区间之间的重叠区间已被所述第一存储器访问指令访问，继续执行经暂停的所述第二存储器访问指令。
10.根据权利要求8所述的装置，还包括：
第二执行模块，被配置为响应于所述剩余地址区间和所述第二地址区间不重叠，执行所述第二存储器访问指令。
11.根据权利要求8所述的装置，其中所述获取模块包括：
接收模块，被配置为接收所述第一存储器访问指令；
确定模块，被配置为确定包括在所述第一存储器指令中的所述第一地址区间；以及
存储模块，被配置为将所述第一地址区间存储在寄存器或高速缓存中。
12.根据权利要求8所述的装置，其中所述第一执行模块包括：
已访问地址区间确定模块，被配置为响应于检测到所述预定指令，确定已经被所述第一存储器指令访问的已访问地址区间；以及
第一剩余地址区间确定模块，被配置为基于所述已访问地址区间来确定所述剩余地址区间。
13.根据权利要求8所述的装置，还包括：
第二剩余地址区间确定模块，被配置为在每个时钟周期获取所述剩余地址区间。
14.根据权利要求8所述的装置，还包括：
获取指令执行模块，被配置为响应于未检测到用于监视存储器的地址区间的预定指令，执行所获取的第三程序指令。
15.一种电子设备，其特征在于，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-7中任一项所述的方法。
16.一种存储有计算机指令的非瞬时计算机可读存储介质，其特征在于，所述计算机指令用于使所述计算机执行权利要求1-7中任一项所述的方法。
CN202010700198.XA 2020-07-20 2020-07-20 用于执行指令的方法、装置、设备和计算机可读存储介质 Pending CN111857591A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202010700198.XA CN111857591A (zh) 2020-07-20 2020-07-20 用于执行指令的方法、装置、设备和计算机可读存储介质
JP2021106589A JP7262520B2 (ja) 2020-07-20 2021-06-28 命令を実行するための方法、装置、機器及びコンピュータ読み取り可能な記憶媒体
EP21185828.7A EP3872629B1 (en) 2020-07-20 2021-07-15 Method and apparatus for executing instructions, device, and computer readable storage medium
US17/377,548 US11748099B2 (en) 2020-07-20 2021-07-16 Method for executing instructions, device, and computer readable storage medium
KR1020210094940A KR20210097655A (ko) 2020-07-20 2021-07-20 명령을 실행하기 위한 방법, 장치, 기기 및 컴퓨터 판독 가능 저장 매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010700198.XA CN111857591A (zh) 2020-07-20 2020-07-20 用于执行指令的方法、装置、设备和计算机可读存储介质

Publications (1)

Publication Number Publication Date
CN111857591A true CN111857591A (zh) 2020-10-30

Family

ID=73000615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010700198.XA Pending CN111857591A (zh) 2020-07-20 2020-07-20 用于执行指令的方法、装置、设备和计算机可读存储介质

Country Status (5)

Country Link
US (1) US11748099B2 (zh)
EP (1) EP3872629B1 (zh)
JP (1) JP7262520B2 (zh)
KR (1) KR20210097655A (zh)
CN (1) CN111857591A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117171065A (zh) * 2023-11-02 2023-12-05 摩尔线程智能科技(北京)有限责任公司 地址管理方法、装置、电子设备及存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111857591A (zh) * 2020-07-20 2020-10-30 北京百度网讯科技有限公司 用于执行指令的方法、装置、设备和计算机可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1688974A (zh) * 2001-12-31 2005-10-26 英特尔公司 挂起线程执行直到发生指定的存储器访问的方法和设备
CN105683922A (zh) * 2014-10-03 2016-06-15 英特尔公司 实现监视对地址的写入的指令的可扩展机制
CN106462395A (zh) * 2014-05-05 2017-02-22 谷歌公司 多线程处理器架构中的线程等待
CN111124498A (zh) * 2018-10-31 2020-05-08 英特尔公司 用于推测执行侧信道缓解的装置和方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3171891B2 (ja) * 1991-11-08 2001-06-04 キヤノン株式会社 表示制御装置
JP2001184259A (ja) * 1999-12-22 2001-07-06 Nec Kofu Ltd 演算処理装置及び該装置におけるデータ転送方法
US7506132B2 (en) * 2005-12-22 2009-03-17 International Business Machines Corporation Validity of address ranges used in semi-synchronous memory copy operations
US9697141B2 (en) * 2014-10-17 2017-07-04 Sk Hynix Memory Solutions Inc. LBA blocking table for SSD controller
US9921750B2 (en) * 2014-11-20 2018-03-20 Samsung Electronics Co., Ltd. Solid state drive (SSD) memory cache occupancy prediction
EP3811264A4 (en) * 2018-06-24 2022-03-02 Hex Five Security, Inc. CONFIGURATION, ENFORCEMENT AND MONITORING THE SEPARATION OF TRUSTED EXECUTION ENVIRONMENTS
US11055228B2 (en) * 2019-01-31 2021-07-06 Intel Corporation Caching bypass mechanism for a multi-level memory
CN111857591A (zh) * 2020-07-20 2020-10-30 北京百度网讯科技有限公司 用于执行指令的方法、装置、设备和计算机可读存储介质
US11604735B1 (en) * 2021-12-02 2023-03-14 Western Digital Technologies, Inc. Host memory buffer (HMB) random cache access

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1688974A (zh) * 2001-12-31 2005-10-26 英特尔公司 挂起线程执行直到发生指定的存储器访问的方法和设备
CN106462395A (zh) * 2014-05-05 2017-02-22 谷歌公司 多线程处理器架构中的线程等待
CN105683922A (zh) * 2014-10-03 2016-06-15 英特尔公司 实现监视对地址的写入的指令的可扩展机制
CN111124498A (zh) * 2018-10-31 2020-05-08 英特尔公司 用于推测执行侧信道缓解的装置和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117171065A (zh) * 2023-11-02 2023-12-05 摩尔线程智能科技(北京)有限责任公司 地址管理方法、装置、电子设备及存储介质
CN117171065B (zh) * 2023-11-02 2024-03-01 摩尔线程智能科技(北京)有限责任公司 地址管理方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
US11748099B2 (en) 2023-09-05
EP3872629A3 (en) 2022-01-05
JP7262520B2 (ja) 2023-04-21
EP3872629B1 (en) 2023-09-27
US20210342149A1 (en) 2021-11-04
EP3872629A2 (en) 2021-09-01
JP2021157843A (ja) 2021-10-07
KR20210097655A (ko) 2021-08-09

Similar Documents

Publication Publication Date Title
US10698833B2 (en) Method and apparatus for supporting a plurality of load accesses of a cache in a single cycle to maintain throughput
CN110609796B (zh) 用于存储系统中预取的方法、设备和计算机程序产品
US20200409703A1 (en) Methods, devices, and media for processing loop instruction set
US20140281429A1 (en) Eliminating redundant synchronization barriers in instruction processing circuits, and related processor systems, methods, and computer-readable media
JP7262520B2 (ja) 命令を実行するための方法、装置、機器及びコンピュータ読み取り可能な記憶媒体
CN111208933B (zh) 数据访问的方法、装置、设备和存储介质
US5371857A (en) Input/output interruption control system for a virtual machine
US20230108597A1 (en) Systems, methods, and devices for queue availability monitoring
US9697127B2 (en) Semiconductor device for controlling prefetch operation
US8601488B2 (en) Controlling the task switch timing of a multitask system
US10019390B2 (en) Using memory cache for a race free interrupt scheme without the use of “read clear” registers
CN115269199A (zh) 数据处理方法、装置、电子设备及计算机可读存储介质
US11392383B2 (en) Apparatus and method for prefetching data items
EP3367235B1 (en) Separate tracking of pending loads and stores
US7085887B2 (en) Processor and processor method of operation
US11175926B2 (en) Providing exception stack management using stack panic fault exceptions in processor-based devices
US11755327B2 (en) Delivering immediate values by using program counter (PC)-relative load instructions to fetch literal data in processor-based devices
US11216277B2 (en) Apparatus and method of capturing a register state
US20180032339A1 (en) Cross-level prefetch for shared multi-level libraries
US20210034257A1 (en) Data access method and apparatus
CN112214244A (zh) 一种运算装置及其操作方法
JPS61269735A (ja) 電子計算機における命令キユ−制御方式
CN108255745B (zh) 处理器以及无效指令缓存的方法
CN114358179A (zh) 处理器的预取训练方法、处理装置、处理器和计算设备
JPS6061855A (ja) 割込制御方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20211013

Address after: Baidu building, No. 10, Shangdi 10th Street, Haidian District, Beijing 100086

Applicant after: Kunlun core (Beijing) Technology Co.,Ltd.

Address before: 100094 2 / F, baidu building, No.10 Shangdi 10th Street, Haidian District, Beijing

Applicant before: BEIJING BAIDU NETCOM SCIENCE AND TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right