JPS6340189A

JPS6340189A - アドレス変換方式

Info

Publication number: JPS6340189A
Application number: JP61184503A
Authority: JP
Inventors: 西山　雅昭
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1986-08-05
Filing date: 1986-08-05
Publication date: 1988-02-20
Also published as: DE3726003C2; DE3726003A1; US5040129A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、ビットマツプ方式の文字画像発生部における
アドレス変換方式に関する。

（従来の技術）レーザー光学系と電子写真系とを用いたレーザープリン
タにおいて、ビットマツプ方式の文字画像発生方式が用
いられる。ビットマツプ方式においては、通常１ペ一ジ
分の画像データに対応する容量をもつビットマツプメモ
リが備えられる。ホストコンピュータ等から送られる画
像データは、一旦ビットマップメモリに描画される。画
像データが文字コードである場合は、フォントメモリを
参照して描画される。ビットマツプ方式では、高価な大
容量のビットマツプメモリが必要であるけれども、印字
位置、印字方向などのきめ細かな制御が可能であり、文
字以外の任意の画像情報を描画できる。

このビットマツプメモリのアクセス法は、従来、使用す
るペーパーの各サイズと各解像度に対応して決定されて
いた。たとえば、第５図（ａ）に示すようなレター横サ
イズ（２４０ｄｐｉ）の場合、溝３３０バイト×縦２０
４０ラインの容量のメモリが使用される。したがって、
第６図（ａ）に示すように、このメモリ２１をアクセス
するための横方向カウンタ２２は９ビット必要であり、
縦方向カウンタ２３はＩＩビット必要であり、したがっ
て、メモリ２１へのアドレス信号線は９＋１１＝２０本
必要になる。同様に、第５図（ｂ）に示すようなレター
縦サイズ（２４０ｄｐｉ）の場合、横２５５バイトＸ２
６４０ラインの容量のメモリ２１が使用される。したが
って、第６図（ｂ）に示すように、このメモリ２１をア
クセスするための横方向カウンタ２２は８ビット必要で
あり、縦方向カウンタ２３は１２ビット必要であり、し
たがって、メモリ２１へのアドレス信号線は８＋１２＝
２０本必要になる。

いま、レター横サイズとレター縦サイズとの両方に対応
できるようにしようとすると、第５図（Ｃ）に示すよう
に、横３３０バイト×縦２６４０ラインの容量のメモリ
２１が必要になる。したがって、第６図（Ｃ）に示すよ
うに、９ビットの横カウンタ２２と１２ビットの縦カウ
ンタ２３が必要になり、アドレス信号線は９＋　１２＝
２１本必要になる。

いいかえれば、アドレス信号線の数が、レター横サイズ
、レター縦サイズのそれぞれに単独に対応させろ場合（
２０本）に比べて１本多くなってしまう。この１本の差
は、おおざっばにいえば、メモリの容量が倍必要である
ことを意味している。すなわち、第６図（Ｃ）において
、レター横サイズに対しては、部分ａ、　Ｃが、レター
縦サイズに対しては、部分す、　ｃは余分に必要になっ
ているわけである。

この問題を解決する１つの方式は、第７図に示すように
、兼用カウンタ２４を設けることである。

兼用カウンタ２４は、セレクタで切り換えることにより
、レター横サイズの場合には、横カウンタ２２の最下位
ビットカウンタとして、又レター縦サイズの場合には縦
カウンタ２３の最上位ビットカウンタとして使用され、
結果的にメモリ２１のアドレス信号線を２０本として、
メモリサイズの増加を防いでいる。

さて、この構成では、レター縦サイズとレター横サイズ
の双方に対応するためには有効である。

しかし、さらに各種のペーパーサイズの縦と横や、解像
度の２４０ｄｐｉから４８０ｄｐｉへの増大への対応を
考えたときには、メモリ２１の拡張に対して柔軟に対応
できず、セレクタ２５の構成及び横カウンタ２２、縦カ
ウンタ２３の構成が複雑となり、又メモリ容量にも無駄
が発生してくることは明らかであろう。

本発明の目的は、必要なペーパーサイズに対して必要最
小限のメモリで構成できることを可能とし、又必要ペー
パーサイズの拡大及び高解像度化に対しても、各々に必
要な最小限のメモリ追加のみで対応できるようにするア
ドレス変換回路を提供することである。

（問題点を解決するための手段）本発明に係るアドレス変換方式は、一定ビット数のワー
ド単位毎にアクセスでき、連続的な一次元のリニアアド
レスになるように構成されているメモリを備えた文字画
像発生部において、文字書込時に文字画像ドツトの座標
値（ｘ、ｙ）をリニアアドレスに変換する変換手段を備
えたことを特徴とする。

（作　用）リニアアドレスを用いるので、ペーパーサイズや解像度
が変化した場合も、制御手段が与えるリニアアドレス値
や定数を変化するだけでリニアアドレス値を発生できる
。

（実施例）以下、添付の図面を参照して、本発明の詳細な説明する
。

（ａ）　　リニアアドレス空間従来、なぜペーパーサイズの拡大及び高解像度化への対
応が困難であったかというと、上で説明したように、横
方向のカウンタと縦方向のカウンタが各々独立して考え
られていたからである。本発明は、横カウンタ、縦カウ
ンタという概念を取りさったところに特徴がある。すな
わち、アドレスをＸ座標とＹ座標の組で指定せずに、単
に１次元の連続的なリニアアドレス空間に変換する。

すなわち、第２図に示すように、用紙に対応する各スキ
ャンライン（横方向）において右端のアドレスの次のア
ドレスは、次のスキャンラインの左端になっている。こ
の関係は、いかなるペーパーサイズであっても変わらな
い。これは、ペーパーサイズが大きくなったり又高解像
度化する時には、単にメモリを現在のメモリアドレス空
間の上部に追加するだけでよいことを意味している。

例えば、現在レターに対応するメモリを持っていたとす
る。この場合、メモリ容量は、縦、横どちらも６７３２
００バイトでよい。レター横の場合は画像の横方向のバ
イト数ｎｗが３３０、レター縦の場合はｎｗが２５５に
なるだけで、メモリ容量は３３０ｘ２０４０（横）−６
７３２００又は２５５ｘ２６４０（縦）＝６７３２００
となる。すなわち、この場合のメモリのアドレスは、Ｉ
〜６７３２００である。ここで例えば解像度が２４０ｄ
ｐｉから４８０ｄｐｉになったとすると、横の場合は（３３０Ｘ　２）　Ｘ　（２０４０Ｘ　２）
　＝　２６９２８００、縦の場合は（２５５Ｘ　２）　
Ｘ　（２６４０Ｘ　２）　＝　２６９２８００のメモリ
が必要となるわけである。すなわちアドレスとして１〜
２６９２８００まで必要となるが、１〜６７３２００は
そのまま使用できろｆこめ６７３２０１〜２６９２８０
０をメモリとして追加すればよい。

次に、ビットマツプメモリへの描画アドレスについて説
明ずろ。ビットマツプメモリは、第３図に示すように、
横ｎｗワード（＝　ｎｗＸ　Ｉ　６ヒツト）×縦ｍライ
ンであるとする。ｎｗ及びｍはイメージエリアの設定に
より決定される。即ち、用紙サイズと解像度が指定され
ると、ｎｗ及びｍが決定される。たとえば、ＣＰＵにて
用紙サイズＡ、３（２９７ｍｍＸ４２０ｍｍ）、解像度
４８０ｄｐｉを指定すると、となる。画像はバイト単位
で処理されるので、画像の横方向のドツト数ｎｓ≦ｎｗ
Ｘ　Ｉ　６である。

画像データを送るホスＩ・システムは、画像（文字）の
位置りを座標（Ｘ、Ｙ）で指定する。ここに、Ｘ、Ｙは
ビット単位である。本発明に係るアドレス変換回路は、
この座標（Ｘ、Ｙ）をリニアアドレス空間に変換する。

指定された点のアドレスは、ワード単位でｎｗＸＹ＋Ａで表される（ここにＸ＝１６Ａ＋Ｂ）。ただし、ＡはＸ
（ビット）をワード単位のアドレスに変換したものであ
り、余りのビット数をＢとする。

ここで、文字幅ｂ−３（ワード）、文字高さａ−２４（
ライン）の文字を上記リニアアドレス空間に描画する場
合を考える。このとき、主走査方向（スキャンライン方
向）は文字幅方向としてワード単位で処理し、副走査方
向には文字高さ方向としてビット単位で処理する。文字
の縦、横方向が逆になっても主走査方向はワード単位、
副走査方向はビット単位で処理する。

Ｂ＝０の場合、この文字の書込の際には、第１ラインの
アドレスはｎｗＸＹ＋Ａ→ｎｗＸ￥＋Ａ＋　Ｉ−＋　ｎ
ｗ　ＸＹ＋Ａ＋２と変わり、第２ラインのアドレスは、
ｎｗ　Ｘ（Ｙ＋　Ｉ）＋Ａ−ｎｗ　Ｘ（Ｙ＋　１）＋Ａ
＋　ｌ→＋ｔｗ　Ｘ（Ｙ＋２）＋Ａ＋２と変わり、以下
、同様に変わり、最後に第２４ラインでは、ｎｗＸ（Ｙ
＋２３）＋Ａ−ｎｗ　ｘ（Ｙ＋２３）÷Ａ＋１．−ｎｖ
　Ｘ（Ｙ＋２３）＋Ａ＋２と変わる。したがって、この
文字のアドレスは、一般式として、ｎｗＸ（Ｙ＋　ａ）
＋Ａ＋ｂ　　で表わされる。なお、文字の横幅がワード
（１６ビット）単位でなく、ｌワードに満たない余り（
Ｂ≠０）がある場合は、実質的に１ワ一ド分増加したも
のとして扱えば、同様にリニアアドレス空間に変換でき
る。

本発明の実施例においては、上記のアドレスの一般式が
次の３項に分離できることに着目した。

すなわち、＋ｔｗ　Ｘ（Ｙ＋８）＋Ａ−１−ｂ＝（ｎｗ　Ｘ　Ｙ＋Ａ）＋　ｎｗ　Ｘ　ａ＋ｂここで、
第１項（ｎｗＸ　Ｙ　＋　Ａ）は、−文字を描画中は変
化しない定数であるので、文字画像発生部の制御部！４
のＣＰＵＬ４ａより計算してセゾトする（第４図参照）
。第２項（ｎｗＸａ）は変数であり、ｎｗは定数なので
ホストコンピュータによりセントするが、ａ倍はハード
ウェアにより行う。第３項ｂは、変数であり、ハードウ
ェア（カウンタ）により与える。第１項から第３項まで
の加算は、ハードウェア（アダー）により行う。

いま、Ａ３サイズで４８０ｄｐｉの場合、第１項に必要
なビット数は、２２ビットである（ｎｗの最大値３５１
ワード、Ｙの最大値７９３８ビット、Ａの最大値３５１
ワードより、ｎｗＸ　Ｙ　＋　Ａの最大値は３５１ｘ７
９３８＋３５１−２７８６５８９である）。第２項に必
要なビット数は１７ピントである（ａの最大′値＝２５
６とすると、ｎｗ　ｘ　ａの最大値は３５１ｘ２５６＝
８９８５６である）。

第３項に必要なビット数は、ｂの最大値を１５ワードと
すると、４ビットである。したがって、アドレスに必要
なビット数は、２２ビットである（アドレスの最大値は
２８７６４６０である）。

（ｂ）　　文字画像発生部第４図に、文字画像発生部１１の購成を示す。

ホストコンピュータ【２から受信される文字コード情報
は、一旦テキストバッファ１３に格納される。文字画像
発生部１１を制御するＣＰＵ　１４ａを備えた制御部Ｉ
イは、テキストバッファ１３からデータを読み出し、フ
ォントメモリ１５を参照してビットイメージに変換し、
アドレス変換回路１４ｂによりリニアアドレスに変換し
て、ヒツトイメージをビットマツプメモリ１６に描画す
る。

なお、グラフィック情報は、直接ビットマツプメモリ１
６に描画される。プリントの際は、制御部【４は、アド
レス変換回路１４ｂによりリニアアドレスに変換してビ
ットマツプメモリ１６からデータを読み出し、プリント
系（レーザー光学系と電子写真系とからなる）１７に送
る。

（ｃ）　　アドレス変換回路第１図に、アドレス変換回路の回路図を示す。

第１ラツヂ（８ビット）Ｉａと第２ラツチ（１Ｇヒツト
）ｌｂとは、第１項の定数（ｎｗＸ　Ｙ　＋　Ａ）を記
憶するために用いる。ＣＰＵからのデータバスＣＤＯ〜
１５のデータ即ち、−文字書き込み中は変化しない（ｎ
ｗＸ　ｙ　＋　Ａ）の値が出力される。ＷＤＩＬＡＴ信
号により、第２ラツヂｉｂが（ｎｗＸ　Ｙ　十Ａ）の下
位１６ビットをラッチする。

次のタイミングで、ＷＤ２ＬＡＴ信号により第１ラツチ
１ａが（ｎｗｘ　Ｙ　＋　Ａ）の残りのビットをラッチ
する。第１ラツチと第２ラツチとの出力信号（ｎｗｘｙ
＋ＡＸ２２ビット）は、第１加算器５の一方の入力端子
に送られる。第３ラツチ（８ビット）２ａと第４ラツチ
（８ビット）２ｂの下位４ビットとは、第２項に用いろ
定数ｎｗを記憶するために用いる。

第４ラツヂ２ｂの上位４ビットは、第３項の定数（ｂの
最大値−文字幅ワード数）を記憶するために用いろ。Ｗ
Ｄ３ＬＡＴ信号により第３ラツチ２ａがｎｗのデータを
ラッチする。ＷＤ２ＬＡＴ信号により、第４ラツチ２ｂ
がｎｗの残りのデータ１ビットをラッチする。この時、
第４ラツチ２ｂはｂの値をラッチする。（ｂが３ワード
の文字幅であれば、ｂの最大値ｂ＝２　のデータをラッ
チする。）第３ラツチ２ａと第４ラツヂ２ｂの下位４ビ
ットとの出力信号（９ビット）は、第２加算器６の一方
の入力端子に送られる。また、第４ラツチ２ｂの出力信
号ｂ（４ビット）はコンパレータ８に送られる。第２加
算器６の出力信号は、第５ラツチ７の入力端子に送られ
、第５ラツチ７の出力信号は、第３加算器９の一方の入
力端子に送られる。

カウンタ１０はｂの値をカウントする乙のであり、タイ
ミング発生部にからのＣＬＫ信号によりそのカウント値
を出力する。

ダウンカウンタ３は、文字高さライン数ａをカウントす
るものであり、ＣＰＵ１４ａからのＨ９ＥＴ信号により
ＣＤＯ〜１５のａのデータをプリセットする（ａが２４
ラインであればａ−２３の値をプリセットする）。

カウンタ１０は、ＣＬＲＡＤＤ信号によりクリアされる
。その後、ＣＰＵ　ｌ　４ａがタイミング発生部を起動
させて、その出力ＣＬＫがカウンタ１０に人力されると
、カウンタｌＯの出力は、第３加算器９のもう一方の入
力端子に送られる。このとき、カウンタ１０の出力はさ
らに、コンパレータ８のもう一方の入力端子にも送られ
る。コンパレータ８には、第４ラツチ２ｂからの出力信
号として文字幅ワード数すの値かプリセットされており
、このｂの値とカウンタ１０の値とがコンパレータ８で
比較され、等しくなると一文字幅計数し終わったことに
なり、コンパレータ８からは第５ラツヂ７のＬＤ端子、
カウンタｌＯのＣＬ　Ｒ端子及びダウンカウンタ１１の
ＣＫ端子に信号が送られる。

第５ラツチ７の出ツノは、第２加算器６のもう一方の入
力端子に送られる。第５ラツヂ７をＣＬＲＡＡＤＤ信号
によりクリアした後、第５ラツチ７にコンパレータ８か
ら信号が与えられると、第５ラツチ７の出力端子には第
２加算器６からの入力ｎｗが出力される。次のコンパレ
ータ８からの信号がＬＤ端子に入力されると、第２加算
器出力が２ｎｗとなるために、第５ラツヂ７の出力は２
ｎｗとなる。これかａ回繰り返されることにより、ｎｗ
×ａが第３加算器９に入力される。

一方、コンパレータ８からの出力はダウンカウンタ３の
ＣＫ端子に送られており、ダウンカウンタ３は、コンパ
レータ８の出力毎にプリセット値から減算されていき、
コンパレータ８のａ回目の出力でダウンカウンタ３のＢ
Ｏ端子からＨＥ　Ｎ　Ｄ信号が出力される。このＨＥＮ
Ｄ信号は、ＣＰＵ及びタイミング発生部４に送られ、こ
イ１．によってタイミング発生部４は出力を停止する。

したがって、第３加算器９は、変数ｎｗＸａと変数すを
加算する。この加算器出力は、第１加算器５の他方の入
力端子に送られる。したがって、第１加算器は、定数（
ｎｗＸＹ＋Ａ）と変数ｎｗ　ｘａ＋ｂとを加算する。そ
して、加算器出力をビットマツプメモリのアドレス端子
に送り、−文字のアドレスの計算を終了する。

（発明の効果）ペーパーサイズの拡大や解像度の拡大に容易に対応でき
る。同一メモリ古漬で、縦、横のペーパーサイズに対応
できる。このメモリ容量は、ビットマツプとして必要最
小限の８竜となる。

【図面の簡単な説明】

第１図は、アドレス変換回路の回路図である。第２図は、リニアアドレスの考え方を示す図である。第３図は、描画アドレスと座標との関連を説明するため
の図である。第４図は、文字画像発生部の構成を示すブロック図であ
る。第５図（ａ）　、　（ｂ）　、　（ｃ）は、それぞれ、
ペーパーサイズに対応するメモリの大きさを示す図であ
る。第６図（ａ）　、　（ｂ）　、　（ｃ）は、それぞれ、
メモリと横、縦カウンタとの関連を示す図である。第７図は、カウンタとメモリとの関連を示す図である。特許出願人　　ミノルタカメラ株式会社代　　理　　人
　弁理士　前出　葆ほか２８零　１　図１９２図横方向灯３図奇４図　　　　　　　　　常５図剪６面麿７図

Claims

【特許請求の範囲】

（１）一定ビット数のワード単位毎にアクセスでき、連
続的な一次元のリニアアドレスになるように構成されて
いるメモリを備えた文字画像発生部において、文字書込時に文字画像ドットの座標値（Ｘ、Ｙ）をリニ
アアドレスに変換する変換手段を備えたことを特徴とす
るアドレス変換方式。
（２）リニアアドレス変換手段は、文字画像の書き出し
位置座標値をリニアアドレス値として与える制御手段と
、文字書き込みに伴って変化するリニアアドレス値を計
算する変化アドレス計算手段とからなることを特徴とす
る特許請求の範囲第１項記載のアドレス変換方式。