DE3726003A1 - Datenprozessor zur erzeugung von zeichen - Google Patents

Description

Die Erfindung betrifft einen Datenprozessor zur Er­ zeugung von Zeichen, und insbesondere ein Adresswandler­ system für einen Zeichengenerator des Bitplantyps.

In einem Laserprinter mit einem optischen Lasersystem und einem elektrophotographischen System wird gewöhnlich ein sogenanntes Bitplansystem als Zeichengenerator verwendet. Bei einem Bitplansystem ist ein Bitplan­ speicher vorgesehen; der einen Speicherbereich zur Spei­ cherung aller Bilddaten, die in einer zu druckenden Seite enthalten sind, aufweist. Von einem externen Daten­ prozessor abgegebene Bilddaten werden als Bitmuster temporär im Bitplanspeicher gespeichert. Falls die vom externen Datenprozessor abgegebenen Bilddaten Schrift­ zeichencodes sind, werden individuelle Schriftzeichen­ bildmuster durch Auslesen aus einem Schriftartenspeicher entsprechend den gesendeten Schriftzeichencodes im Bitplanspeicher ausgebildet. Dieses Bitplansystem hat den Vorteil, daß eine Feinsteuerung bezüglich des Druckformats im Hinblick auf die Druckpositionen der Bilder und der Orientierungen der Drucke möglich ist und daß andere als Schriftzeichenmuster ausgebildet werden können, obwohl ein Bitplanspeicher mit großem Umfang und hohen Kosten dafür benötigt wird.

Normalerweise wird die Art des Datenzugriffs durch den Bitplanspeicher gemäß der Größe des Druckpapiers und der gewählten Druckauflösung festgelegt.

Wenn z. B. ein Druck auf einem Papier mit Briefgröße und einer Auflösung von 240 dpi (dots per inch, Punkte pro Inch), d. h. 94,5 Punkte pro cm, durchgeführt wird, wo­ bei seine Längsrichtung wie in Fig. 6a dargestellt ist, mit der Horizontalrichtung übereinstimmt (im folgenden als "horizontal angeordnetes Papier" bezeichnet), wird ein Speicher mit einem Speicherbereich von 330 Bytes (horizontal)×2040 Zeilen (vertikal) verwendet. Ent­ sprechend werden, wie in Fig. 7a dargestellt ist, zum Speicherzugriff ein Horizontalzähler 22 mit 9 Bits und ein Vertikalzähler 23 mit 11 Bits benötigt, und aufgrund dessen sind 20 Adressignalleitungen erforderlich.

In gleicher Weise wird, wenn der Druck auf einem normal in vertikaler Richtung angeordneten Druckpapier bei einer Auflösung von 240 dpi (im folgenden als "vertikal angeordnetes Papier" bezeichnet), wie es in Fig. 6b dar­ gestellt ist, durchgeführt wird, ein Speicher mit einem Speicherbereich von 255 Bytes (horizontal)×2640 Zeilen (vertikal) verwendet. Entsprechend ist, wie in Fig. 7b dargestellt ist, ein Horizontalzähler 22 mit 8 Bits und ein Vertikalzähler 23 mit 12 Bits für den Speicherzugriff erforderlich und deshalb werden 20 Adressignalleitungen benötigt.

Falls gewünscht wird, einen sowohl für horizontal als auch für vertikal angeordnete Papiere verwendbaren Spei­ cher zu schaffen, sollte er einen Speicherbereich von 330 Bytes (horizontal)×2640 Zeilen (vertikal), wie in Fig. 6c dargestellt ist, aufweisen. Dementsprechend sind, wie in Fig. 7c dargestellt ist, ein Horizontalzähler 22 mit 9 Bits und ein Vertikalzähler 23 mit 12 Bits für den Speicherzugriff erforderlich, und deshalb werden

21 (21 = 9 + 12)

Adressignalleitungen benötigt. Mit anderen Worten wird die Anzahl der Adressignalleitungen in diesem Fall um eins größer als bei jedem der Speicher, die un­ abhängig für die horizontal bzw. vertikal angeordneten Papiere vorgesehen sind.

Diese Differenz um eine Adressignalleitung bedeutet, daß die Kapazität im letzteren Fall etwa doppelt so groß wie im ersten Fall ist, obwohl, wie in Fig. 6c dargestellt ist, die Bereiche a und c bei vertikal an­ geordnetem Papier und die Bereiche b und c bei horizon­ tal angeordnetem Papier nicht benötigt werden.

Ein mögliches Verfahren zur Lösung dieses Problems be­ steht darin, einen weiteren Zähler mit einem Bit, wie es durch Bezugsziffer 24 in Fig. 8 dargestellt ist, zu schaffen, der als Zähler für das Niedrigstbit des Horizontalzählers im Fall des horizontal angeordneten Papiers und als Zähler für das oberste Bit des Vertikal­ zählers im Fall des vertikal angeordneten Papiers dient. Dieser Zähler 24 kann vom Horizontalzähler 22 auf den Vertikalzähler 23 oder umgekehrt durch einen Auswahl­ schalter 25 umgeschaltet werden. Dies ermöglicht den Zugriff auf beide Speicher mit 20 Adressignalleitungen, ohne die Kapazität der Speicher zu erhöhen.

Dieses Verfahren kann zur Handhabung von vertikal und auch horizontal angeordnetem Papier verwendet werden.

Wenn jedoch ein System betrachtet wird, das für eine Viel­ zahl von horizontal oder vertikal angeordneten Papier­ größen verwendbar ist und/oder bei dem die Auflösung von 240 dpi auf 480 dpi umgeschaltet werden kann, ist die­ ses Verfahren nicht so geeignet, da es bezüglich einer Erweiterung des Speichers 21 nicht flexibel ist, komplexe Aufbauten des Auswahlschalters 25 und der Horizontal- und Vertikalzähler 22 und 23 erfordert und der Speicher 21, wenn er erweitert wird, einen nicht benötigten Speicher­ bereich aufweisen muß.

Dementsprechend liegt der Erfindung die Aufgabe zugrunde, einen Datenprozessor für einen Zeichengenerator zu schaffen, der für eine Vielzahl von Papiergrößen eingesetzt werden kann, bei dem eine minimale Erweiterung des Spei­ cherbereichs des Bitplanspeichers erforderlich ist.

Zur Lössung dieser Aufgabe wird erfindungsgemäß ein Daten­ prozessor zur Erzeugung von Zeichenbildern geschaffen, der von einem externen Datenprozessor übertragene Zei­ chendaten empfängt, die zumindest Zeichencodes und Posi­ tionsdaten für individuelle Zeichen in Form von orthogo­ nalen Koordinaten beinhalten, und der Bitmuster für individuelle Zeichendaten in einem Bitplanspeicher auf­ grund der empfangenen Zeichendaten ausbildet, gekennzeichnet durch Adresswandlermittler zur Umwandlung der Positionsdaten der individuellen Zeichen in lineare Adressdaten, die in einem linearen Adressraum gebildet werden, dessen Ursprung dem Ursprung der orthogonalen Koordinaten entspricht, und Mittel zur Ausbildung von Bitmustern der einzelnen Zeichen auf dem Bitplanspeicher aufgrund der vom Adress­ wandlermittel erhaltenen linearen Adressdaten.

Ausführungsformen der Erfindung werden anhand der bei­ gefügten Zeichnungen erläutert. Es zeigt:

Fig. 1 eine Darstellung zur Erläuterung des linearen Adressraumes gemäß der Erfindung;

Fig. 2 eine Darstellung zur Erläuterung der Zuordnung zwischen den orthogonalen Koordinaten und den entsprechenden linearen Adressen;

Fig. 3 ein Blockdiagramm eines Zeichengenerators gemäß der Erfindung;

Fig. 4 ein Blockdiagramm einer Adresswandlerschaltung gemäß der Erfindung;

Fig. 5 ein Zeitablaufdiagramm zur Erläuterung der Synchronisation der Steuersignale;

Fig. 6a, 6b und 6c Darstellungen von Speicherbereichen für horizontal angeordnete Briefgröße, vertikal angeordnete Briefgröße und vertikal und horizontal ange­ ordnete Briefgröße;

Fig. 7a, 7b und 7c Anordnungen für Zähler zum Zugriff auf die in den Fig. 6a, 6b bzw. 6c dargestellten Speicher, und

Fig. 8 eine Zähleranordnung, die anstatt der Anordnung von Fig. 7c verwendet werden kann.

a. Linearer Adressraum

Ein wesentlicher Grund dafür, daß es schwierig ist, mit einem konventionellen System eine Vielzahl von Papier­ größen und eine hohe Auflösung zu handhaben, besteht darin, daß ein Horizontalzähler und ein Vertikalzähler vorgesehen sind, die unabhängig voneinander eingesetzt werden.

Im Gegensatz dazu zeichnet sich die Erfindung dadurch aus, daß das Grundprinzip bezüglich getrennter Horizontal- und Vertikalzähler vermieden wird. Mit anderen Worten wird gemäß der Erfindung ein linearer Adressraum einge­ führt, anstatt von zweidimensionalen orthogonalen Koordi­ naten, in denen eine Adresse durch die Werte der X- und Y-Koordinaten festgelegt ist.

Erfindungsgemäß werden die entsprechenden Adressen in einem Bitplanspeicher durch den in Fig. 1 dargestellten linearen Adressraum festgelegt. Die Speicherbereiche im Bitplanspeicher werden anhand von Worten (16 Bits) entlang jeder Abtastzeile (horizontale Zeile) definiert und in aufsteigender Reihenfolge vom linken Ende zum rechten Ende adressiert. Entsprechend ist die nächste Adresse zu der letzten Adresse eine Abtastzeile, die erste Adresse der nächsten Abtastzeile. Diese Adressen­ beziehung wird unverändert gehalten. Das bedeutet, daß wenn zu einer größeren Papiergröße oder zu einer höheren Auflösung gewechselt wird, ein zusätzlicher linearer Adressenraum einfach zu dem vorliegenden linearen Adressen­ raum addiert werden kann.

Es wird z. B. angenommen, daß ein Bitplanspeicher für eine Briefgröße verwendet wird. In diesem Fall hat der Speicher eine Kapazität von 673 200 Bytes zum Einsatz für horizontal und vertikal angeordnete Papiere. Bei hori­ zontal angeordnetem Papier mit Briefgröße beträgt die Gesamtbytezahl jeder Zeile 330, die Gesamtzeilenzahl in vertikaler Richtung beträgt 2040, und deshalb ist die Gesamtbytezahl des Speichers

673 200 (= 330 × 2040).

Bei vertikal angeordnetem Papier mit Briefgröße beträgt die Gesamtbytezahl nw jeder Abtastzeile 255, die Gesamt­ zeilenzahl in vertikaler Richtung ist 2640, und dem­ entsprechend beträgt die Gesamtbytezahl im Speicher ebenfalls

673 200 (= 255 × 2640).

Aufgrund dessen werden alle Speicherbereiche des Bitplanspeichers vom ersten bis zum 673 200sten adressiert.

Im folgenden wird angenommen, daß die Auflösung von 240 dpi auf eine höhere (480 dpi) umgeschaltet wird.

In diesem Fall muß die Speicherkapazität auf das 4fache der bei 240 dpi benötigten Kapazität erhöht werden;

(horizontales Format)
(300 × 2) × (2040 × 2) = 2 692 800
(vertikales Format)
(255 × 2) × (2640 × 2) = 2 692 800.

Da der Speicherbereich von 1 bis 673 200 wie vorher ver­ wendet werden kann, muß lediglich ein Speicher von der 673 201sten Adresse bis zur Adresse 2 692 800 dazuaddiert werden.

Als nächstes werden die Adressen zur Musterformung im Bitplanspeicher erläutert.

Wie in Fig. 2 dargestellt ist, wird vorausgesetzt, daß der Bitplanspeicher einen durch nw-Worte

(= nw × 16 Bits horizontal) × m-Zeilen (vertikal)

definierten Speicherbe­ reich hat. Der Term "Wort" ist eine grundsätzliche Ein­ heit für die Datenverarbeitung durch Computer und dem Fachmann bekannt. In diesem bevorzugten Ausführungs­ beispiel ist ein Wort aus 16 Bits zusammengesetzt. Die Werte von nw und m werden aufgrund des einzustellenden Bildbereichs festgestellt. Das heißt, sie werden fest­ gestellt, wenn eine Papiergröße und eine Auflösung für das Drucken zugewiesen sind. Falls z. B. für die Papier­ größe und die Auflösung "A3" (297 mm×420 mm) bzw. 480 dpi gewählt sind, werden nw und m wie folgt bestimmt:

Da einzelne Bit-Muster in Einheiten von Bytes in horizon­ taler Richtung verarbeitet werden, ist die Gesamtzahl ns von Punkten in horizontaler Richtung jeder Zeile gleich oder kleiner als nw×16, d. h. ns ≦nw×16.

Der Hilfsdatenprozessor, der die Bilddaten übermittelt, kennzeichnet die Position B eines Bildes (Zeichens) durch die Werte der XY-Koordinaten. Dabei werden X und Y in Einheiten von Bits gezählt. Die Adressenwandlerschaltung gemäß der Erfindung wandelt die Koordinaten (X, Y) in lineare Adressen des linearen Adressraumes. Die der Posi­ tion D entsprechende Adresse ist in Worteinheiten wie folgt gegeben:

nw × Y + A,

wobei A=(X-B)/16, was eine Adresse in Worteinheiten ist, die durch Umwandlung von X-Bits erhalten wird, und B ist eine Restbitzahl, die beim Teilen erhalten wird.

Es wird z. B. angenommen, daß ein Bild mit einem Zeichen eine Breite (b) von drei Worten und eine Höhe (a) von 24 Zeilen im linearen Adressraum ausgebildet ist. Die Bilddaten werden in Worteinheiten so abgetastet, daß die Hauptabtastrichtung die Breitenrichtung des Zeichens ist, und in Einheiten von Bits in Richtung der Unterab­ tastung als ihre Höhenrichtung abgetastet. Selbst wenn ein Zeichenmuster um 90°C gedreht wird, werden die Rich­ tungen für Höhe und Breite unverändert gehalten, um die Daten in Worteinheiten in der ersten Richtung und in Bit­ einheiten in der letzten Richtung zu verarbeiten. Für den Fall, daß B=0 ist, werden die Adressen der ersten Zeile für das durch (X, Y) gegebene Zeichen wie folgt geändert:

nw × Y + A → nw × Y + A + 1 → nw × Y + A + 2.

Ebenso werden die Adressen der zweiten Zeile geändert von

{nw × (Y + 1) + A + 1} zu {nw × (Y + 1) + A + 2},

die Adressen der folgenden Zeilen werden in ähnlicher Weise wie oben geändert, und schließlich werden die Adressen der letzten Zeile (24. Zeile) geändert von

(nw × (Y + 23) + A) zu (nw · (Y + 23) + A + 2).

Wie aus dem obigen ersichtlich ist, ist jede dieses Zeichen betreffende Adresse gegeben durch {nw ×(Y +a) + A +b}. Es soll festgestellt werden, daß alle Zeichendaten in Worteinheiten verarbeitet werden können, selbst wenn der Rest B nicht 0 ist. In diesem Fall wird zu der der Breitenrichtung des Zeichens zugewiesenen Wortanzahl 1 addiert, um die Zeichen­ daten wie bei B=0 zu handhaben.

Es soll festgestellt werden, daß in der bevorzugten Aus­ führungsform der Erfindung jede lineare Adresse durch eine allgemeine Gleichung gegeben ist, die in drei Terme wie folgt aufgespalten werden kann:

nw × (Y + a) + A + b = (nw × Y + A) + nw × a + b.

In dieser allgemeinen Gleichung ist der erste Term (nw × Y+ A) eine Konstante, die sich während der Aus­ bildung des Zeichens nicht ändert, und er wird deshalb auf einen durch einen Rechner berechneten Wert gesetzt, der in einem Regler des Zeichengenerators (14 a in Fig. 3) vorgesehen ist. Der zweite Term (nw ×a) ist eine Variable, die durch Multiplikation von nw mit a erhalten wird. Diese Multiplikation wird über Hardware durch­ geführt, nachdem nw durch die CPU 14 a in Fig. 3 berechnet wurde. Der dritte Term b ist eine durch Hardware (Zähler) gegebene Variable. Die Additionsberechnung vom ersten bis zum dritten Term wird durch Hardware wie Addierer durchgeführt.

Bei einer A3-Größe und einer Auflösung von 480 dpi ist die für den ersten Term erforderliche Bitzahl=22. Der Maximalwert für nw ist 351, der Maximalwert fürY ist 7938 und der Maximalwert ist 351, und deshalb beträgt der Maximalwert für den ersten Term

(nw × Y + A) = 2 786 589.

Die für den zweiten Term erforderliche Bit­ zahl ist 17 (falls der Maximalwert für a 256 ist und deshalb die Maximalzahl von

(nw × a) 89 856 (= 351 × 256) beträgt).

Die für den dritten Term b erforderliche Bit­ zahl ist 4, falls angenommen wird, daß der Maximalwert für b 15 Worte beträgt. Aufgrund dessen wird die für eine Adressenumwandlung erforderliche Bitzahl auf 22 ein­ gestellt (die Maximaladresse ist 2 876 460).

b. Aufbau des Zeichengenerators Fig. 3 zeigt den Aufbau eines Zeichenbildgenerators 11.

Vom Hilfsrechner 12 ausgegebene Zeichencodedaten werden temporär in einem Textzwischenspeicher 13 gespeichert. Die einzelnen Zeichencodedaten beinhalten Informationen bezüglich der Position jedes Zeichens und einen Code zur Identifizierung jedes Zeichens. Einzelnen Zeichen gemein­ same Information wie die Weite der Zeichen, die Höhe der Zeichen, die zu bedruckende Papiergröße, die Auflösung usw. werden an den Regeler 14 (Controller) vor der Ein­ lagerung der Zeichencodedaten übermittelt.

Der Regler 14, der die CPU 14 a zur Steuerung des Zeichen­ generators 11 enthält, liest im Textzwischenspeicher (Buffer) 13 gespeicherte Daten aus und erzeugt Bitmuster entsprechend den ausgelesenen Daten durch Kommunikation mit einem Schriftartenspeicher 15. Die erzeugten Bitmuster werden in einem Bitplanspeicher 16 gespeichert. Eine in dem Regler 14 vorgesehene Adresswandlerschaltung 14 b wandelt die durch XY-Koordinaten gegebenen Adressen in lineare Adressen, um Bitmuster im Bitplanspeicher 16 ent­ sprechend dem oben genannten Verfahren auszubilden. Ein­ zelne Grafikbilder werden direkt im Bitplanspeicher 16 ausgebildet.

Beim Drucken der Bitmuster liest der Regler 14 die im Bitplanspeicher 16 gespeicherten Bitmuster aus, nachdem sie durch die Adresswandlerschaltung 14 b in lineare Adressen umgewandelt wurden, und übermittelt sie an einen Printaufbau 17, der ein laseroptisches System und ein elektrophotographisches System enthält, das dem Fachmann bekannt ist.

Die CPU 14 a führt die folgenden Rechnungen durch, aufgrund der vom Hilfscomputer übertragenen Daten, und übermittelt die erhaltenen Resultate an die Adresswandlerschaltung, die im folgenden im einzelnen erklärt wird.

Teilen des erhaltenen Wertes für die X-Koordinate durch 16 (die Bitzahl eines Worts) und Zuweisen des Quotienten als Wert für A durch Abschneiden des Rests;
Berechnen des Wertes von nw aufgrund der empfangenen Daten bezüglich der Papiergröße und der Bildauflösung; und
Berechnen des konstanten Terms (nw ×Y +A) aus dem empfangenen Wert der Y-Koordinate und der errechneten Werte für nw und A.

Die CPU 14 a gibt die konstanten Terme (nw ×Y +A) und nw und die Variablen a und b mit vier entsprechenden Synchronisationen an die Adresswandlerschaltung aus. Genauer gesagt, werden die 16 niedrigsten Bits des konstanten Terms (nw ×Y +A) mit einer ersten Synchronisation, die oberen acht Bits von (nw ×Y +A) das obere (oder niedrigere) Bit der konstanten nw und die Daten von vier Bits bezüglich des Maximalwertes von b mit einer zweiten Synchronisation, die Daten der restlichen acht Bits der konstanten nw mit einer dritten Synchronisation und die Daten bezüglich der Variablen a mit einer vierten Synchroni­ sation ausgegeben.

Fig. 5 ist ein Zeitablaufplan der entsprechenden, von der CPU 14 a an die Adresswandlerschaltung ausgegebenen Steuersignale.

Diese ersten bis vierten Ausgangssignale werden durch die Steuersignale WD 1LAT, WD 2LAT, WD 3LAT und HSET in den entsprechenden Synchronisationen gehalten.

c. Aufbau der Adresswandlerschaltung Fig. 4 zeigt den Aufbau der Adresswandlerschaltung.

Ein erstes Sperrelement 1 a mit acht Bit und ein zweites Sperrelement 1 b mit 16 Bit werden zur Speicherung der Konstanten (nw ×Y+ A) des ersten Terms der oben ge­ nannten allgemeinen Gleichung verwendet. Der Wert von (nw ×Y +A), der während des Schreibens eines Zeichens nicht geändert wird, wird durch den Datenbus CD 0-15 von der CPU 14 a ausgegeben. Wenn das Signal WD 1LAT dem zweiten Sperrelement 1 b zugeführt wird, sperrt es die niedrigsten 16 Bits von (nw ×Y +A). Bei der nächsten Synchronisation verriegelt das Sperrelement 1 a verblei­ bende Bits von (nw ×Y +A), wenn das Signal WD 2LAT ihm zugeführt wird. Die Daten von (nw ×Y +A) mit 22 Bits werden einer Eingabeklemme eines ersten Addierers 5 zuge­ führt. Ein drittes Sperrelement 2 a mit acht Bit und die niedrigsten vier Bit eines vierten Sperrelements 2 b mit acht Bit werden zur Speicherung der Konstanten nw für den zweiten Term der allgemeinen Gleichung verwendet. Die oberen vier Bits des vierten Sperrelements 2 b werden zur Speicherung der Konstanten des dritten Terms, der ein Maximalwert von b ist, verwendet, d. h. eine Wortzahl, die der Breite eines Zeichens entspricht. Das dritte Sperrelement 2 a verriegelt Daten bezüglich der Konstanten nw, wenn das WD 2LAT-Signal zugeführt wird. Das vierte Sperrelement 2 b verriegelt Daten des restlichen einen Bits bezüglich nw, wenn das Signal WD 2LAT anliegt. Gleichzeitig verriegelt das vierte Sperrelement 2 b den Wert von b. Falls b eine Zeichenbreite von drei Worten anzeigt, wird der Maximalwert von b (=2) verriegelt. Das Ausgangssignal mit neun Bit aus den im dritten Verriegelungselement 2 a verriegelten Daten und den niedrigsten vier Bit des vierten Sperrelements 2 b wird eine Eingangsklemme eines zweiten Addierers 6 zugeführt. Des weiteren wird ein Ausgangs­ signal (b) aus vier Bit von dem vierten Sperrelement 2 b einem Komparator 8 zugeführt. Das Ausgangssignal vom zwei­ ten Addierer 6 wird einer Eingangsklemme eines fünften Sperrelements 7 und das Ausgangssignal des fünften Sperr­ elements 7 wird einer Eingangsklemme eines dritten Addierers 9 zugeführt.

Ein Zähler 10 ist zum Zählen des Wertes b vorgesehen und gibt Zählwerte in Abhängigkeit von einem Synchronisations­ generator 4 ausgegebenen Taktsignalen CLK aus.

Ein Abwärtszähler 3 ist zum Zählen einer Anzahl a von Zeilen, entsprechend der Höhe eines Zeichens, vorgesehen und bewirkt eine Voreinstellung des Wertes von a, der durch den Datenbus CD 0-15 übertragen wird, wenn das Signal HSET ihm von der CPU 14 a zugeführt wird. Falls die Höhe des Zeichens 24 beträgt, wird der Wert 23 als Wert für a voreingestellt.

Der Zähler 10 wird durch das Signal CLRADD gelöscht. An­ schließend, wenn das Signal CLK dem Zähler 10, nachdem der Synchronisationsgenerator durch die CPU 14 a gestartet wurde, eingegeben wird, wird das Ausgangssignal des Zählers 10 einem weiteren Eingang des dritten Addierers 9 zugeführt. Das Ausgangssignal wird auch einem weiteren Eingang des Komparators 8 zugeführt. In diesem Komparator 8 wird der Wert von b, der die Wortzahl entsprechend der Breite der Zeichen ist, als Ausgangssignal vom vierten Sperrelement 2 b eingestellt. Dementsprechend wird der Wert des Zählers 10 mit dem Wert von b verglichen, und ein Signal wird von ihm ausgegeben, wenn der erste Wert mit dem letzten Wert übereinstimmt. Das Signal wird dem LD-Anschluß des fünften Sperrelements 7, dem CLK- Anschluß des Zählers 10 und dem CK-Anschluß des Abwärts­ zählers 11 zugeführt. Das Ausgangssignal des fünften Sperrelements 7 wird einem weiteren Eingangsanschluß des zweiten Addierers 6 zugeführt.

Wenn das Signal des Komparators 8 dem LD-Anschluß des fünften Sperrelements 7, nachdem es durch das CLRADD- Signal gelöscht wurde, zugeführt wird, wird das Ein­ gangssignal nw des zweiten Addierers 6 durch das fünfte Sperrelement 7 ausgegeben. Wenn das nächste Signal vom Komparator 8 an den LD-Anschluß des fünften Sperrelements 5 ausgegeben wird, wird sein Ausgangssignal 2 nw, da das Ausgangssignal des zweiten Addierers 6 2 nw wird. Wenn eine derartige Operation a-Male wiederholt wird, wird das Ausgangssignal des fünften Sperrelementes 7 (nw ×a) und dieses Signal (nw ×a) wird den dritten Addierer 9 zugeführt.

Unterdessen wird das Ausgangssignal des Komparators 8 dem CK-Anschluß des Abwärtszählers 3 zugeführt, und er zählt den vorgegebenen Wert bei jedem Signal vom Kompa­ rator 8 herunter. Wenn das a-th-Signal vom Komparator 8 an den Abwärtszähler 3 ausgegeben ist, wird das HEND- Signal vom BO-Anschluß des Abwärtszählers 3 ausgegeben. Dieses HEND-Signal wird der CPU 14 a und dem Synchroni­ sationsgenerator 4 zugeführt und der letztere stoppt, um das Signal CLK dabei zu erzeugen.

Als Ergebnis dieser Operationen kann der dritte Zähler 0 die Variable (nw ×a) zu der Variablen b addieren. Sein Ausgangssignal wird einem weiteren Anschluß des ersten Addierers 5 zugeführt. Dementsprechend kann der erste Addierer 5 die Konstante (nw ×Y +A) zu der Variablen (nw ×a +b) addieren. Sein Ausgangssignal wird an die Adressenanschlüsse des Bitplanspeichers übertragen, wodurch die Berechnungsoperation bezüglich eines Zei­ chens beendet ist.

Claims (5)

1. Datenprozessor zur Erzeugung von Zeichenmustern, der von einem externen Datenprozessor übermittelte Zeichen­ daten empfängt, die zumindest Zeichencodes und Positionsdaten der einzelnen Zeichen in Form von ortho­ gonalen Koordinaten enthält, und Bitmuster der einzelnen Zeichendaten aufgrund der empfangenen Daten in einem Bitplanspeicher ausbildet, gekennzeichnet durch Adresswandlermittel zur Umwandlung der Positionsdaten der einzelnen Zeichen in lineare Adressdaten, die in einem linearen Adressraum definiert sind, dessen Ursprung dem Ursprung der Orthogonalkoordinaten entspricht, und Mittel zur Ausbildung von Bitmustern der einzelnen Zei­ chen in dem Bitplanspeicher aufgrund der von den Adress­ wandlermitteln erhaltenen linearen Adressdaten.

2. Zeichengenerator nach Anspruch 1, dadurch ge­ kennzeichnet, daß die linearen Adressdaten in Einheiten von Worten aus einer vorgegebenen Anzahl von Bits adressiert werden.

3. Zeichengenerator nach Anspruch 1, dadurch ge­ kennzeichnet, daß der Bitplanspeicher einen Speicherbereich mit einer Breite von nw-Worten und einer Höhe vom m-Zeilen aufweist, wobei jedes auszubildende Zeichen eine Größe von b-Worten in der Breite und a-Zeilen in der Höhe aufweist und die Adresswandlermittel die empfangenen Positionsdaten (X, Y) in lineare Adressdaten in Worteinheiten gemäß der folgenden Gleichung umwandelt; nw × Y + A + nw × a + b,wobei a eine ganze Zahl ist, die erhalten wird, wenn ein Wert X, der in Biteinheiten und orthogonalen Koordinaten vorliegt, in Worteinheiten umgewandelt wird.

4. Zeichengenerator nach Anspruch 3, dadurch ge­ kennzeichnet, daß die Adresswandlermittel die einzelnen linearen Adressen in Worteinheiten durch Zählen von Variablen a bzw. b ausgeben.

5. Zeichengenerator nach Anspruch 3, dadurch ge­ kennzeichnet, daß die Adresswandlermittel erste, durch Software gebildete Berechnungsmittel und zweite Berechnungsmittel einschließen, die durch Hard­ waremittel gebildet werden und die Ausgangssignale der ersten Berechnungsmittel erhalten, wobei die ersten Be­ rechnungsmittel die Werte von A und (nw×Y+A) berechnen und die Konstanten (nw×Y+A) und nw und die Variablen a und b die zweiten Berechnungsmittel ausgeben, um die die linearen Adressen in den letzteren zu berechnen.