DE2727627A1

DE2727627A1 - Paralleldekodiersystem und verfahren zur umsetzung von binaerdaten in videoform

Info

Publication number: DE2727627A1
Application number: DE19772727627
Authority: DE
Inventors: Butler W Lampson; Ronald E Rider
Original assignee: Xerox Corp
Current assignee: Xerox Corp
Priority date: 1976-08-11
Filing date: 1977-06-20
Publication date: 1978-02-16
Also published as: GB1589424A; US4152697A; CA1103373A; FR2361788A1; FR2361788B1; JPS5321538A; DE2727627C2

Description

Xerox Corporation, Rochester» N.Y./USA

Paralleldekodiersystem und Verfahren zur Umsetzung von Binärdaten in Videoform

Die Erfindung betrifft einen Dekoder zur Parallelumsetzung von binären Durchlauflängedaten in ein Punktmatrixformat, das an eine Anzeigevorrichtung übergeben wird, sowie ein Verfahren zur Umsetzung von binärkodierten Digitaldaten in Punktmatrixform zur Videoanzeige. Allgemein betrifft die Erfindung das Gebiet der Typengeneratoren, insbesondere ein Dekodiersystern und ein Verfahren zur Umsetzung von binären Durchlauflängedaten in ein Punktmatrixformat im Hinblick auf eine Anzeige durch ein Medium, das rasterartig abgetastet wird.

In der gleichzeitig anhängigen Patentanmeldung Nr. mit demselben Anmeldetag ist ein Typengenerator mit hoher Auflösung zur Erzeugung von alphanumerischen und anderen Typen im Hinblick auf eine Anzeige in Punktmatrixform in xerographischen Druckern und anderen Anzeigevorrichtungen beschrieben. Daten für die verschiedenen Typen, die von dem Generator erzeugt werden können, werden in einem Drucktypenspeicher gespeichert, und Zugriff zu ihnen erfolgt in Übereinstimmung mit dem Teil des Typs, der in jeder Abtastzeile erzeugt werden soll. Es hat sich gezeigt, daß die für bestimmte Typen erforderliche Speichergröße wesentlich reduziert werden kann, indem Zahlen gespeichert werden, die die Längen von aufeinander-

809807/0507

folgenden Durchläufen von Punkten in dem Typ darstellen, statt ein getrenntes Bit für jeden Punkt zu speichern.

Um die Durchlauflängedaten in Punktmatrixform umzusetzen, in der sie angezeigt werden müssen, ist ein Dekoder erforderlich. Die bekannten Dekoder zur Umsetzung von binärkodierten Daten in Videoformat arbeiten seriell, beispielsweise durch Einspeisung der Daten in einen Zähler und danach Ausschieben derselben, so daß das gewünschte Ausgangsformat entsteht. Derartige Verfahren sind relativ langsam und daher für eine Anwendung in xerographisehen Druckern und anderen Hochgeschwindigkeitssystemen ungeeignet.

Aufgabe der Erfindung ist es daher, ein verbessertes System bzw. Verfahren zur Umsetzung von binärkodierten Daten in Punktmatrixform zu schaffen. Dabei sollen die Daten parallel dekodiert werden. Besonders geeignet sollen dieses System und Verfahren für die Anwendung bei einem Typengenerator sein, der in Verbindung mit einem xerographischen Drucker betrieben wird.

Diese Aufgabe wird durch einen Dekoder für die parallele Umsetzung von binären Durchlauflängedaten in ein Punktmatrixformat für die Weitergabe an eine Anzeigevorrichtung gelöst, der gemäß der Erfindung gekennzeichnet ist durch eine Registereinrichtung zur Speicherung von binärkodierten Daten, die die Längen von aufeinanderfolgenden Durchläufen von anzuzeigenden Punkten darstellen, eine Ausgangseinrichtung zum selektiven Ausgeben von vorbestimmten Mustern von Ausgangsdaten im Punktmatrixformat in Übereinstimmung mit daran angelegten Eingangssignalen, und eine gleichzeitig auf eine Mehrzahl von Bits der kodierten Daten in der Registereinrichtung ansprechende Einrichtung zum Anlegen von Eingangssignalen an die Ausgngseinrichtung, so daß diese Ausgangsdatenmuster für Durchläufe mit denjenigen Längen abgibt, die von den kodierten Daten dargestellt werden.

809807/0507

Das Verfahren zur Umsetzung von binärkodierten Digitaldaten in Punktmatrixform für Videoanzeige ist gemäß der Erfindung gekennzeichnet durch Speicherung von binärkodierten Daten, die die Längen von aufeinanderfolgenden Durchläufen von anzuzeigenden Punkten darstellen, parallele überführung einer Mehrzahl der gespeicherten Datenbits zur Bildung von Adressendaten für eine Ausgangsvorrichtung, die so ausgebildet ist, daß sie vorbestimmte Ausgangsdatenmuster in Punktmatrixform ansprechend auf vorbestimmte Adressendaten erzeugt, und Anlegen der von den gespeicherten Daten abgeleiteten Adressendaten an die Ausgangsvorrichtung.

Gemäß der Erfindung werden also die Daten für aufeinanderfolgende Durchläufe in Registern gespeichert und parallel verarbeitet, um Adressendaten für Speichervorrichtungen zu liefern, die so programmiert sind, daß sie vorbestimmte Ausgangsdatenmuster ansprechend auf die Adressendaten abgeben. Aufeinanderfolgende Teile der Daten werden während aufeinanderfolgender Taktzyklen verarbeitet, bis alle Daten für die Durchläufe in einer gegebenen Abtastzeile dekodiert sind. Die Daten für irgendeinen Durchlauf, der in einem Zyklus nur teilweise verarbeitet wurde, werden aufgefrischt, und die aufgefrischten Daten werden in dem nächsten Zyklus verarbeitet.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 ein Blockschaltbild eines Teiles eines Typengenerators, der den Dekoder gemäß der Erfindung enthält;

Fig. 2 eine Darstellung des Buchstabens K, der in Punktmatrixform angezeigt wird;

Fig. 3 die Kodierung von Daten in Durchlauflängenformat; und

809807/0507

Fig. 4 ein Blockschaltbild einer Ausfuhrungsform eines Dekoders, bei dem die Erfindung verwirklicht wurde.

In Fig. 1 ist ein Dekoder 11 in Verbindung mit einem Typengenerator beschrieben, wie er in der bereits genannten gleichzeitig anhängigen Patentanmeldung Nr. beschrieben ist. Der Dekoder selbst ist als zweistufige Vorrichtung gezeigt, mit einer Dekodier- bzw. Eingangsstufe 12 und einer Uberdeckungs- oder Ausgangsstufe 13. Der Typengenerator enthält einen Drucktypenspeicher 16, in dem Daten gespeichert sind, die diejenigen Typen festlegen, die von dem Generator erzeugt werden können. Die Daten werden zuvor in den Drucktypenspeicher eingespeist, beispielsweise mittels einer Datensammelleitung, die den Drucktypenspeicher direkt mit einem (nicht gezeigten) Rechner verbindet, an den der Typengenerator angeschlossen ist. Daten für einen besonderen Typ werden durch Adressensignale ausgewählt, die an Adressenleitungen 17 des Drucktypenspeichers angelegt werden.

Die von dem Typengenerator erzeugten Typen werden auf einer Rasterabtastvorrichtung angezeigt, beispielweise einem xerographisehen Drucker, bei dem aufeinanderfolgende Teile der Typen in aufeinanderfolgenden Abtastzeilen erzeugt werden. Die Abtastzeilen erstrecken sich in Y-Richtung entlang der Längsdimension der Seite, und die darauffolgenden Abtastzeilen oder -linien werden in X-Richtung verschoben. In dem Blockdiagramm von Fig. 1 ist die Rasterabtastvorrichtung in einem Anzeigesystem 18 enthalten, das ferner Leitungspuffer und Schieberegister von dem Typ enthält, wie sie in der bereits genannten Patentanmeldung beschrieben sind, zur Verbindung der Anzeigevorrichtung mit dem Typengenerator.

In dem Drucktypenspeicher 16 werden die Daten für verschiedene Typen entweder in Matrixformat, in Durchlauflängenformat oder

809807/0507

In Durchlauflängenzunahmeformat gespeichert. Die Beziehung zwischen diesen Formaten wird am besten unter Bezugnahme auf Fig. 2 verständlich, die einen Buchstaben K mit geringer Auflösung zeigt, der in einem 12 χ 14 Bit-Rechteck in Digitalform angeordnet ist. Im Matrixformat wird ein Bit für jeden Punkt bzw. für jedes Element des Typs gespeichert; für den als Beispiel gezeigten Buchstaben K werden vierzehn Bits für jede Abtastlinie gespeichert. Für Abtastlinie 0 sind die gespeicherten Bits

10000000000001 ,

worin eine 1 einen schwarzen Punkt und eine 0 einen weißen Punkt darstellen.

Bei Durchlauflängekodierung werden binärkodierte Zahlen, die die Längen der aufeinanderfolgenden Durchläufe von schwarzen und weißen Punkten darstellen, gespeichert, anstelle der Speicherung eines getrennten Bits für jeden Punkt. Die Durchläufe sind in Paaren angeordnet, wobei die erste Zahl in jedem Paar die Anzahl von weißen Punkten in einem Durchlauf und die zweite Zahl die Anzahl von schwarzen Punkten in dem nächsten Durchlauf darstellen. Das Durchlauflängenzunahmeformat ist ähnlich dem Durchlauflängenformat, außer daß, wenn gleiche Anzahlen von Durchläufen in zwei aufeinanderfolgenden Abtastlinien erscheinen, nur die Zunahmeänderungen innerhalb der Durchläufe gespeichert werden. Der Buchstabe K nach Fig. 2 wird zur Speicherung im Durchlauflängen- bzw. Durchlauflängenzunahmeformat wie folgt gespeichert:

809807/0507

40

Abtastlinie Durchlauflänge DLZ

O	0,1,12,1
1	0,14
2	0,14
3	0,1,4,2,6,1
4	6,2
5	5,4
6	4,2,2,2
7	3,2,4,2
8	0,1,1,2,6,2,1,1
9	0,3,8,3
10	0,2,10,2
11	0,1,12,1

(R)	0,1,12,	1
(R)	0,14
(D	0,0
(R)	0,1,4,2	,6,1
(R)	6,2
(D	-1,2
(R)	4,2,2,2
(D	-1,0,2,	0
(R)	0,1,1,2	,6,2,1,1
(R)	0,3,8,3
(I)	0,-1,2,	-1
(D	0,-1,2,	-1

Der Ausgang des Drucktypeηspeichers 16 ist mit einem Durchlauflängenumsetzer 19 verbunden, der dazu dient, Durchlauflängen zunahmeda ten in Durchlauflängedaten für Typen umzusetzen, die in DLZ-Format gespeichert sind. Bereits in Durchlauflängenformat vorliegende Daten laufen unverändert durch den Duchlauflängenumsetzer hindurch und werden an die erste Stufe des Dekoders 11 angelegt. Daten in Matrixformat laufen ebenfalls unverändert durch den Durchlauflängenumsetzer hindurch und werden direkt an die Uberdeckungsstufe 13 des Dekoders angelegt.

Der in Fig. 4 gezeigte Dekoder, der im folgenden beschrieben wird, ist so ausgelegt, daß er Daten für Typen dekodiert, die bis zu acht 7-Bit-Durchläufe pro Abtastlinie aufweisen. Wie in Fig. 3 dargestellt ist, enthält jeder Durchlauf normalerweise 8 Bits, das erste Bit jedes Durchlaufs wird jedoch als Kennzeichen verwendet, so daß nur 7 zu dekodierende Bits verbleiben. Jeder Durchlauf kann bis zu 127 Punkten darstellen, und wenn ein längerer Durchlauf erforderlich ist, so können zwei Durchläufe mit einem Null-Verbinder zusammengeführt werden. Beispielsweise können 200 weiße Punkte, auf die 10 schwarze Punkte folgen, als 100, 0, 100, 10 kodiert werden. Wenn ein Typ mehr als acht Durchläufe pro Abtastlinie erfordert, so kann dieser Typ in Matrixformat gespeichert werden.

809807/0507

Im Dekoder werden die höchstwertigen und niedrigstwertigen Bits jedes Durchlaufs getrennt verarbeitet. Wie in Fig. 3 dargestellt ist, sind die 4 niedrigstwertigen Bits jedes Durchlaufs mit RaL bezeichnet, und die 3 höchstwertigen Bits mit RjH, wobei i die Zahl bzw. die Höhe des Durchlaufs bezeichnet. Beispielsweise bezeichnet R^L die 4 niedrigstwertigen Bits des Durchlaufs 1, und R₄H bezeichnet die 3 höchstwertigen Bits des Durchlaufs 3.

Wie in Fig. 4 gezeigt ist, ist der Dekoder in Niveaus organisiert, die den Datendurchlaufen entsprechen. Jedes Niveau enthält ein erstes Eingangsregister 31 für die 4 niedrigstwertigen Bits des Durchlaufs und ein zweites Eingangsregister

32 für die 3 höchstwertigen Bits. Diese Register arbeiten synchron ansprechend auf Taktimpulse, die mit einer geeigneten Frequenz auftreten, beispielsweise 150 Nanosekunden pro Zyklus. Bei dem bevorzugten Ausführungsbeispiel sind die Register 31, 32 voreinstellbare 4-Bit-Zähler, wobei die Eingangsdaten an die Vorsetz-Eingänge bzw. PRESET-Eingänge angelegt werden.

Die Ausgänge jedes Registers 32 werden in einem ODER-Gatter

33 so kombiniert, daß sie ein Signal R^B erzeugen, das anzeigt, ob der Durchlauf sechzehn oder mehr Punkte enthält. Wenn R^ (der Wert des Durchlaufs) größerySder gleich 16 ist, so ist R^H größer als oder gleich 1, und R^B ist gleich 1. Wenn R^ kleiner ist als 16, so ist R^H gleich 0 und R,B gleich 0.

Jedes Niveau des Dekoders enthält ferner einen Multiplexer zum Anlegen entweder von neuen Daten für einen unverarbeiteten Durchlauf oder von aufgefrischten bzw. vorwärtsbewegten Daten für einen teilweise verarbeiteten Durchlauf an das Register 31. Jeder Multiplexer weist eine erste Gruppe von Eingangsleitungen 36 für neue Daten und eine zweite Gruppe von Eingangsleitungen 37 für aufgefrischte bzw. aufgerückte Daten auf.

800807/0507

4%

Die Uberdeckungs- bzw. Ausgangsstufe 13 des Dekoders enthält programmierbare Lesespeicher (PROM's) bzw. Speicher nur zum Lesen 41-44/ die so programmiert sind, daß sie vorbestimmte Muster von Ausgangsdaten in Punktmatrixformat ansprechend auf vorbestimmte Adressen erzeugen. Jeder Lesespeicher weist sechzehn Ausgangsbits, acht Adressenzeilen und eine Schaltkreiswahl- bzw. Freigäbeleitung auf. Ein Lesespeicher ist für jeweils zwei Eingangsregister 31 vorgesehen, und die Adressenleitungen für jeden Lesespeicher sind in zwei 4-Bit-Gruppen angeordnet. Jeder Lesespeicher ist so programmiert, daß er A "weiße" Bits (Nullen) liefert, die von B "schwarzen" Bits (Einsen) gefolgt sind, wobei A und B die Adressen sind, die an die jeweiligen Gruppen von Adressenleitungen angelegt werden. Jegliche unbenutzten Ausgangsbits, die der angegebenen Zahl von schwarzen und weißen Bits folgen, werden mit Nullen aufgefüllt. Zur Erläuterung dienen folgende Beispiele:

B AUSGANGSSIGNAL

0000 0101 1 1 1 1 100000000000

0101 OO11 0000011100000000

1000 1000 000000001 1 1 1 1 1 1 1

1000 1O1O 000000001 1 1 1 1 1 1 1

0101 00OO 0000000000000000

Ein Durchlaufpaar mit 0 weifen Punkten, auf die 16 oder mehr schwarze Punkte folgen, wird als Sonderfall behandelt, bei dem die Lesespeicheradresse auf den Wert (0, 15) gezwungen und das niedrigstwertige Bit des Lesespeicherausgangssignals (Bit 15) auf den Wert 1 gezwungen wird.

Die entsprechenden Ausgangsbits der Lesespeicher werden gemeinsam parallel angeschlossen und mit den Eingängen eines 16-Bit-Inverters 42 verbunden. Diese Verbindung dient dazu, die Ausgangssignale der Lesespeicher nach der Art einer logischen ODER-Funktion zu kombinieren.

809807/0507

Es ist eine Einrichtung vorgesehen, um die binärkodierten Durchlauflängedaten aus den Eingangsregistern 31 zu übertragen, um die A- und B-Adressen für die Lesespeicher zu erzeugen. Diese Einrichtung enthält eine Mehrzahl von 4-Bit-Addierern 47-58, die zu einem baumartigen Netzwerk zwischen den Eingangsregistern und den Lesespeichern geschaltet sind. Jeder der Addierer weist einen Summenausgang S^ und einen Trägerausgang C₁ auf, wobei i erneut das Niveau des Kodierers bedeutet, dem der Addierer zugeordnet ist. Beispielsweise ist der Addierer 47 dem Niveau des Dekoders zugeordnet, und seine Ausgänge sind mit S-. und C-j bezeichnet. Die weißer-Punkt-Daten R₀L aus dem Register 31 in Niveau 0 werden direkt an die A-Adressenleitungen des Lesespeichers 41 angelegt, und die schwärzer-Punkt-Daten R«L, RoL, RjjL und R^L aus den Eingangsregistern werden direkt an die B-Adressenleitungen der Lesespeicher angelegt. Der jedem Niveau zugeordnete Summenausgang S_i stellt die Gesamtheit der Durchlaufdaten für Niveau O bis Niveau i dar. So zeigt beispielsweise die Summe S^ die Gesamtzahl von Punkten an, die durch den Durchlauf 0-3 dargestellt werden, die Summe Sg stellt die gesamten Punkte für die Durchläufe 0-6 dar usw. Die Summenausgänge der Addierer, die den Durchläufen 2, 4 und 6 zugeordnet sind, sind jeweils direkt mit den A-Adressenleitungen der Lesespeicher 42, 43 bzw. 44 verbunden.

Verschiedene Niveaus weisen mehr als einen zugeordneten Addierer auf. So sind beispielsweise die Addierer 49 und 50 beide dem Niveau 3 zugeordnet und weisen Trägerausgänge C-. und C₃_ auf. Wenn Vielfachaddierer einem gegebenen Niveau zugeordnet sind, so werden die Trägerausgänge der verschiedenen Addierer nach einer ODER-Funktion kombiniert, um ein einzelnes Träger-Ausgangssignal für das Niveau zu ergeben. Die Niveaus 3, 5,6 und 7 weisen mehr als einen zugeordneten Addierer auf, und die Trägerausgänge für diese Niveaus sind die folgenden:

809807/0507

^C3 - ^C3A ^{V C}3B
^C5 - ^C5A ^{V C}5B
^C6 = ^C6A ^{V C}6B
^C7 * ^C7A ^{V C}7B ^{V C}7C '

worin V den logischen Operator ODER darstellt.

Wenn der Dekoder in dem Typengenerator nach Fig. 1 Anwendung findet/ so werden die Durchlauflängedaten aus dem Umsetzer 19 an die Register 32 und an die NEUER DURCHLAUF-Eingänge der Multiplexer 34 angelegt, und die Ausgangsdaten aus dem Inverter 46 werden dem Anzeigesystem 18 zur Anzeige zugeführt. Die aus dem Umsetzer 19 in Matrixformat empfangenen Daten werden an die Eingangsregister 31 angelegt und direkt zu den Adressenregistern der Lesespeicher geführt. Von den Lesespeicher-Adressenregistern werden die Matrixformatdaten um die Lesespeicher herumgeführt und werden direkt nach einer ODER-Funktion auf die Ausgangsleitungen der Lesespeicher gegeben.

Die Lesespeicher werden individuell freigegeben und gesperrt durch Signale X₁, die an die Schaltkreiswahlleitungen der Lesespeicher angelegt werden. Ein Lesespeicher wird freigegeben, wenn das angelegte x. = 0, und freigegeben, wenn X₁ = 1. X₁ ist folgendermaßen definiert:

Ti = R_±B V C₁

xi = V T.
i=0

= T₀ V T₁ ... V T₁

= R₀B V C₀ V R₁B V C₁ ... R₁B V C_± .

T₁ ist logisch (1) nur dann, wenn ein überlauf im Niveau i stattfindet, d.h. wenn R₁B = 1 oder C₁ = 1, und X₁ ist logisch

809807/0507

1, wenn ein Überlauf In Irgendeinem Niveau bis zu einschließlich Niveau 1 stattfindet. Das Auftreten eines Überlaufs zeigt das Vorhandensein von einer ausreichenden Zahl von Daten an, um sechzehn dekodierte Ausgangsbits zu erzeugen. Die Signale für X^ sind leicht erhältlich durch ODER-Gatter (nicht dargestellt), die die Ausgangssignale der Gatter 33 und die Ausgangssignale der Addierer 47 - 58 in der vorstehend erläuterten Weise kombinieren.

Arbeitsweise und Verwendung des Dekoders bzw. des erfindungsgemäßen Verfahrens werden anschließend beschrieben. Die binärkodierten Durchlauflängedaten aus dem Umsetzer 19 treten in die Eingangsregister 31, 32 ein, und die daraus resultierenden Adressen für die Lesespeicher werden abgesetzt. Die Lesespeicher werden individuell durch x^ gesperrt, und das resultierende 16-Bit-Ausgangssignal sind die ersten sechzehn Bits der dekodierten Durchläufe in Matrixformat. Die verbleibenden Ausgangsbits werden in 16-Bit-Zyklen erzeugt, und die Durchlauflängedaten RjL, RjH werden nach jedem Zyklus aufgefrischt. Beim Auffrischungsvorgang werden die Daten für jeden Durchlauf entweder auf Null gesetzt (Z^), aufgerückt (P^) oder unverändert belassen. Durchläufe werden auf Null gesetzt, nachdem sie erschöpft sind, rücken auf, wenn sie teilweise erschöpft sind und werden belassen, wenn ihre Verarbeitung nicht begonnen hat. Der Algorithmus zum Aufrücken und Auf-Null-Setzen der Durchläufe kann folgendermaßen ausgedrückt werden:

P₁ - %_! Λ T₁

worin ^X4_i das Komplement von Xj_.» $ das Symbol./V der Logikoperator UND und X_-1 als logisch 0 angenommen wir<a. Zu beachten ist, daß X^ β 1 nur dann, wenn die Daten für das Niveau i und alle Durchläufe unterhalb dieses Niveaus insgesamt 15 Bits oder

809807/0507

weniger ausmachen. Somit zeigt ^χ^_ι ³^t daß kein überlauf bis zum Niveau i-1 erfolgt ist, und P. zeigt an, daß ein Überlauf im Niveau i erfolgt.

Die Durchlauflänge in den Registern 31, 32 rückt folgendermassen auf:

R₁L = S₁

R_±H = R_±H - (R₁B *C_±)

* ^Ri^H - *^Ci

Diese Beziehungen werden ausgeführt durch Verbindung der Summenausgänge der Addierer mit den Eingangsleitungen 37 der Multiplexer 34 für aufrückende Daten und durch Verbindung der Trägerausgänge der Addierer mit den ERNIEDRIGUNG-Leitungen der Register 32. Die Dekodierung der Daten für alle Durchläufe ist vollständig, wenn X₇ = 1, d.h. wenn X-, = 0.

Ein Signal entsprechend X₇ wird an die WÄHL-Eingangsleitungen der Multiplexer 34 angelegt, um zu bestimmen, ob die an die Register 31 angelegten R₁L-Daten die Daten für einen neuen Durchlauf oder die vorgerückten Daten für einen alten Durchlauf sind. Die EINSPEISE- und LÖSCH-Signale werden an die Register 31 folgendermaßen angelegt:

EINSPEISEN = P_± V X₇
LÖSCHEN = Z₁

Aus diesen Beziehungen ist ersichtlich, daß die R₁L-Daten in Register 31 vorrücken, wenn P₁ = 1, und daß Daten für einen neuen Durchlauf eingegeben werden, wenn X₇ = 1. Das Register wird gelöscht bzw. auf 0 zurückgesetzt, wenn Z₁ = 1.

809807/0507

Die Arbeitsweise der Register 32 wird durch EINSPEISUNG- und ERNIEDRIGUNG-Signale folgendermaßen gesteuert:

EINSPEISUNG = *X_? ERNIEDRIGUNG = P_± Λ *C_±

Daten für einen neuen Durchlauf werden in diese Register eingegeben , wenn X₇=I.

Die Arbeitsweise des Dekoders wird ferner anhand des folgenden Beispiels ersichtlich, bei dem angenommen wird, daß die folgenden Durchläufe aus schwarzen und weißen Punkten in einer Abtastlinie erzeugt werden sollen:

0W_r 8B, 5W, 12B, 7W, 1OB, 17W, 5B.

Wenn diese Daten in die Register 31, 32 eingegeben werden, so haben R^L und R^H die folgenden Werte:

O	OOOO	0OO
1	1OOO	000
2	0101	000
3	1010	000
4	0111	000
5	1001	000
6	0001	001
7	0101	ooo

wahrend des ersten Zyklus, bei dem diese Daten verarbeitet werden, erfolgt ein Oberlauf in Niveau 3, wo C₃ = 1. Daher sind T₃ « 1, X3 und alle höheren Niveaus von X^ gleich 1, und die Lesespeicher 43 und 44 werden gesperrt. Die Lesespeicher 41 und 42 empfangen die folgenden Adressen und liefern die folgenden Ausgangssignale:

808807/0507

LESESPEICHER A B AUSGANGSSIGNAL

41 0000 1000 1 1 1 1 1 1 1 100000000

42 1101 1010 00000000000001 1 1

Die ODER-mäßige Verknüpfung dieser Ausgangssignale ergibt eine Ausgangsmaske oder -überdeckung 1111111100000111, was das gewünschte Bitmuster für die Durchläufe 0-2 und die ersten 3 Bits für den Durchlauf 3 sind.

Beim nächsten Taktimpuls werden die vollständig dekodierten Daten für die Durchläufe 0-2 auf Null gesetzt, und die teilweise verarbeiteten Daten für den Durchlauf 3 rücken vor. Die Daten für die verbleibenden Durchläufe werden unverändert belassen, weil sie nicht verarbeitet wurden. Die aufgefrischten Daten für die Durchläufe 0-3 sind folgendermaßen:

i, R_±L R₁H

0 OOOO 000

1 0000 000

2 0000 000

3 1001 000

Während des zweiten Zyklus erfolgt ein überlauf in Niveau 4, wo C₄ = 1. Daher sind T₄ = 1, X₄ und alle höheren Niveaus von X₁ gleich 1, und nur die Lesespeicher 41 und 42 werden freigegeben. Die Zustände der Lesespeicher sind nun die folgenden:

LESESPEICHER A B AUSGANGSSIGNALE

41 0000 0000 0000000000000000

42 0000 1001 1111111110000000

Wenn diese Ausgangssignale ODER-mäßig verknüpft werden, so ergeben sie eine Ausgangsmaske bzw. -überdeckung

809807/0507

1 1 1 1 1 1 1 1 10000000, was das gewünschte Bitmuster für die letzten 9 Bits des Durchlaufs 3 und alle 7 Bits des Durchlaufs 4 sind.

Beim nächsten Taktimpuls werden die Daten für die erneut erschöpften Durchläufe 3 und 4 auf Null gesetzt, und die Daten für die verbleibenden Durchläufe bleiben unverändert. Während dieses dritten Zyklus erfolgt ein überlauf in Niveau 6, wo Cg. = 1 und RgB = 1. Daher sind Tg = 1, Xg und X^ gleich 1, und der Lesespeicher 44 wird gesperrt. Die Zustände der Lesespeicher 41 - 43 sind nun die folgenden:

AUSGANGSSIGNALE

LESE SPEICHER	A	B
41	0000	0000
42	0000	0000
43	0000	1010

0000000000000000 0000000000000000 1111111111000000

Wenn diese Ausgangssignale ODER-mäßig verknüpft werden, so ergeben sie eine Ausgangsmaske 1 1 1 1 1 1 1 1 1 100000, d.h. das gewünschte Bitmuster für alle des Durchlaufs 5 und die ersten 6 Bits des Durchlaufs 6.

Beim nächsten Taktimpuls werden die Daten für Durchlauf 5 auf Null gesetzt, und die Daten für Durchlauf 6 rücken folgendermaßen vor:

i R₁L R₁H

5 OOOO 000

6 1011 000

Während des vierten Zyklus erfolgt ein überlauf in Niveau 7, wo C-. = 1. Daher sind T^ = 1, nur X^ = 1, und alle Lesespeicher werden freigegeben. Die Zustände der Lesespeicher sind nun die folgenden:

809807/0507

LESE SPEICHER	A	B
41	0000	OOOO
42	0000	0000
43	OOOO	OOOO
44	1011	0101

AUSGANGSSIGNALE

0000000000000000 0000000000000000 0000000000000000 000000000001 1 1 1 1

Wenn diese Ausgangssignale ODER-mäßig verknüpft werden, so ergeben sie eine Ausgangsmaske 000000000001 1 1 1 1,
d.h. das gewünschte Bitmuster für die letzten 11 Bits des
Durchlaufs 6 und alle 5 Bits des Durchlaufs 7.

An dieser Stelle sind die Durchläufe vollständig dekodiert.
Beim nächsten Taktimpuls wird X^ gleich Null, und die Daten für neue Durchläufe werden in die Eingangsregister eingespeist.

Die Erfindung weist eine Anzahl von wesentlichen Merkmalen und Vorteilen auf. Durch die Arbeitsweise im Parallelbetrieb ermöglichen sie eine schnelle Umsetzung von Binärdaten in Videoform, beispielsweise mit einer Geschwindigkeit von 16 Bits pro 150 Nanosekunden-Taktimpuls.

Durch die Erfindung werden also ein neuartiges bzw. verbessertes System und Verfahren zum Dekodieren von Binärdaten geschaffen.

809807/0507

Leerseite

Claims

Patentansprüche

1. Dekoder zur Parallelumsetzung von binären Durchlauflängedaten In ein Punktmatrlxformat zum Anlegen an eine Anzeigevorrichtung, gekennzeichnet durch eine Registereinrichtung (31, 32) zur Speicherung von binärkodierten Daten, die die Längen von aufeinanderfolgenden Durchläufen von anzuzeigenden Punkten darstellen, eine Ausgangseinrichtung (41, 42, 43, 44) zum selektiven Ausgeben von vorbestimmten Mustern von Ausgangsdaten im Punktmatrixformat in Übereinstimmung mit daran angelegten EingangsSignalen, und eine gleichzeitig auf eine Mehrzahl von Bits der kodierten Daten in der Registereinrichtung (31, 32) ansprechende Einrichtung zum Anlegen von Eingangssignalen an die Ausgangseinrichtung (41, 42, 43, 44), so daß diese Ausgangsdatenmuster für Durchläufe mit denjenigen Längen abgibt, die von den kodierten Daten dargestellt werden.

2. Dekoder nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgangseinrichtung (41, 42, 43, 44) einen programmierbaren Speicher nur zum Lesen enthält.

3. Dekoder nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Einrichtung zum Anlegen von Eingangssignalen an die Ausgangseinrichtung eine Mehrzahl von Binäraddierern (47-58) enthält, die als baumartiges Netzwerk zwischen die Registereinrichtung und die Ausgangseinrichtung geschaltet sind.

4. Verfahren zur Umsetzung von binärkodierten Digitaldaten in Punktmatrixform für Videoanzeige, gekennzeichnet durch Speicherung von binärkodierten Daten, die die Längen von aufeinanderfolgenden Durchläufen von anzuzeigenden Punkten darstellen, parallele überführung einer Mehrzahl der gespeicherten Datenbits zur Bildung von Adressendaten für eine Ausgangsvor-

809807/0507

ORIGINAL INSPECTED

richtung, die so ausgebildet ist, daß sie vorbestimmte Ausgangsdatenmuster in Punktmatrixform ansprechend auf vorbestimmte Adressendaten erzeugt, und Anlegen der von den gespeicherten Daten abgeleiteten Adressendaten an die Ausgangsvorrichtung.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß jedes der Ausgangsmuster eine vorbestimmte Anzahl von Punkten darstellt und die Daten für aufeinanderfolgende Durchläufe für die überführung miteinander kombiniert werden, um die Adressendaten zu ergeben.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Daten in aufeinanderfolgenden Zyklen kombiniert und überführt werden, bis alle gespeicherten Daten verarbeitet sind.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Daten für einen teilweise verarbeiteten Durchlauf in einem Zyklus aufgefrischt und in einem darauffolgenden Zyklus überführt werden.

8. System zur Erzeugung von Typen für die Anzeige in einem Punktmatrixformat auf einem Medium, das in diskreten Linien abgetastet wird, gekennzeichnet durch eine Einrichtung zur Erzeugung von kodierten Zahlendaten, die die Längen von aufeinanderfolgenden Punktdurchläufen in jeder durch einen Typ verlaufenden Abtastlinie darstellen und eine Einrichtung zum parallelen Dekodieren einer Mehrzahl von Stellen der Zahlendaten zur Erzeugung von Ausgangsdatenmustern in Punktmatrixformat, die an ein Anzeigemedium angelegt werden können.

9. System nach Anspruch 8, dadurch gekennzeichnet, daß die Einrichtung zum Dekodieren eine Speichervorrichtung enthält, die so programmiert ist, daß sie vorbestimmte Ausgangsdatenmuster ansprechend auf vorbestimmte Adresseneingänge erzeugt, und eine auf die kodierten Daten ansprechende Einrichtung zum

809807/0507

Anlegen von Adresseneingangssignalen an die Speichervorrichtung vorgesehen ist, wobei die von der Ausgangsvorrichtung erzeugten Datenmuster den kodierten Daten entsprechen.

10. Verfahren zur Erzeugung von Typen für die Anzeige in einem Punktmatrixformat auf einem Medium, das in diskreten Linien abgetastet wird, gekennzeichnet durch Verwendung von kodierten Zahlendaten, die die Längen von aufeinanderfolgenden Punktdurchläufen in jeder durch einen Typ verlaufenden Abtastlinie darstellen, darauffolgendes Anlegen der kodierten Zahlendaten für jede Abtastlinie parallel an die Eingänge eines Dekoders und Dekodierung der Zahlendaten für jede Abtastlinie in parallelen Gruppierungen zur Erzeugung von Ausgangsdatenmustersn in Punktmatrixformat, die an das Anzeigemedium angelegt werden können.

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Zahlendaten in Binärform kodiert sind.

12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeich -net, daß eine Mehrzahl von Ausgangsdatenmustern für jede Abtastlinie vorgesehen ist.

13. Dekoder zur Umsetzung von binärkodierten Durchlauflängedaten in ein Punktmatrixformat für die Anzeige auf einem in diskreten Linien abgetasteten Medium, gekennzeichnet durch eine Mehrzahl von Eingangsregistern, eine Einrichtung zum Anlegen der Daten für aufeinanderfolgende Durchläufe an aufeinanderfolgende Register, eine Speichereinrichtung, die derart programmiert ist, daß sie vorbestimmte Ausgangsdatenmuster in dem Punktmatrixformat ansprechend auf Adresseneingangssignale liefert, die daran angelegt werden, und eine Mehrzahl von Binäraddierern, die zu einem baumartigen Netzwerk zwischen die Eingangsregister und die Speichereinrichtung geschaltet sind, zur parallelen Verarbeitung der Durchlauflängedaten, so daß Adresseneingangssignale für die Speichereinrichtung erzeugt werden. 809807/0507

14. Dekoder nach Anspruch 13/ dadurch gekennzeichnet, daß die Speichereinrichtung eine Mehrzahl von programmierbaren Speichern nur zum Lesen (PROM's) und eine Einrichtung zum Kombinieren der Ausgänge der programmierbaren Speicher nur zum Lesen in Form einer logischen ODER-Funktion aufweist.

15. Dekoder nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß aufeinanderfolgende Teile der Daten während aufeinanderfolgenden Taktzyklen dekodiert werden und daß eine Einrichtung zum Löschen der Register für jeden Durchlauf, wenn alle Daten für diesen Durchlauf dekodiert worden sind, vorgesehen ist.

16. Dekoder nach einem der Ansprüche 13 - 15, dadurch gekennzeichnet, daß aufeinanderfolgende Teile der Daten während aufeinanderfolgender Taktzyklen dekodiert werden und die Einrichtung zum Anlegen der Daten an jedes Eingangsregister eine Einrichtung zum Ersetzen der Daten für einen teilweise dekodierten Durchlauf durch einen Teil der Daten enthält, die für diesen Durchlauf noch dekodiert werden müssen.

809807/0507