JPH01293482A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はメモリに記憶しているデータの読み出しに際し
て、メモリに記憶しているデータの読み出しとメモリの
リード／ライトを時分割で行う処理と、メモリに記憶し
ているデータの読み出し時に異なる位置をサンプリング
した縮小データの論理和処理を行う画像処理装置に関す
るものである。

従来の技術 メモリに記憶された画像データ等の表示において、表示
しながらプリンタ等の出力装置に出力するというように
メモリサイクルを２サイクルに区切り、１つのサイクル
で表示関係のメモリアクセスをし、他方のサイクルでメ
モリのリード／ライトを行うというような時分割処理が
行われている。

またメモリに記憶された画像データ等の表示を行なう際
、表示できる情報量がメモリ容量より小さい場合や表示
画面上で画像をズーミングする場合、原データをサンプ
リングして縮小表示を行なうことになる。このような縮
小を縮小率にかかわらず一定の速度で読み出せる方法と
して、独立にアドレスを与え得るメモリを２に個用量し
、２に４Ｊ画素を１つのブロックとし、このブロック内
では１／２ｉ（Ｏ≦ｉ≦ｊ）に縮小した２にビットのデ
ータを一度にアクセス出来るデータの記憶方法が提案さ
れている。

この方法は、各ブロック内の２に◆」個のデータを縮小
率に応じてサンプリングした結果を２に個ごとにグルー
プ分けした場合に、各グループ内の２に個のデータは並
列に動作可能な２に個のメモリに分解して記憶されるよ
うに２ｉ１＋１個のデータの記憶方法を定めている（例
えば、特開昭θ０−３０３９号公報、特開昭ｅｏ−ｓｔ
ｅｅｔ号公報）。

一般に縮小表示をする場合、サンプリングによって必要
な情報が欠落することが考えられる。そこで、異なるサ
ンプル点でサンプリングした縮小画像の各々の画素につ
いて論理和をとることにより情報の欠落を防止する必要
がある。この場合の論理和処理は、まず原データをメモ
リより一定量読みだし、その後に縮小率に応じたサンプ
ル点で前記読み出したデータをサンプリングし、さらに
サンプル点を変えてサンプリングし、前記サンプリング
した縮小データとの論理和をとることで行なっている。

前述のデータの記憶方法を用いると、縮小画像の論理和
処理を行なう際には２回のメモリアクセスが必要である
。従って、論理和処理を行なったデータを表示しながら
他のサイクルでプリンタ等に出力しようとすると３サイ
クル必要になることになる。第６図にタイミング図に示
す。

発明が解決しようとする課題 上記のような従来の方法において、縮小画像の論理和処
理を行ないながらプリンタ等に出力する場合サイクル数
が増大してしまい処理速度が低下してしまうか、処理速
度を維持しようとすると並列に読み出すデータのワード
幅を大きくする必要があり、回路規模が増大するいうい
う問題点が生じる。一方、表示しながらプリンタ等に出
力するといったような２サイクルでの使用は実用上表示
している時間に比べれば非常に僅かな時間である。

従って、検索用の端末においては表示用のサイクル以外
は使用されていない状態であることが多い。

本発明はかかる点に鑑みてなされたもので、検索用端末
等において表示しながらプリンタに出力する等のメモリ
サイクルを２サイクルに分割した使用法において一方の
サイクルを使用していない場合はそのサイクルを使用し
て論理和処理を行ない、プリンタ出力等でそのサイクル
を使用する場合には一時的に論理和処理を中断しプリン
タ出力を優先させ、プリンタ出力が終了すれば論理和処
理を行なうというような効率的な画像処理が行なえる画
像処理装置を提供することを目的としている。

課題を解決するための手段 本発明は、上記問題点を解決するために原データを２ｉ
ビツト（ｉ＝整数）ごとにサンプリングした縮小率１／
２ｉなる縮小データをＮ＝２にビット（ｋ＝整数）並列
に読み出す手段と、前記読み出しとは独立にメモリをリ
ード／ライトする手段と、前記処理を時分割で行う手段
と、２ｉビツトごとにサンプリングした２次元空間内で
サンプル位置の異なる縮小率１／２ｉなる縮小データを
Ｎ＝２’ピッ）　（ｋ＝整数）並列に交互に読み出す手
段と、前記サンプル位置を変えて交互に読みだした２つ
の縮小データの論理和をビット単位にとる手段と、前記
縮小データの読みだしとメモリのリード／ライトを時分
割で行う処理と、前記サンプル位置を変えて交互に読み
だした２つの縮小データの論理和をビット単位にとる処
理を切り換える手段を具備し、縮小データの読み出しと
メモリのリード／ライトを時分割で行う処理と、サンプ
ル位置を変えて交互に読みだした２つの縮小データの論
理和をビット単位にとる処理を切り換えるものである。

作用 本発明において、表示とメモリのリード／ライトを２サ
イクルの時分割処理および縮小画像の論理和処理を行う
場合、表示のみを行なう時には使用していないサイクル
で縮小画像の論理和処理を行ない、論理和処理を行なっ
ている時にメモリのリード／ライトの要求がきた場合に
は論理和処理を中断し、２サイクルで表示とメモリのリ
ード／ライトを行なうことでメモリサイクル数を増大せ
ずに処理がおこなえるので効率的な画像処理を行うこと
が出来る。

実施例 第１図は本発明の一実施例を示すブロック図である。同
図において、１は縮小率１／２ｉなる縮小データをＮ＝
２ｋ　（ｋ＝整数）ビット−度にアクセスできるメモリ
、２はメモリ制御部、３はデータ変換部であり、メモリ
１から読み出されたデータに対して縮小率に応じて変換
を施す。４は縮小率に応じて表示データの読みだしに対
するメモリに与えるアドレスに変換を施すアドレス変換
部１である。５は縮小率に応じてメモリのリード／ライ
トに対するアドレスに変換を施すアドレス変換部２であ
る。６は縮小したときにサンプリング位置を規定するサ
ンプルポイント１でありこのサンプルポイント１で読み
出されたデータが論理和処理を行なう際のメインデータ
になる。７は縮小したときにサンプリング位置を規定す
るサンプルポイント２でありこのサンプルポイント２で
読み出されたデータが論理和処理を行なう際のサブデー
タになる。８はデータ変換部３から出力されたデータを
取り込むラッチである。９はゲートであり論理和処理の
有無によって０Ｎ１０ＦＦの切り替を行う。１０はＯＲ
処理部でありデータ変換部３からの出力とゲート９から
の出力の論理和をとっている。１１はＯＲ処理部１０か
らの出力を取り込むラッチである。第２図に２サイクル
モ一ド時のメモリサイクルとＯＲ処理モード時のメモリ
サイクルを示す。　（ａ）の２サイクルモードにおいて
表示は表示用にデータをメモリから読み出すサイクルで
あり、Ｒ／Ｗはメモリをリードあるいはライトするサイ
クルである。以下、２サイクルモードでの動作を第１図
および第４図において説明する。４のアドレス変換部１
で表示用のアドレスを発生し縮小率に応じたアドレス変
換を行ないアドレスをメモリ１に与える。５のアドレス
変換部２でメモリリード用のアドレスを発生しアドレス
をメモリ１に与える。このようにして第４図（ａ）のデ
ータがメモリ１から読み出される。メモリ１から読み出
されたデータは縮小率に応じてデータ変換部３で変換さ
れる。変換されたデータはラッチ８で取り込まれ（Ｃ）
の出力を得る。一方ラッチ８で取り込まれたデータはゲ
ート９でマスクされＯＲ処理部１０に入力される。よっ
てＯＲ処理部１０ではデータ変換部３の出力がスルーで
流れる。ラッチ１１ではＯＲ処理部１１の出力を取り込
み第４図の（ｄ）が出力となる。次にＯＲ処理モードで
の動作を第１図および第４図において説明する。４のア
ドレス変換部１で表示用のアドレスを発生し、縮小率に
応じたアドレス変換を行いアドレスをメモリに１に与え
る。この場合６のサンプルポイント１および７のサンプ
ルポイント２にそれぞれ縮小したときのサンプリング位
置を規定するサンプルポイントを与え、それぞれのサン
プリング位置でサンプリングした縮小データを交互に読
み出す。各々のサンプルポイントで読み出したデータの
様子を第３図に示す。第３図において１はサンプルポイ
ント１でアクセスされるメモリ上のデータであり、２は
サンプルポイント２でアクセスされるメモリ上のデータ
である。これらのサンプルポイントは２次元空間内で任
意に変えることが出来る。第５図においてサンプルポイ
ント１で読み出されたデータをメインデータ、サンプル
ポイント２で読み出されたデータをサブデータと表現す
る。第５図の（ａ）はメモリ１から読み出されたデータ
である。メモリ１から読み出されたデータは縮小率に応
じてデータ変換部３で変換される。変換されたデータは
ラッチ８で取り込まれ（Ｃ）の出力を得る。ラッチ８で
取り込まれたデータはゲート９を通りＯＲ処理部１０に
入力される。ＯＲ処理部１０ではデータ変換部３の出力
とゲート９の出力の論理和をとり、その出力はラッチ１
１で取り込まれる。このようにしてサンプルポイント１
で縮小したメインデータとサンプルポイント２で縮小し
たサブデータの論理和を得る。

発明の効果 以上述べてきたように、本発明によれば検索用端末等に
おいて表示しながらメモリのリード／ライトを行なう時
分割処理において、メモリのり一ド／ライトを行なって
いない場合、空いているサイクルを利用して縮小画像の
論理和処理を行ない、また表示しながらメモリのリード
／ライトを行なっている際は論理和処理を一時中断し、
メモリのリード／ライトが終った時点で論理和処理を行
なうことで、メモリサイクル数を増加させず効率的な処
理が実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例の画像処理装置のブロック図
、第２図はタイミング図、第３図は各サンプルポイント
でアクセスしたメモリ上のデータの様子を示す説明図、
第４図および第５図は画像処理装置の動作を説明するタ
イミング図、第６図は従来のタイミング図である。 １・・・メモリ、２・・Φメモリ制御部、３・・拳デー
タ変換部、４拳・・アドレス変換部１．５・・拳アドレ
ス変換部２．８・・・サンプルポイント１．７・Φ會す
ンプルポイント２．８−−・ラッチ、９・・舎ゲート、
１０・昏・ＯＲ処理部、　１１・　・　・ラッチ。 代理人の氏名　弁理士　中尾敏男　ほか１名第１図 ／ 表ネテ゛−タ　　　　　メモヅソーＦ゛デーヌ第２図 富　３　口 第４面 （碇２　どブイグ／Ｊ／縛仄ヌモリがら誂み山；れたデ
ータ（ｂ）ラフチクコック 【Ｃノラー７千８の郵力 （ｄ）　ラブチノ　ｌの出力 第５図 （の０ＲＩ１．ｆｌ劇１辺メモツカ＼ら拌み已ごバ々テ
゛−タ（ｂ）　　ラゾナグロ・ｙり （Ｃ）　　ラフｆ８の出力 （ｃｂテラーチ１）の５カ （ブフ゛テ一りＩ）す（ｌインチ千りυ第６図 （ａ）？ブイク蒐ｒモーｂ゛ Ｃｂ）３ブイグル七−ド

Claims (1)

【特許請求の範囲】
1. 原データを２＾ｉビット（ｉ＝整数）ごとにサンプリン
   グした縮小率１／２＾ｉなる縮小データをＮ＝２＾ｋビ
   ット（ｋ＝整数）並列に読み出す読みだし手段と、前記
   読み出しとは独立にメモリをリード／ライトする手段と
   、前記処理を時分割で行う処理手段と、２＾ｉビットご
   とにサンプリングした２次元空間内でサンプル位置の異
   なる縮小率１／２＾ｉなる縮小データをＮ＝２＾ｋビッ
   ト（ｋ＝整数）並列に交互に読み出す手段と、前記サン
   プル位置を変えて交互に読みだした２つの縮小データの
   論理和をビット単位にとる処理手段と、前記縮小データ
   の読みだしとメモリのリード／ライトを時分割で行う処
   理と、前記サンプル位置を変えて交互に読みだした２つ
   の縮小データの論理和をビット単位にとる処理とを切り
   換える手段とを具備し、メモリのリード／ライトが必要
   な時は縮小データの読み出しとメモリのリード／ライト
   の処理を時分割で行い、メモリのリード／ライトが不要
   な時はサンプル位置を変えて交互に読みだし、２つの縮
   小データの論理和をビット単位にとる処理を行なうこと
   を特徴とする画像処理装置。