JP2753349B2 - 任意角回転画像データ入出力方法及びその入出力回路並びにこれらを用いた電子ファイル装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は２値画像データの画像編集機能に係り、特に
画像を任意の角度に回転する際に、高速に画像データを
メモリに対して読書き処理する画像データの入出力方法
及びその入出力回路並びにこれらを用いた電子ファイル
装置に関する。

〔従来の技術〕

近年、電子計算機の発達および普及に伴い、処理の対
象が文字データから画像データへも広がってきている。
画像データに対する編集処理としては拡大縮小，部分画
像の転送合成，および回転などがある。これらの編集処
理の中で90度単位ではない画像の回転は他の編集処理と
比較して同一の画像データへのアクセス回数が多く、処
理速度が遅い。

第２図は画像の回転処理の例である。回転の効果とし
ては、第２図（ｂ）の画像から同図（ａ）の画像へ変換
するという正立画像を傾ける処理と、第２図（ａ）の画
像から同図（ｂ）の画像へ変換するという傾いた画像を
正立させる処理がある。しかし、いずれの処理も画像の
内容の相違であり、処理内容は同じである。ここでは同
図（ａ）の画像から同図（ｂ）の画像への変換について
説明する。

まず、画素21から画素22へ向って回転後の画素が画素
25の右に水平に並ぶように、画素21,画素29,画素210,画
素211等を読込んで画素25から画素26の位置へ転送す
る。次に、画素212から画素213を画素214から画素215の
位置へ転送する。更に、画素24および画素28へ向って下
方に画素列の転送を繰返し、画素24から画素23を画素28
から画素27の位置へ転送して画像全体を回転する。

ところで、画像を記憶する一般的なメモリ装置は第２
図の小さな矩形で表わされる１ワードデータ216を基本
単位として構成されている。すなわち、１ワードデータ
216は基本単位であるので、それに含まれる画素は一度
に読み書きできる。従って画素29を読むときは画素210
と画素211も読込まれるが、画素211の右隣りの不要な画
素も読込まれる。

第３図は画像を45度回転するときの画素位置を表わし
た図である。第２図と同様に画素31,画素32と右下の画
素へ向って次々と読込み転送する。この転送を繰返すこ
とにより、45度回転の場合は１ワードデータ33を画素34
の読込みと画素35の読込みと画素36の読込みと画素37の
読込みの４回読込まなければならない。これは例えば画
素37を読込む場合、画素37の左上方から黒画素を読込
み、画素37の１つの前では画素36の上の画素を読込むの
で他の３画素を読込めないからである。

画像を任意角回転する処理装置の構成方法は様々であ
るが、一般的な処理装置では１ワードのデータを読み書
きする時間よりも１画素を処理する時間の方が短い。例
えばモトローラ社のプロセッサMC68020を使用した場
合、データをメモリから読込む処理に７クロックを要す
るのに対して、読込まれたデータを１ビットシフトする
処理に４クロックを要する。また、汎用プロセッサを使
用せず、専用論理回路で構成するとメモリからの命令読
込み時間等が不要になるため、１ワードのデータを読み
書きする時間よりも１画素を処理する時間の方が更に短
くなる。特に、メモリとの入出力回路にバッファを設け
ることにより、データの読み書きと画素の処理を同時に
でき、処理時間の短い画素の処理をデータの読み書きの
処理時間に隠すこともできる。

第４図は従来の任意角回転装置の入力回路である。入
力バッファ11はメモリより１ワードのデータを読込み、
一時的に記憶してマスクパターンレジスタ41へ送る。マ
スクパターンレジスタ41は入力バッファ11から１ワード
のデータを得て、不要な画素を除去し、パラレルシリア
ル変換器42へ送る。例えば第２図（ａ）において、画素
211と同時に画素211の右隣りの画素も読込まれるが、不
要であるから除去する。また、画素21の左３画素も不要
であるので除去する。パラレルシリアル変換器42はマス
クパターンレジスタ41から１ワードのデータを受け取
り、一時的に記憶し、１画素ずつ分解して出力する。

入力バッファ11はマスクパターンレジスタ41を介して
パラレルシリアル変換器42へデータを送ると空になるた
め、その送られたデータをパラレルシリアル変換器42が
分解して出力している間、次のデータの読込み処理がで
きる。これにより、データの読込み処理と画素の処理を
同時に実現できる。

第２図の回転処理において、画素29と画素210と画素2
11の処理は１ワードのデータ読込み１回と１画素の処理
３回から成る。前記のようにデータの読込み処理時間の
方が長いため、１ワードのデータ読込み時間が３画素の
処理時間より長いとすると、画素29と画素210と画素211
の処理は１画素の処理３回が隠れて１ワードのデータ読
込み時間だけ必要となる。また、１ワードのデータ読込
み時間が２画素の処理時間と等しいとすると、１画素の
処理２回が隠れて、１ワードのデータ読込み時間と１画
素の処理１回の時間の和だけ必要となる。これは１画素
の処理３回の時間でもある。従って、第２図の回転処理
では１ワードのデータを処理するために、１ワードのデ
ータ読込み時間か、１ワード内の画素処理時間かの長い
方の時間を必要とする。

この種の装置として関連するものには、例えば特開昭
63-24370号公報等が挙げられる。

一方、第３図の45度回転において、画素34と画素35と
画素36と画素37の処理は１ワードのデータ読込み４回と
１画素の処理４回から成る。前記のようにデータの読込
み処理時間が長いため、１ワードデータ33内すべての画
素を処理するには、４ワードのデータ読込み時間を必要
とする。これは第２図の１ワードのデータ処理時間と比
較して明らかに多くの処理時間を要する。

これは１ワードのデータが横方向に複数の画素を保持
しているためであり、０度から45度へ角度が大きくなる
に従って１ワードのデータ読込みで得られる画素数が減
少してしまうので、同じ画素数を読込むためのメモリの
読込み回数が増加してしまう。更に45度以上では次に処
理すべき画素を得るために下の１ワードデータを読込ま
なければならないため、45度と同じ処理時間を必要とす
る。

この問題に対しては、例えば特開昭59-214969号公報
等の発明で解決されている。

まず第２図において、画像の縦方向の移動すなわち画
素21から画素22での斜線を画素25から画素26までの水平
線への移動と、横方向の移動すなわち画素21から画素21
2までの斜線を画素25から画素28までの垂直線への移動
とに分離する。次に、１ワードのデータ読込みで横方向
に複数の画素が得られるのに加えて、１ワードのデータ
読込みで縦方向に複数の画素が得られるメモリを使用す
る。そして横方向の移動では横方向に複数の画素を得
て、縦方向の移動では縦方向に複数の画素を得ることに
より、１ワードのデータ読込み回数を減少させている。

なお、画像の任意角回転の用途には様々なものがある
が、その中で有用なものの１つとしてスキャナ入力の傾
き補正がある。これは書類や図面などをスキャナ装置で
読込ませて、電気信号に変換して画像処理する際に、書
類や図面の置き方が曲がっていて、傾いたまま入力され
たものを修正することである。傾いた書類を表示すると
き基準線があると不自然に見え、傾いた書類と別の傾い
た書類を切貼り合成すると見苦しくなるという不具合が
発生する。そこで傾いた書類等を傾きと逆に回転させて
正立させる。一般にこの傾き角度は小さいため、補正の
回転角度も小さくてよい。

〔発明が解決しようとする課題〕

上記従来技術の先に記したものは45度回転あるいはそ
れに近い大きな角度の回転処理について配慮がされてい
ないため、小さな角度の回転処理においても第５図
（ｃ）の画素501,画素502,画素503において画素502は45
度回転と同様に１画素処理するために１ワードのデータ
読込み時間を必要とし、一時的に処理時間が増加すると
いう問題があった。第４図のパラレルシリアル変換器42
で１ワードデータ507が分解され、出力されていると
き、入力バッファ11に１ワードデータ508が格納されて
いる。パラレルシリアル変換器42が画素501を出力する
と空になるため、入力バッファ11から１ワードデータ50
8を受け取り、次に画素502を出力する。入力バッファ11
は１ワードデータ508を出力すると次の１ワードデータ5
09の読み込み処理を開始する。ここで、パラレルシリア
ル変換器42は画素502を出力すると直ちに１ワードデー
タ509を受け取ろうとするが、１画素の処理時間より１
ワードデータ509の読込み時間の方が長いため、入力バ
ッファ11がまだ空である。これにより処理が入力待ちで
中断され、処理時間が増加する。

第５図（ｄ）の画素504,画素505,画素506における画
素505も同様である。

上記従来技術の後に記したものは上記問題を解決して
いるが、縦方向と横方向に１ワード単位で読み書きでき
るメモリを大容量作成するのは非常に困難である。

本発明の目的は小さな角度の任意角回転処理におい
て、画素502あるいは画素505のようなものがある場合で
も高速にデータをメモリから読取ることができ、処理が
入力待ちで中断されないようにし、処理時間を短縮する
ことにある。

本発明の他の目的は小さな角度の任意角回転処理にお
いて、出力画素に画素502あるいは画素505のようなもの
がある場合でも高速にデータをメモリへ書込むことがで
き、処理が出力待ちで中断されないようにし、処理時間
を短縮することにある。

本発明の他の目的は任意角回転処理において、本発明
の入出力回路に最適なパラレルシリアル変換回路を実現
することにある。

本発明の他の目的は本発明の入出力回路において、メ
モリへの読書き要求の遅れにより入出力待ちが生じない
ようにするためのメモリアクセス手段を提供することに
ある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明においては、任意
角回転処理装置の入力回路にデータを保持できる３個の
バッファを設け、その中の２個をパラレルシリアル変換
器として使用し、残りの１個のバッファから２個のパラ
レルシリアル変換器へ交互にデータを送り、２個のパラ
レルシリアル変換器から交互に画素列を出力する。更
に、３個のバッファの少なくとも２個にはデータがある
ようにするための先読みのメモリ要求回路を設ける。

また、別の手段として上記３個のバッファの１個をパ
ラレルシリアル変換器として使用し、残りの２個のバッ
ファおよびパラレルシリアル変換器を直列に接続する。

上記他の目的を達成するために、任意角回転処理装置
の出力回路にデータを保持できる３個のバッファを設
け、その中の２個をシリアルパラレル変換器として使用
し、出力すべき画素列を２個のシリアルパラレル変換器
へ交互に入力し、２個のシリアルパラレル変換器から交
互に残りの１個のバッファへデータを送り、バッファか
らデータを出力する。

上記他の目的を達成するために、１ワードのデータを
保持するに十分な個数のラッチとその個数のビットから
１ビットを選択するセレクタとその個数を周期とするカ
ウント手段を設けて、パラレルシリアル変換回路とす
る。

上記他の目的を達成するために、読込むメモリのアド
レスをテーブルとして設け、３個のバッファの１個が空
になると同時にメモリ要求とテーブルのアドレスを出力
する。

〔作用〕

入力回路において、２個のパラレルシリアル変換器の
片方に１ワードデータ507を格納し、他方に１ワードデ
ータ508を格納し、バッファに１ワードデータ509を格納
しているとする。１ワードデータ507を格納しているパ
ラレルシリアル変換器が画素501を出力すると、出力を
１ワードデータ508を格納しているパラレルシリアル変
換器に切替えて、バッファから空になったパラレルシリ
アル変換器へ１ワードデータ509を転送する。バッファ
間の転送は１画素の出力と等しい時間で実現できるの
で、画素502を出力した時点では他方のパラレルシリア
ル変換に１ワードデータ509を格納でき、次に出力を切
替えて処理を中断することなく画素503を出力できるの
で、回転処理時間を短縮できる。

この処理では少なくとも１ワードデータ508の処理を
開始するまでに、バッファに１ワードデータ509を格納
しておく必要がある。これは２個以上のバッファにデー
タが格納されているようにする先読みのメモリ要求回路
により満たすことができる。

出力回路では入力回路とデータの流れが逆になるだけ
で、同様な動作により回転処理時間を短縮できる。

本発明のパラレルシリアル変換器は１個のカウンタの
カウント値を２個のパラレルシリアル変換器の２個のセ
レクタの選択位置とすることにより、片方から他方へ出
力を切替えた際に画素502から画素503へと必要な画素が
直ちに出力でき、画素503の左の画素を捨てるという不
要な処理時間を省くことができる。

１ワードデータ507と１ワードデータ508と１ワードデ
ータ509のアドレスを順番にテーブルへ登録しておき、
画素の処理とは無関係にバッファが空になれば、登録し
ておいたアドレスのデータを順番に読込むことにより、
１ワードデータ507の中の画素を出力中であっても１ワ
ードデータ508の右隣りでなく１ワードデータ509を読込
むことができる。これにより、常に２個以上のバッファ
にデータを格納できるので入力待ちが生じない。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。

第１図は本発明で使用する任意角回転装置の画像デー
タ入力回路である。

入力バッファ11はメモリから１ワードのデータを読込
み、一時的に保持してセレクタA12へ出力する。セレク
タA12はラッチ（Ｌ）101の出力に従って入力バッファ11
からのデータをパラレルシリアル変換器A13かパラレル
シリアル変換器B14へ選択して出力する。パラレルシリ
アル変換器A13とパラレルシリアル変換器B14は同じ構造
であり、セレクタA12から入力した１ワードのデータを
一時的に保持して、ワード幅カウンタA17のカウント値
を１ワード内のビット位置とし、セレクタB15へそのビ
ット位置の画素を出力する。セレクタB15はラッチ
（Ｌ）101の出力をNOTゲート102で反転した信号に従っ
てパラレルシリアル変換器A13かパラレルシリアル変換
器B14を選択して画素を入力し、任意角回転装置の内部
へ出力する。NOTゲート102によりセレクタB15はセレク
タA12と逆側のパラレルシリアル変換器を選択する。

パターン幅カウンタA16とパターン幅カウンタB103は
同じ構造のカウンタであり、入力画素が縦方向にずれる
際にキャリーをORゲート18と要求バッファ105へ各々出
力する。第２図においては４進カウンタであり、セレク
タB15からの画素211の出力と同時にキャリーを出力す
る。ワード幅カウンタA17とワード幅カウンタB104は同
じ構造のカウンタであり、１ワードのビット数間隔でキ
ャリーをORゲート18と要求バッファ105へ各々出力す
る。キャリーの出力タイミングはセレクタB15からの１
ワードの最後の画素の出力と同時である。また、ワード
幅カウンタA17はカウント値をパラレルシリアル変換器A
13とパラレルシリアル変換器B14へ出力し、画素の取出
し位置とする。ORゲート18とEORゲート19とラッチ101は
パターン幅カウンタA16あるいはワード幅カウンタA17の
どちらかがキャリーを出力すると、それを入力としてセ
レクタA12とセレクタB15への出力を反転する回路であ
る。すなわち、画素が縦方向にずれるか１ワードをすべ
て出力すると、パラレルシリアル変換器A13とパラレル
シリアル変換器B14の入力と出力を入替える。

要求バッファ105はパターン幅カウンタB103かワード
幅カウンタB104のキャリー出力を受取り、一段保持して
メモリへ読込み要求を出力する。すなわち、画素が縦方
向にずれるか１ワードをすべて出力すると、パラレルシ
リアル変換器のどちらかが空になるため、次のデータを
要求する。

パターン幅カウンタB103とワード幅カウンタB104と要
求バッファ105から成るデータの要求回路は先読みをす
るために、パターン幅カウンタA16とワード幅カウンタB
17より先にカウント動作を開始する。また、要求バッフ
ァ105は１回の要求信号を保持し、保持した要求が受け
入れられない状態で次のキャリーを入力したときは、パ
ターン幅カウンタB103とワード幅カウンタB104を停止さ
せる。

第５図は画像データの例である。各々２ラインだけを
示し、１ワードは６画素であり、読込み画素位置を円で
示す。

第５図（ａ）の１ワードデータ513がパラレルシリア
ル変換器A13に格納され、１ワードデータ514がパラレル
シリアル変換器B14に格納され、１ワードデータ515が入
力バッファ11に格納され、パターン幅カウンタA16とワ
ード幅カウンタA17のカウント値が１の状態から処理を
開始する。画素を次々と出力し、ワード幅カウンタA17
のカウント幅が６になるとキャリーをORゲート18へ出力
し、パラレルシリアル変換器A13はセレクタB15を介して
画素516を出力する。

ORゲート18はキャリーを入力するとEORゲート19へ出
力し、EORゲート19はラッチ101からの入力を反転してラ
ッチ101へ出力し、ラッチ101の出力を反転させる。これ
により、セレクタA12はパラレルシリアル変換器A13を選
択し、セレクタB15はパラレルシリアル変換器B15を選択
する。

ワード幅カウンタA17のカウント値は１に戻り、パラ
レルシリアル変換器B14はセレクタB15を通して画素517
を出力する。パラレルシリアル変換器A13は空となるた
め、入力バッファ11からセレクタA12を介して１ワード
データ515を格納する。これにより、入力バッファ11が
空になるので、要求バッファ105から１ワードデータ516
を要求し、１ワードデータ516を入力バッファ11へ格納
する。

更に、ワード幅カウンタA17のカウント値が６になる
とパラレルシリアル変換器B14はセレクタB15を介して画
素518を出力し、同様な動作によりセレクタA12はパラレ
ルシリアル変換器B14を選択し、セレクタB15はパラレル
シリアル変換器A13を選択する。

以上の繰返しにより入力処理が進む。なお、第５図
（ａ）では画素が縦方向にずれていないので、パターン
幅カウンタA16はキャリーを出力しない。

次に、入力画素を縦方向にずらす処理を説明する。第
５図（ｂ）において、１ワードデータ519をパラレルシ
リアル変換器A13に格納してセレクタB15で選択し、１ワ
ードデータ520をパラレルシリアル変換器B14に格納して
セレクタA12で選択する。ワード幅カウンタA17のカウン
ト値が３のとき、パラレルシリアル変換器A13は画素521
を出力する。これと同時にパターン幅カウンタA16はキ
ャリーを出力し、ラッチ101の出力を反転してセレクタB
15がパラレルシリアル変換器B14を選択するようにす
る。ワード幅カウンタA17のカウント値が４になると、
上記選択により画素521出力後直ちにパラレルシリアル
変換器B14は画素522を出力する。

以上の処理により入力画素を縦方向にずらすことがで
きる。

次に、メモリからの読込みタイミングが最も厳しい場
合について説明する。第５図（ｃ）において、１ワード
データ507をパラレルシリアル変換器A13に格納してセレ
クタB15で選択し、１ワードデータ508をパラレルシリア
ル変換器B14に格納し、１ワードデータ509を入力バッフ
ァ11に格納する。ワード幅カウンタA17のカウント値が
６になるとパラレルシリアル変換器A13は画素501を出力
する。次にワード幅カウンタA17のキャリー出力により
セレクタA12はパラレルシリアル変換器A13を選択し、セ
レクタB15はバラレルシリアル変換器B14を選択する。

ワード幅カウンタA17のカウント値が１に戻り、パラ
レルシリアル変換器B14はセレクタB15を介して画素502
を出力する。これと同時に空になったパラレルシリアル
変換器A13へ入力バッファ11からセレクタA12を通して１
ワードデータ509を送る。更にパターン幅カウンタA16が
キャリーを出力し、セレクタA12はパラレルシリアル変
換器B14を選択し、セレクタB15はパラレルシリアル変換
器13を選択する。画素502出力時に１ワードデータ509を
格納しておいたのでパラレルシリアル変換器A13はセレ
クタB15経由で、画素502に続けて画素503を出力でき
る。

第５図（ｄ）も第５図（ｃ）と同様であり、画素504
が画素501,画素505が画素502,画素506が画素503に相当
し、１ワードデータ510,1ワードデータ511,1ワードデー
タ512の順に処理する。

本実施例によれば、小さな角度の任意角回転において
画素の縦方向のずれがどこであってもデータの入力待ち
で処理を中断することがない。

次に、本発明の他の実施例を第６図により説明する。

第６図は本実施例で使用する任意角回転装置の画像デ
ータ入力回路であり、第１図の回路と同等の機能を持
つ。

第１図の回路からセレクタA12とパラレルシリアル変
換器B14とセレクタB15およびEORゲート19とラッチ101と
NOTゲート102を取除き、画像バッファ61を追加してあ
る。画像バッファ61は入力バッファ11から１ワードのデ
ータを受取り、一時的に保持し、ORゲート18からの入力
によりパラレルシリアル変換器A13へ１ワードのデータ
を出力する。

第５図（ｃ）において、１ワードデータ507をパラレ
ルシリアル変換器A13に格納し、１ワードデータ508を画
像バッファ61に格納し、１ワードデータ509を入力バッ
ファ11に格納する。ワード幅カウンタA17のカウント値
が６になると、パラレルシリアル変換器A13は画素501を
出力し、ワード幅カウンタA17のキャリー出力がORゲー
ト18を通して画像バッファ61に１ワードデータ508を出
力させる。パラレルシリアル変換器A13は１ワードデー
タ508を受取り、画素501に続けて画素502を出力する。
更に画像バッファ61が空になるので入力バッファ11は１
ワードデータ509を画像バッファ61へ格納する。また、
画素502出力時にパターン幅カウンタA16はキャリーを出
力し、画像バッファ61に１ワードデータ509を出力させ
る。これによりパラレルシリアル変換器A13は１ワード
データ509を受取り、画素502に続けて画素503を出力す
る。

本実施例によれば、第１図の回路と同等の効果が得ら
れ、入力待ちで処理を中断することがない。

次に、本発明の他の実施例を第７図により説明する。

第７図は本実施例で使用する任意角回転装置の画像デ
ータ出力回路であり、第２図（ｂ）の画像を同図（ａ）
の画像へ変換する際に使用する。

入力バッファ11はメモリから書込み先の１ワードデー
タを入力し、一時的に保持してセレクタA12へ出力す
る。例えば、第２図の画素211の右隣りの画素は白とは
限らず、元の色を保持していなければならないが、１ワ
ードが書込みの基本単位となるので、画素211書込み時
に何かを書き込んでしまう。そこで、前もって何色かを
読取り、画素211と合成して書込む。入力バッファ11は
この読取りのために使用する。

セレクタA12は第１図のものと同等の機能を持つ。選
択信号の出力回路を省略したが、第１図と同じ条件で切
替える。シリアルパラレル変換器A71とシリアルパラレ
ル変換器B72は同じ構造を持ち、セレクタA12から１ワー
ドのデータを入力して一時的に保持し、セレクタC73か
ら画素を入力して合成し、セレクタD75へ１ワードのデ
ータを出力する。セレクタC73は処理済みの画素を入力
してシリアルパラレル変換器A71かシリアルパラレル変
換器B72へ選択出力する。セレクタD75はシリアルパラレ
ル変換器A71かシリアルパラレル変換器B72の１ワードの
データ出力を選択して入力し、出力バッファ74へ出力す
る。出力バッファ74はセレクタD75から１ワードのデー
タを受取り、一時的に保持してメモリへ書込める状態を
待ち、メモリへ出力する。

第５図（ｃ）において、１ワードデータ507の転送先
データをシリアルパラレル変換器A71に格納し、１ワー
ドデータ508の転送先データをシリアルパラレル変換器B
72に格納し、１ワードデータ509の転送先データを入力
バッファ11に格納する。また、セレクタA12はシリアル
パラレル変換器B72を選択し、セレクタC73はシリアルパ
ラレル変換器A71を選択し、セレクタD75はシリアルパラ
レル変換器A71を選択しているとする。

まず、画素501までセレクタC73通してシリアルパラレ
ル変換器A71は画素を入力すると、セレクタD75経由で１
ワードデータ507を出力バッファ74へ出力する。次にす
べてのセレクタは他方の変換器に選択を切替え、シリア
ルパラレル変換器B72は画素502をセレクタＣ経由で入力
する。これと同時にシリアルパラレル変換器A71はセレ
クタA12経由で入力バッファ11から１ワードデータ509を
入力する。次にセレクタA12とセレクタC73は他方の変換
器に選択を切替え、シリアルパラレル変換器A71は画素5
03を入力する。ここでシリアルパラレル変換器B72には
１ワードデータ508が格納されているが、出力バッファ7
4に１ワードデータ507が残っているため、出力バッファ
74へ出力できない。しかし、シリアルパラレル変換器B7
2が次に画素を入力するのは５画素先であるので、その
時点までに出力バッファ74へ転送すれば画素の処理を中
断することはない。

本実施例によれば、小さな角度の任意角回転において
画素の縦方向のずれがどこであってもデータの出力待ち
で処理を中断することがない。

次に、本発明の他の実施例を第８図により説明する。

第８図は本実施例で使用するパラレルシリアル変換回
路であり、パラレルシリアル変換回路A13とパラレルシ
リアル変換回路B14に使用できる。

ラッチ81からラッチ82までの８個のラッチは８画素同
時に入力される画像データを取込み保持する素子であ
る。各ラッチはデータを保持すると、直ちにセレクタ83
へ出力し、取込みデータが変わらないかぎり出力データ
を維持する。セレクタ83は８個のラッチから入力する画
素データを３ビットカウンタ84のカウンタ値を選択し、
１画素だけ出力する。３ビットカウンタのカウンタ値が
０のときはラッチ81の出力を選択し、カウンタ値が７の
ときはラッチ82の出力を選択する。

以上の回路により、ラッチを直列に接続したシフトレ
ジスタのパラレルシリアル変換回路とは異なり、画素出
力を１ワードデータ内の途中から開始できるので、第５
図の画素503を出力する直前に画素503の左の画素を無駄
に出力することなく、処理時間を短縮できる。

なお、本実施例では８ビット構成を示したが、本発明
は８ビットに限定するものではない。また、３ビットカ
ウンタの値を０から７としたが、これも限定するもので
はなく、例えば１から８なども同様である。

次に、本発明の他の実施例を第９図により説明する。

第９図（ａ）はメモリ上の読込まれる画像であり、第
９図（ｂ）はメモリ上に作成した読込みアドレスのテー
ブルである。第９図（ａ）において円は処理される画素
を表わし、矩形は１ワードのデータを表わす。画素916
から画素917までを読込み、処理するには１ワードデー
タ91から１ワードデータ97までを入力する必要がある。
第９図（ｂ）はメモリ内容98の中に項目99から項目915
までのテーブルがあり、値が100から143であることを表
わしており、各値は１ワードデータ91から１ワードデー
タ97までのアドレスである。すなわち、１ワードデータ
91のアドレスは100であり、１ワードデータ92のアドレ
スは110である。

１ワードデータ91と１ワードデータ92と１ワードデー
タ93が既に入力回路の３個のバッファに格納されている
とき、１ワードデータ91から１ワードデータ92へ処理が
進むと１ワードデータ94を読込む必要が生じる。このと
きテーブルの項目912を読むことにより、メモリのアド
レス121に必要なデータがあることがわかる。

１ワードデータ92を処理中に１ワードデータ93の右隣
りを読まず、下にある１ワードデータ94を読込むには、
本発明の前記実施例のように実際の処理より先に画素の
位置を計算して読込むアドレスを特定するか、本実施例
のように前もってテーブルに持つしかない。

本実施例によれば、入力回路に３個のバッファを設け
先読みしても、必要なデータを正確に得られるので、３
個のバッファを効率良く使用できて入力待ちによる処理
の中断を防ぐことができる。なお、本実施例は入力処理
に対して適用したが、出力処理に対しても同様である。

次に、本発明を適用したシステムの例を説明する。第
10図は電子ファイル装置の構成図であり、画像処理プロ
セッサ953にて本発明の回路を使用する。第11図は画像
処理プロセッサ953の構成図である。この中で、任意各
回転画像データ入力部961の回路に本発明を適用する。

先ず、第10図の電子ファイル装置について説明する。
電子ファイル装置の各構成要素はバス956を介して互い
にデータの転送を行う。制御プロセッサ950は電子ファ
イル装置全体の動作を制御するものであり、各構成要素
に対する処理開始指示を行うとともに、データを転送す
る際のバス956使用順序等の管理も行う。メモリ装置951
はスキャナ装置954が読取った画像データ、画像処理プ
ロセッサ953の処理対象となる画像データと画像を圧縮
したデータ、および制御プロセッサのプログラム等を格
納するための記憶装置である。光ディスク装置952は主
に圧縮したデータを多量に格納する記憶装置である。光
ディスク以外に磁気ディスクなどで大容量なものを使用
することもある。画像処理プロセッサ953はメモリ装置9
51内の画像データを拡大，縮小，あるいは回転処理する
ものである。これは画像の一部を詳しく見るために拡大
する、一度の表示で複数の画像を同時に見るために縮小
する、あるいは傾いている画像を正立させて見るために
回転するなどの場合に使用する。また、画像データ量を
圧縮し、光ディスク装置952に格納できる画像の量を増
加させたり、圧縮したデータを元の画像に復元する。ス
キャナ装置954は紙などに書かれた画像を光学的に読取
り、電気信号のデータへ変換するものである。変換した
画像データはメモリ装置951へ格納する。ディスプレイ
装置955はメモリ装置951内の画像データを表示するもの
である。

画像を電子ファイル装置へ入力する場合、紙などの画
像をスキャナ装置954から入力し、メモリ装置951へ格納
し、格納した画像データは画像処理プロセッサ953によ
り本発明の任意角回転を用いて傾きを補正した後、圧縮
して光ディスク装置952へ格納する。また、メモリ装置9
51内の画像データはスキャナ装置954の読取り結果を確
認するためにディスプレイ装置955に表示する。なお、
制御プロセッサ950が以上の処理手順を制御する。

画像を電子ファイル装置から出力する場合、制御プロ
セッサ950の制御により、光ディスク装置952から圧縮し
たデータを読出してメモリ装置951へ格納し、格納した
データを画像処理プロセッサ953により元の画像データ
へ復元し、この画像データもメモリ装置951へ格納す
る。メモリ装置951内の画像データはディスプレイ装置9
55に表示する。このとき、ディスプレイ装置955の表示
画面より大きな画像がメモリ装置951に格納されている
場合は画像処理プロセッサにて必要な部分のみ切り出し
て表示する、あるいは画像全体を縮小して表示する。ま
た、傾きが補正されて格納してない画像データについて
は、この表示時に本発明の任意角回転を用いて傾きを補
正することもできる。

次に、第11図を用いて画像処理プロセッサ953の構成
について説明する。バスインタフェース部960はバス956
からデータを入力し、任意角回転画像データ入力部961
と圧縮復元部963へ出力する。また、拡大縮小部962と圧
縮復元部963からデータを入力し、バス956へ出力する。
任意角回転画像データ入力部961は本発明による第１図
あるいは第６図に示したような回路である。拡大縮小部
962は任意角回転画像データ入力部961にて回転角が０の
ときに単純に画像を拡大縮小し、回転処理のときに回転
にともなう画像の大きさの変化を補正する。圧縮復元部
963は画像データ量の圧縮および圧縮されたデータを元
の画像へ復元する。制御部964は以上で説明した各部を
制御して処理全体を統轄する。

以上説明した本実施例によれば、電子ファイル装置に
おいて本発明の回路を適切に適用することができる。

〔発明の効果〕

本発明によれば、画像の小角度の任意角回転処理にお
いて、入力画素が縦方向にどの位置でずれても常に次の
画像データを続けて処理でき、メモリからの画像データ
の入力待ちで画素処理を中断することがないので、任意
角回転処理時間を短縮できる。

また、出力画素が縦方向のどの位置でずれてもメモリ
への画像データの出力待ちで画素処理を中断することが
ないので、任意角回転処理時間を短縮できる。

【図面の簡単な説明】

第１図は本発明の一実施例の入力回路のブロック図、第
２図は任意角回転処理前後の画素位置関係を表わした
図、第３図は45度回転時の画素位置を表わした図、第４
図は従来の入力回路のブロック図、第５図は小角度回転
時の画素位置とメモリワードの関係を表わした図、第６
図は本発明の一実施例で使用した入力回路の別構成のブ
ロック図、第７図は本発明の一実施例の出力回路のブロ
ック図、第８図は本発明で使用したパラレルシリアル変
換回路のブロック図、第９図は先読みのためのメモリア
ドレステーブルの構成図、である。 第10図は本発明が適用される電子ファイル装置の構成
図、第11図は第10図の電子ファイル装置中の画像処理プ
ロセッサの構成図である。 11……入力バッファ、13……パラレルシリアル変換器
Ａ、14……パラレルシリアル変換器Ｂ、16……パターン
幅カウンタＡ、17……ワード幅カウンタＡ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊豆野 信明 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロ ニクス機器開発研究所内 (72)発明者 西川 健一 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロ ニクス機器開発研究所内 (72)発明者 増崎 秀文 神奈川県小田原市国府津2880番地 株式 会社日立製作所小田原工場内 (56)参考文献 特開 昭64−32722（ＪＰ，Ａ) 特開 平１−124069（ＪＰ，Ａ) 特開 昭61−105587（ＪＰ，Ａ) 特開 昭62−256175（ＪＰ，Ａ) 実開 昭61−103960（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06T 3/60 H04N 1/387 G09G 5/36

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】任意の画像に対しXY座標を定めたとき、Ｘ
   方向に第１の画素数分の画素を数える毎にＹ方向に１画
   素分ずれて進む線分について、Ｙ方向に１画素分ずれる
   迄の画素数を検出するステップと、 第２の画素数分の画素を、一括して読み書きできる単位
   を１ワードとするとき、第１の画素数分の画素をワード
   単位で保持するステップと、 前記ステップで保持した第１の画素数分の画素をワード
   単位で２つのパラレルシリアル変換器に交互に切り替え
   て保持するステップと、 前記画素数を検出するステップでＹ方向に１画素分ずれ
   ることを検出した際に、前記２つのパラレルシリアル変
   換器に当該ずれの前後の画素を交互に切り替えて保持す
   るステップと、 前記２つのパラレルシリアル変換器に保持された画素を
   交互に切り替えて出力するステップとを有する任意角回
   転画像データ入出力方法。
2. 【請求項２】請求項１記載の任意角回転画像データ入出
   力方法において、更に、 第１の画素数分の画素をワード単位で保持する際に、該
   ワードのアドレスとして予め作成したメモリテーブルを
   使用するステップを有する任意角回転画像データ入出力
   方法。
3. 【請求項３】任意の画像に対しXY座標を定めたとき、Ｘ
   方向に第１の画素数分の画素を数える毎にＹ方向に１画
   素分ずれて進む線分を有するパラレル画像データを入力
   する入力バッファと、 該パラレル画像データの画素位置を示すカウント値を出
   力するカウンタと、 該カウント値に基づいて前記入力バッファの画像データ
   を交互に切り替えて出力する第１のセレクタと、 第２の画素数分の画素を、一括して読み書きできる単位
   を１ワードとするとき、第１の画素数分の画素をワード
   単位で保持し、前記セレクタの出力を入力する２つのパ
   ラレルシリアル変換器と、 前記パラレルシリアル変換器の一方から、前記Ｙ方向に
   １画素分ずれる直前の画素データが出力された際に、該
   出力を前記パラレルシリアル変換器の他方へ切り替える
   第２のセレクタとを有する入力回路を有する任意角回転
   画像データ入出力回路。
4. 【請求項４】任意の画像に対しXY座標を定めたとき、Ｘ
   方向に第１の画素数分の画素を数える毎にＹ方向に１画
   素分ずれて進む線分を有するパラレル画像データを入力
   する入力バッファと、 第２の画素数分の画素を、一括して読み書きできる単位
   を１ワードとするとき、第１の画素数分の画素をワード
   単位で保持し、前記入力バッファの出力を入力する画像
   バッファと、 第１の画素数分の画素をワード単位で保持し、前記画像
   バッファの出力を入力するパラレルシリアル変換器と、 前記入力バッファ、画像バッファ及びパラレルシリアル
   変換器に保持された画像データを順次出力するためのタ
   イミング信号であって、前記Ｙ方向に１画素分ずれる直
   前の画素データが前記画像バッファから出力された際
   に、第２の画素数分の画素データを前記入力バッファか
   ら前記画像バッファに出力させる信号を出力するカウン
   タとを有する入力回路を有する任意角回転画像データ入
   出力回路。
5. 【請求項５】入力手段からの画像データを画像処理手段
   を用いて処理した後記憶装置に記憶しておき、適宜該画
   像データを読み出し表示手段に表示する電子ファイル装
   置において、 前記画像処理手段が請求項３又は４記載の任意角回転画
   像データ入出力回路を含んでおり、該回路により前記入
   力手段からの画像データに必要な回転処理をほどこすこ
   とを特徴とする電子ファイル装置。
6. 【請求項６】入力手段からの画像データを画像処理手段
   を用いて処理した後記憶装置に記憶しておき、適宜該画
   像データを読み出し表示手段に表示する電子ファイル装
   置において、 前記画像処理手段が請求項１又は２記載の任意角回転画
   像データ入出力方法を実施しており、 前記入力手段からの画像データに必要な回転処理をほど
   こすことを特徴とする電子ファイル装置。