JPH0520450A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0520450A JPH0520450A JP3175245A JP17524591A JPH0520450A JP H0520450 A JPH0520450 A JP H0520450A JP 3175245 A JP3175245 A JP 3175245A JP 17524591 A JP17524591 A JP 17524591A JP H0520450 A JPH0520450 A JP H0520450A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- image
- read
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 18
- 238000013500 data storage Methods 0.000 claims description 7
- 238000004364 calculation method Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
Landscapes
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】
【目的】 一時退避用のメモリを用いることなく、任意
のサイズの画像を回転および鏡像変換する。 【構成】 画像データメモリ２に格納されている画像の
縦横の長さと、メモリ３に格納されている読み出し開始
アドレス、および読み出し方向から、アドレス算出回路
６により回転または鏡像変換に応じて画像データメモリ
２の画像データ読み出しアドレスを算出する。
のサイズの画像を回転および鏡像変換する。 【構成】 画像データメモリ２に格納されている画像の
縦横の長さと、メモリ３に格納されている読み出し開始
アドレス、および読み出し方向から、アドレス算出回路
６により回転または鏡像変換に応じて画像データメモリ
２の画像データ読み出しアドレスを算出する。
Description
【０００１】
【産業上の利用分野】本発明は、画像の回転と鏡像変換
が可能な画像処理装置に関する。
が可能な画像処理装置に関する。
【０００２】
【従来の技術】回転および鏡像変換が可能な従来の画像
処理装置の一例としては、回転および鏡像変換を行う際
に、画像メモリに格納されている画像データを一時退避
用メモリに一旦移し、この画像データを回転および鏡像
変換に応じて並び換え、並び換えた画像データを画像メ
モリに戻し、画像メモリから予め定めた順序で画像デー
タを読み出し、出力装置に出力するようにしたものが知
られている。
処理装置の一例としては、回転および鏡像変換を行う際
に、画像メモリに格納されている画像データを一時退避
用メモリに一旦移し、この画像データを回転および鏡像
変換に応じて並び換え、並び換えた画像データを画像メ
モリに戻し、画像メモリから予め定めた順序で画像デー
タを読み出し、出力装置に出力するようにしたものが知
られている。
【０００３】また、回転および鏡像変換が可能な従来の
画像処理装置の他の例としては、メモリの縦横の画像サ
イズをそれぞれ２のｎ乗にし、回転および鏡像変換時に
は、カウンタでカウントした行アドレスと列アドレスを
入れ替えて新しい行アドレスと列アドレスとし、このア
ドレスの入れ替えとアップダウンカウンタの組み合わせ
により回転および鏡像変換を行うようにしたものが知ら
れている。
画像処理装置の他の例としては、メモリの縦横の画像サ
イズをそれぞれ２のｎ乗にし、回転および鏡像変換時に
は、カウンタでカウントした行アドレスと列アドレスを
入れ替えて新しい行アドレスと列アドレスとし、このア
ドレスの入れ替えとアップダウンカウンタの組み合わせ
により回転および鏡像変換を行うようにしたものが知ら
れている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来例では、画像メモリに格納されている画像データを一
時退避用メモリに一旦移し、回転または鏡像変換を行っ
た後、画像メモリに戻すようにしたので、処理時間に限
界があり、処理時間をこれ以上短縮することができなか
った。
来例では、画像メモリに格納されている画像データを一
時退避用メモリに一旦移し、回転または鏡像変換を行っ
た後、画像メモリに戻すようにしたので、処理時間に限
界があり、処理時間をこれ以上短縮することができなか
った。
【０００５】また、他の従来例では、縦横の画像サイズ
を２のｎ乗に選ぶようにしたので、画像の縦横のサイズ
が決まってしまい、画像の縦横サイズが任意の場合、メ
モリに無駄が生じ有効に利用できないという問題点があ
った。
を２のｎ乗に選ぶようにしたので、画像の縦横のサイズ
が決まってしまい、画像の縦横サイズが任意の場合、メ
モリに無駄が生じ有効に利用できないという問題点があ
った。
【０００６】本発明の目的は、上記のような問題点を解
決し、一時退避用のメモリを用いることなく、任意のサ
イズの画像を回転および鏡像変換することができる画像
処理装置を提供することにある。
決し、一時退避用のメモリを用いることなく、任意のサ
イズの画像を回転および鏡像変換することができる画像
処理装置を提供することにある。
【０００７】
【課題を解決するための手段】このような目的を達成す
るため、本発明は、画像データを格納した画像データ格
納手段と、該画像データ格納手段の回転と鏡像変換に対
する読み出し開始アドレスと読み出し方向を格納した格
納手段と、前記画像データ格納手段に格納されている画
像の縦横の長さと、前記格納手段に格納されている読み
出し開始アドレスおよび読み出し方向から回転または鏡
像変換に応じて前記画像データ格納手段の画像データ読
み出しアドレスを算出する算出手段とを備えたことを特
徴とする。
るため、本発明は、画像データを格納した画像データ格
納手段と、該画像データ格納手段の回転と鏡像変換に対
する読み出し開始アドレスと読み出し方向を格納した格
納手段と、前記画像データ格納手段に格納されている画
像の縦横の長さと、前記格納手段に格納されている読み
出し開始アドレスおよび読み出し方向から回転または鏡
像変換に応じて前記画像データ格納手段の画像データ読
み出しアドレスを算出する算出手段とを備えたことを特
徴とする。
【０００８】
【作用】本発明では、画像データ格納手段に格納されて
いる画像の縦横の長さと、格納手段に格納されている読
み出し開始アドレスおよび読み出し方向から、算出手段
により回転または鏡像変換に応じて画像データ格納手段
の画像データ読み出しアドレスを算出する。
いる画像の縦横の長さと、格納手段に格納されている読
み出し開始アドレスおよび読み出し方向から、算出手段
により回転または鏡像変換に応じて画像データ格納手段
の画像データ読み出しアドレスを算出する。
【０００９】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。
に説明する。
【００１０】図１は本発明の一実施例を示す。
【００１１】図において、１はスキャナである。２は画
像データメモリで、スキャナ１からの画像データが格納
されている。３はメモリで、回転と鏡像変換に対する画
像データメモリ１の読み出し開始アドレスと読み出し方
向が格納されている。４はメモリコントローラで、メモ
リ１と画像データメモリ２のリードライト等を制御する
ものである。５はシステムコントローラで、本システム
を制御するものである。６はアドレス算出回路で、画像
データメモリ２に格納された画像の縦横の長さと、メモ
リ３に格納されている読み出し開始アドレスおよび読み
出し方向から回転または鏡像変換に応じて画像データメ
モリ２の画像データ読み出しアドレスを算出するもので
ある。７は図示しないホストとのインターフェース回路
（Ｉ／Ｆ）である。
像データメモリで、スキャナ１からの画像データが格納
されている。３はメモリで、回転と鏡像変換に対する画
像データメモリ１の読み出し開始アドレスと読み出し方
向が格納されている。４はメモリコントローラで、メモ
リ１と画像データメモリ２のリードライト等を制御する
ものである。５はシステムコントローラで、本システム
を制御するものである。６はアドレス算出回路で、画像
データメモリ２に格納された画像の縦横の長さと、メモ
リ３に格納されている読み出し開始アドレスおよび読み
出し方向から回転または鏡像変換に応じて画像データメ
モリ２の画像データ読み出しアドレスを算出するもので
ある。７は図示しないホストとのインターフェース回路
（Ｉ／Ｆ）である。
【００１２】図２は図１図示アドレス算出回路６の構成
を示す。
を示す。
【００１３】図において、１０はＸレジスタで、Ｘ方向
の画像サイズが格納されている。８０は排他的論理和
（ＸＯＲ）ゲートで、Ｘレジスタ１０からの画像サイズ
を表す信号と制御信号ＹＤＯＷＮとの排他的論理和を演
算するものである。５０は加算器で、信号ＸＤＯＷＮが
０の場合、フリップフロップ（Ｆ／Ｆ）４０から端子Ａ
に入力される信号とＸＯＲゲート８０から端子Ｂに入力
される信号の和を演算し、信号ＸＤＯＷＮが１の場合、
端子Ａに入力される信号と端子Ｂに入力される信号の差
を演算し、演算結果をＹ端子から出力する。２０はＹス
タートレジスタで、画像メモリの読み出し開始アドレス
（通常は０である）が格納されている。３０はセレクタ
で、信号ＹＬｏａｄが０の場合、端子Ａの信号を選択
し、信号ＹＬｏａｄが１の場合、端子Ｂの信号を選択
し、Ｙスタートレジスタ２０からの読み出し開始アドレ
スかあるいは加算器５０のＹ端子からの信号のいずれか
一方を選択するものである。４０はＦ／Ｆで、セレクタ
３０からのデータを確定するものである。
の画像サイズが格納されている。８０は排他的論理和
（ＸＯＲ）ゲートで、Ｘレジスタ１０からの画像サイズ
を表す信号と制御信号ＹＤＯＷＮとの排他的論理和を演
算するものである。５０は加算器で、信号ＸＤＯＷＮが
０の場合、フリップフロップ（Ｆ／Ｆ）４０から端子Ａ
に入力される信号とＸＯＲゲート８０から端子Ｂに入力
される信号の和を演算し、信号ＸＤＯＷＮが１の場合、
端子Ａに入力される信号と端子Ｂに入力される信号の差
を演算し、演算結果をＹ端子から出力する。２０はＹス
タートレジスタで、画像メモリの読み出し開始アドレス
（通常は０である）が格納されている。３０はセレクタ
で、信号ＹＬｏａｄが０の場合、端子Ａの信号を選択
し、信号ＹＬｏａｄが１の場合、端子Ｂの信号を選択
し、Ｙスタートレジスタ２０からの読み出し開始アドレ
スかあるいは加算器５０のＹ端子からの信号のいずれか
一方を選択するものである。４０はＦ／Ｆで、セレクタ
３０からのデータを確定するものである。
【００１４】１００はセレクタで、信号ＲＯＴに基づ
き、水平読み出しクロックＨＣＬＫと垂直読み出しクロ
ックＶＣＬＫか、あるいは画像の水平方向の読み出しエ
リアを示す信号ＨＣＬＲと画像の垂直方向の読み出しエ
リアを示す信号ＶＣＬＲのうちいずれか一方を選択する
ものである。６０はカウンタで、信号ＸＣＬＲが０にな
ってからの信号ＸＣＬＫをカウントするものである。９
０はＸＯＲゲートで、カウンタ６０からの信号と制御信
号ＸＤＯＷＮとの排他的論理和を演算するものである。
７０は加算器で、信号ＸＤＯＷＮが０の場合、Ｆ／Ｆ４
０から端子Ａに入力される信号とＸＯＲ９０から端子Ｂ
に入力される信号の和を演算し、信号ＸＤＯＷＮが１の
場合、Ｆ／Ｆ４０から端子Ａに入力される信号とＸＯＲ
９０から端子Ｂに入力される信号の差を演算し、実アド
レスを得るものである。
き、水平読み出しクロックＨＣＬＫと垂直読み出しクロ
ックＶＣＬＫか、あるいは画像の水平方向の読み出しエ
リアを示す信号ＨＣＬＲと画像の垂直方向の読み出しエ
リアを示す信号ＶＣＬＲのうちいずれか一方を選択する
ものである。６０はカウンタで、信号ＸＣＬＲが０にな
ってからの信号ＸＣＬＫをカウントするものである。９
０はＸＯＲゲートで、カウンタ６０からの信号と制御信
号ＸＤＯＷＮとの排他的論理和を演算するものである。
７０は加算器で、信号ＸＤＯＷＮが０の場合、Ｆ／Ｆ４
０から端子Ａに入力される信号とＸＯＲ９０から端子Ｂ
に入力される信号の和を演算し、信号ＸＤＯＷＮが１の
場合、Ｆ／Ｆ４０から端子Ａに入力される信号とＸＯＲ
９０から端子Ｂに入力される信号の差を演算し、実アド
レスを得るものである。
【００１５】次に、読み出しアドレス算出方法を説明す
る。
る。
【００１６】画像データメモリ２上のアドレスは画像の
左上の頂点を０とし、水平方向に１づつ増えていく。そ
して、画像の右端のアドレスの次のアドレスを次のライ
ンの左端のアドレスとする。このようにアドレスを配置
した場合、読み出される実アドレスは アドレス＝ＹＳ＋ｈ＋ｘ×ｖ （１） ただし、ＹＳ：読み出し開始位置（通常０） ｈ：ＨＣＬＲが０になってから入力されたＨＣＬＫの数 ｖ：ＶＣＬＲが０になってから入力されたＶＣＬＫの数 ｘ：画像のｘ方向の画素数 と表すことができる。
左上の頂点を０とし、水平方向に１づつ増えていく。そ
して、画像の右端のアドレスの次のアドレスを次のライ
ンの左端のアドレスとする。このようにアドレスを配置
した場合、読み出される実アドレスは アドレス＝ＹＳ＋ｈ＋ｘ×ｖ （１） ただし、ＹＳ：読み出し開始位置（通常０） ｈ：ＨＣＬＲが０になってから入力されたＨＣＬＫの数 ｖ：ＶＣＬＲが０になってから入力されたＶＣＬＫの数 ｘ：画像のｘ方向の画素数 と表すことができる。
【００１７】式（１）で表されるアドレスを図２に示す
アドレス算出回路６により算出するには次のようにす
る。セレクタ１００により、信号ＸＣＬＫと信号ＸＣＬ
Ｒとしてそれぞれ信号ＨＣＬＫと信号ＹＬｏａｄを選択
し、信号ＹＣＬＫと信号ＹＣＬＲとしてそれぞれ信号Ｖ
ＣＬＫと信号ＶＣＬＲを選択する。ついで、Ｘレジスタ
１０に画像のＸ軸方向の画素数をセットし、Ｙスタート
レジスタ２０に読み出し開始位置をセットする。
アドレス算出回路６により算出するには次のようにす
る。セレクタ１００により、信号ＸＣＬＫと信号ＸＣＬ
Ｒとしてそれぞれ信号ＨＣＬＫと信号ＹＬｏａｄを選択
し、信号ＹＣＬＫと信号ＹＣＬＲとしてそれぞれ信号Ｖ
ＣＬＫと信号ＶＣＬＲを選択する。ついで、Ｘレジスタ
１０に画像のＸ軸方向の画素数をセットし、Ｙスタート
レジスタ２０に読み出し開始位置をセットする。
【００１８】信号ＹＬｏａｄが０のとき、セレクタ３０
の出力信号をフリップフロップ４０にセットし、信号Ｙ
Ｌｏａｄ信号が１になると、信号ＹＣＬＫがフリップフ
ロップ４０に入力されるごとに、フリップフロップ４０
の出力、すなわち画像データのｘ方向の画素数ｘを加算
器５０により加算する。したがって、フリップフロップ
４０の出力はＹＳ＋ｘ×ｖとなる。
の出力信号をフリップフロップ４０にセットし、信号Ｙ
Ｌｏａｄ信号が１になると、信号ＹＣＬＫがフリップフ
ロップ４０に入力されるごとに、フリップフロップ４０
の出力、すなわち画像データのｘ方向の画素数ｘを加算
器５０により加算する。したがって、フリップフロップ
４０の出力はＹＳ＋ｘ×ｖとなる。
【００１９】一方、カウンタ６０では信号ＸＣＬＫと信
号ＸＣＬＲにより水平方向の画素がカウントされる。カ
ウンタ６０の出力はｈとなる。
号ＸＣＬＲにより水平方向の画素がカウントされる。カ
ウンタ６０の出力はｈとなる。
【００２０】そして、信号ＸＤＯＷＮを０にし、加算器
７０によりフリップフロップ４０の出力、すなわちＹＳ
＋ｘ×ｖと、カウンタ６０の出力、すなわちｈを加算す
る。その結果、加算器７０から実アドレス、すなわちＹ
Ｓ＋ｘ×ｖ＋ｈが出力される。
７０によりフリップフロップ４０の出力、すなわちＹＳ
＋ｘ×ｖと、カウンタ６０の出力、すなわちｈを加算す
る。その結果、加算器７０から実アドレス、すなわちＹ
Ｓ＋ｘ×ｖ＋ｈが出力される。
【００２１】次に、左９０°回転の場合の読み出しアド
レス算出方法を説明する。
レス算出方法を説明する。
【００２２】画像の左９０°回転とは例えば図３（ａ）
に示す１０×８画素の画像を図３（ｂ）に示す画像にす
ることである。左９０°回転は図３から分かるように垂
直方向のラインを右から左に読み出すことにより実現す
ることができる。
に示す１０×８画素の画像を図３（ｂ）に示す画像にす
ることである。左９０°回転は図３から分かるように垂
直方向のラインを右から左に読み出すことにより実現す
ることができる。
【００２３】画像データメモリ２上のアドレスは上述し
たように画像の左上の頂点を０とし、水平方向に１づつ
増えていく。そして、画像の右端のアドレスの次のアド
レスを次のラインの左端のアドレスとする。このように
アドレスを配置した場合、読み出される実アドレスは アドレス＝ＹＳ＋ｘ×ｈ−ｖ （２） ただし、ＹＳ：読み出し開始位置（通常０） ｈ：ＨＣＬＲが０になってから入力されたＨＣＬＫの数 ｖ：ＶＣＬＲが０になってから入力されたＶＣＬＫの数 ｘ：画像のｘ方向の画素数 と表すことができる。
たように画像の左上の頂点を０とし、水平方向に１づつ
増えていく。そして、画像の右端のアドレスの次のアド
レスを次のラインの左端のアドレスとする。このように
アドレスを配置した場合、読み出される実アドレスは アドレス＝ＹＳ＋ｘ×ｈ−ｖ （２） ただし、ＹＳ：読み出し開始位置（通常０） ｈ：ＨＣＬＲが０になってから入力されたＨＣＬＫの数 ｖ：ＶＣＬＲが０になってから入力されたＶＣＬＫの数 ｘ：画像のｘ方向の画素数 と表すことができる。
【００２４】式（２）で表されるアドレスを図２に示す
アドレス算出回路６により算出するには次のようにす
る。制御信号ＲＯＴを１にし、セレクタ１００により、
信号ＸＣＬＫ，信号ＸＣＬＲとして信号ＶＣＬＫ，信号
ＶＣＬＲを選択し、信号ＹＣＬＫ，信号ＹＬｏａｄとし
て信号ＨＣＬＫ，信号ＨＣＬＲを選択する。そして、Ｙ
スタートレジスタ２０にメモリの読み出し開始位置、す
なわち右上のアドレスをセットする。
アドレス算出回路６により算出するには次のようにす
る。制御信号ＲＯＴを１にし、セレクタ１００により、
信号ＸＣＬＫ，信号ＸＣＬＲとして信号ＶＣＬＫ，信号
ＶＣＬＲを選択し、信号ＹＣＬＫ，信号ＹＬｏａｄとし
て信号ＨＣＬＫ，信号ＨＣＬＲを選択する。そして、Ｙ
スタートレジスタ２０にメモリの読み出し開始位置、す
なわち右上のアドレスをセットする。
【００２５】信号ＹＬｏａｄが０のとき、セレクタ３０
の出力信号をフリップフロップ４０にセットし、信号Ｙ
Ｌｏａｄ信号が１になると、信号ＹＣＬＫがフリップフ
ロップ４０に入力されるごとに、フリップフロップ４０
の出力を加算する。従って、フリップフロップ４０の出
力はＹＳ＋ｘ×ｈとなる。
の出力信号をフリップフロップ４０にセットし、信号Ｙ
Ｌｏａｄ信号が１になると、信号ＹＣＬＫがフリップフ
ロップ４０に入力されるごとに、フリップフロップ４０
の出力を加算する。従って、フリップフロップ４０の出
力はＹＳ＋ｘ×ｈとなる。
【００２６】一方、カウンタ６０では信号ＨＣＬＫと信
号ＨＣＬＲにより垂直方向の画素がカウントされる。カ
ウンタ６０の出力はｖとなる。
号ＨＣＬＲにより垂直方向の画素がカウントされる。カ
ウンタ６０の出力はｖとなる。
【００２７】そして、信号ＸＤＯＷＮを１にし、加算器
７０によりフリップフロップ４０の出力、すなわちＹＳ
＋ｘ×ｈと、カウンタ６０の出力、すなわちｖを加算す
る。その結果、加算器７０から実アドレス、すなわちＹ
Ｓ＋ｘ×ｈ−ｖが出力される。従って、アドレスは信号
ＨＣＬＫで上から下に読み出され、信号ＶＣＬＫで右か
ら左に読み出されることになる。
７０によりフリップフロップ４０の出力、すなわちＹＳ
＋ｘ×ｈと、カウンタ６０の出力、すなわちｖを加算す
る。その結果、加算器７０から実アドレス、すなわちＹ
Ｓ＋ｘ×ｈ−ｖが出力される。従って、アドレスは信号
ＨＣＬＫで上から下に読み出され、信号ＶＣＬＫで右か
ら左に読み出されることになる。
【００２８】次に、鏡像変換の場合の読み出しアドレス
算出方法を説明する。
算出方法を説明する。
【００２９】鏡像変換は画像データの右上から左に向か
って水平方向に１ラインづつ読み出すことにより実現す
ることができる。
って水平方向に１ラインづつ読み出すことにより実現す
ることができる。
【００３０】画像データメモリ２上のアドレスは上述し
たように画像の左上の頂点を０とし、水平方向に１づつ
増えていき、画像の右端のアドレスの次のアドレスを次
のラインの左端のアドレスとする。このようにアドレス
を配置した場合、読み出される実アドレスは アドレス＝ＹＳ＋ｘ×ｖ−ｈ （３） ただし、ＹＳ：読み出し開始位置（通常０） ｈ：ＨＣＬＲが０になってから入力されたＨＣＬＫの数 ｖ：ＶＣＬＲが０になってから入力されたＶＣＬＫの数 ｘ：画像のｘ方向の画素数 と表すことができる。
たように画像の左上の頂点を０とし、水平方向に１づつ
増えていき、画像の右端のアドレスの次のアドレスを次
のラインの左端のアドレスとする。このようにアドレス
を配置した場合、読み出される実アドレスは アドレス＝ＹＳ＋ｘ×ｖ−ｈ （３） ただし、ＹＳ：読み出し開始位置（通常０） ｈ：ＨＣＬＲが０になってから入力されたＨＣＬＫの数 ｖ：ＶＣＬＲが０になってから入力されたＶＣＬＫの数 ｘ：画像のｘ方向の画素数 と表すことができる。
【００３１】式（３）で表されるアドレスを図２に示す
アドレス算出回路６により算出するには次のようにす
る。制御信号ＲＯＴを０にし、セレクタ１００により、
信号ＸＣＬＫ，信号ＸＣＬＲとして信号ＨＣＬＫ，信号
ＨＣＬＲを選択し、信号ＹＣＬＫ，信号ＹＬｏａｄとし
て信号ＶＣＬＫ，信号ＶＣＬＲを選択する。そして、Ｙ
スタートレジスタ２０にメモリの読み出し開始位置、す
なわち右上のアドレスをセットする。
アドレス算出回路６により算出するには次のようにす
る。制御信号ＲＯＴを０にし、セレクタ１００により、
信号ＸＣＬＫ，信号ＸＣＬＲとして信号ＨＣＬＫ，信号
ＨＣＬＲを選択し、信号ＹＣＬＫ，信号ＹＬｏａｄとし
て信号ＶＣＬＫ，信号ＶＣＬＲを選択する。そして、Ｙ
スタートレジスタ２０にメモリの読み出し開始位置、す
なわち右上のアドレスをセットする。
【００３２】信号ＹＬｏａｄが０のとき、セレクタ３０
の出力信号をフリップフロップ４０にセットし、信号Ｙ
Ｌｏａｄ信号が１になると、信号ＹＣＬＫがフリップフ
ロップ４０に入力されるごとに、フリップフロップ４０
の出力、すなわち画像データのｘ方向の画素数ｘを加算
器５０により加算する。したがって、フリップフロップ
４０の出力はＹＳ＋ｘ×ｖとなる。
の出力信号をフリップフロップ４０にセットし、信号Ｙ
Ｌｏａｄ信号が１になると、信号ＹＣＬＫがフリップフ
ロップ４０に入力されるごとに、フリップフロップ４０
の出力、すなわち画像データのｘ方向の画素数ｘを加算
器５０により加算する。したがって、フリップフロップ
４０の出力はＹＳ＋ｘ×ｖとなる。
【００３３】一方、カウンタ６０では信号ＸＣＬＫと信
号ＸＣＬＲにより水平方向の画素がカウントされる。カ
ウンタ６０の出力はｈとなる。
号ＸＣＬＲにより水平方向の画素がカウントされる。カ
ウンタ６０の出力はｈとなる。
【００３４】そして、信号ＸＤＯＷＮを１にし、加算器
７０によりフリップフロップ４０の出力、すなわちＹＳ
＋ｘ×ｖと、カウンタ６０の出力、すなわちｈを加算す
る。その結果、加算器７０から実アドレス、すなわちＹ
Ｓ＋ｘ×ｖ−ｈが出力される。従って、アドレスは信号
ＨＣＬＫで右から左に読み出され、信号ＶＣＬＫで上か
ら下に読み出されることになる。
７０によりフリップフロップ４０の出力、すなわちＹＳ
＋ｘ×ｖと、カウンタ６０の出力、すなわちｈを加算す
る。その結果、加算器７０から実アドレス、すなわちＹ
Ｓ＋ｘ×ｖ−ｈが出力される。従って、アドレスは信号
ＨＣＬＫで右から左に読み出され、信号ＶＣＬＫで上か
ら下に読み出されることになる。
【００３５】本実施例では、左９０°回転と鏡像変換の
例を説明したが、画像データメモリ２に格納されている
画像の縦横の長さと、メモリ３に格納されている読み出
し開始アドレスおよび読み出し方向から、９０°回転、
１８０°回転に応じて画像データメモリ２の画像データ
読み出しアドレスを算出することが可能である。
例を説明したが、画像データメモリ２に格納されている
画像の縦横の長さと、メモリ３に格納されている読み出
し開始アドレスおよび読み出し方向から、９０°回転、
１８０°回転に応じて画像データメモリ２の画像データ
読み出しアドレスを算出することが可能である。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
画像データ格納手段に格納されている画像の縦横の長さ
と、格納手段に格納されている読み出し開始アドレスお
よび読み出し方向から、回転または鏡像変換に応じて画
像データ格納手段の画像データ読み出しアドレスを算出
するようにしたので、一時退避用のメモリを用いること
なく、任意のサイズの画像を回転および鏡像変換するこ
とができるという効果がある。
画像データ格納手段に格納されている画像の縦横の長さ
と、格納手段に格納されている読み出し開始アドレスお
よび読み出し方向から、回転または鏡像変換に応じて画
像データ格納手段の画像データ読み出しアドレスを算出
するようにしたので、一時退避用のメモリを用いること
なく、任意のサイズの画像を回転および鏡像変換するこ
とができるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１図示アドレス算出回路６の構成を示すブロ
ック図である。
ック図である。
【図３】左９０°回転を説明するための図である。
１ スキャナ ２ 画像データメモリ ３ メモリ ４ メモリコントローラ ５ システムコントローラ ６ アドレス算出回路 ７ インターフェース回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 画像データを格納した画像データ格納手
段と、 該画像データ格納手段の回転と鏡像変換に対する読み出
し開始アドレスと読み出し方向を格納した格納手段と、 前記画像データ格納手段に格納されている画像の縦横の
長さと、前記格納手段に格納されている読み出し開始ア
ドレスおよび読み出し方向から回転または鏡像変換に応
じて前記画像データ格納手段の画像データ読み出しアド
レスを算出する算出手段とを備えたことを特徴とする画
像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3175245A JPH0520450A (ja) | 1991-07-16 | 1991-07-16 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3175245A JPH0520450A (ja) | 1991-07-16 | 1991-07-16 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520450A true JPH0520450A (ja) | 1993-01-29 |
Family
ID=15992801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3175245A Pending JPH0520450A (ja) | 1991-07-16 | 1991-07-16 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520450A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5712714A (en) * | 1994-07-18 | 1998-01-27 | Mita Industrial Co., Ltd. | Image processing apparatus |
| US5724663A (en) * | 1994-08-16 | 1998-03-03 | Hyundai Motor Company, Ltd. | Car phone connected to a vehicle audio unit having visual indication |
| US6108567A (en) * | 1997-05-30 | 2000-08-22 | Nec Corporation | Radio communication apparatus having a hands-free communication mode |
-
1991
- 1991-07-16 JP JP3175245A patent/JPH0520450A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5712714A (en) * | 1994-07-18 | 1998-01-27 | Mita Industrial Co., Ltd. | Image processing apparatus |
| US5724663A (en) * | 1994-08-16 | 1998-03-03 | Hyundai Motor Company, Ltd. | Car phone connected to a vehicle audio unit having visual indication |
| US6108567A (en) * | 1997-05-30 | 2000-08-22 | Nec Corporation | Radio communication apparatus having a hands-free communication mode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5621866A (en) | Image processing apparatus having improved frame buffer with Z buffer and SAM port | |
| US5040066A (en) | Apparatus for generating control signals of a video mixer system | |
| JPH08305625A (ja) | 演算処理機能付き半導体メモリ及びそれを用いた処理装置 | |
| JPH0520450A (ja) | 画像処理装置 | |
| US6108746A (en) | Semiconductor memory having an arithmetic function and a terminal arrangement for coordinating operation with a higher processor | |
| JPS6382530A (ja) | 半導体記憶装置 | |
| JPH0734225B2 (ja) | 画像処理装置 | |
| JPH04349496A (ja) | 画像処理装置及びその方式 | |
| JP2753349B2 (ja) | 任意角回転画像データ入出力方法及びその入出力回路並びにこれらを用いた電子ファイル装置 | |
| JP2940060B2 (ja) | 半導体メモリ装置 | |
| JPS62297951A (ja) | メモリ回路 | |
| JP3877054B2 (ja) | 画像縮小変倍装置 | |
| JP3247441B2 (ja) | 画像処理装置 | |
| JP2776957B2 (ja) | 画像拡大縮小方法及びその装置 | |
| JPS58116860A (ja) | イメ−ジ・メモリ・システムにおけるイメ−ジ配列の縦横変換回路 | |
| JPS59224891A (ja) | イメ−ジデ−タの回転制御方式 | |
| JPS62284441A (ja) | アドレス制御装置 | |
| JPH0969155A (ja) | 画像処理装置及びその方法 | |
| JPS63184878A (ja) | 画像処理装置 | |
| JPS60107151A (ja) | ベクトル展開方式 | |
| JPH09251545A (ja) | 画像処理装置 | |
| JPH0863595A (ja) | 画像の回転処理方法およびその装置 | |
| JPH023196B2 (ja) | ||
| JPH06214556A (ja) | 画像処理装置 | |
| JPH01280971A (ja) | ワイプパターン発生装置 |