JPH0969155A

JPH0969155A - 画像処理装置及びその方法

Info

Publication number: JPH0969155A
Application number: JP8177277A
Authority: JP
Inventors: Hideaki Shimizu; 秀昭清水
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-06-19
Filing date: 1996-06-18
Publication date: 1997-03-11

Abstract

(57)【要約】【課題】２次元のメモリプレーンに対して任意の方向
から書き込み、任意の方向から読み出すという制御を連
続的に行うことができる画像処理装置及びその方法を提
供する。【解決手段】２次元方向の広がりを有するイメージプ
レーンから転送された画像データを、同じく２次元方向
の広がりを有するメモリプレーンへ連続的に書き込んだ
り、該メモリプレーンより画像データを連続的に読み出
す際、イメージプレーン内の所定単位ブロックの画像デ
ータをアクセスするための第１のアドレスを第２のアド
レスに変換する。そして、上記の単位ブロックの画像デ
ータを１行分の画像データとして、第２のアドレスにて
指定されるメモリプレーンの１行分の記憶領域に格納す
る。さらに、１行分の記憶領域に格納された画像データ
を、メモリプレーンの行方向に読み出すことで、上記の
単位ブロックに対応する画像データに所定の画像処理を
施す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、２次元画
像データを記憶し、その記憶した画像データの回転処
理、鏡像処理等を高速に行うことが可能な画像処理装置
及びその方法に関するものである。

【０００２】

【従来の技術】近年、画像データの高解像度化や画像デ
ータを処理する装置の処理スピードの向上に伴い、画像
データ処理装置における画像データの転送速度が急激に
高速化している。またそれとは別に、画像データの保存
や編集加工の目的で使用される画像メモリが処理装置内
に必須のものとなりつつある。このような現状に対し、
メモリに対してデータの書き込み・読み出しを行う速度
を高速度化して、それを画像データ転送速度と同等のも
のとするのは困難と考えられており、そのためには高速
なメモリアクセスが必要である。

【０００３】そこで、メモリに対する高速アクセスを実
現するために、メモリデバイス側でも様々な機能が考え
出され製品化されつつある。

【０００４】

【発明が解決しようとする課題】しかしながら、記憶し
た画像データを回転したり鏡像を作り出したりする画像
の編集、加工を行う場合には、従来のアクセス速度はま
だ不十分である。すなわち、メモリデバイスは一般的に
２次元の空間であるメモリプレーンを持つ構成になって
いるが、画像の編集、加工を行う場合には、連続した画
像データを、メモリプレーンに対して任意の方向から書
き込み、任意の方向から読み出すという制御を連続的に
行うことが必要である。

【０００５】ところが、高速アクセス可能なメモリデバ
イスでは、行方向の連続アクセスは非常に高速になって
きているが、列方向の連続アクセスは構造上の問題で困
難となっている。そのためメモリプレーンに対して任意
の方向から書き込み、任意の方向から読み出すという制
御を高速でかつ連続的に行うことができないという問題
がある。

【０００６】本発明は、上述の問題に着目してなされた
ものであり、入力した画像から見てメモリプレーンに対
して任意の方向から書き込み、任意の方向から読み出す
という制御を連続的に行い、例えば記憶した画像データ
を回転したり鏡像を作り出したりする画像の編集、加工
を高速で行えるようにした画像処理装置及びその方法を
提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、２次元方向の広がりを有する画像データ
を、記憶手段へ書き込み、また該記憶手段より画像デー
タを読み出す画像処理装置において、所定単位ブロック
の画像データを、前記記憶手段において１行分の画像デ
ータとして格納するためのアドレスを設定する設定手段
と、前記１行分の画像データを、前記設定手段で設定し
たアドレスにて指定される前記記憶手段の１行分の記憶
領域に格納する格納手段とを備える。

【０００８】また、他の発明は、２次元方向の広がりを
有する画像データを、記憶手段へ書き込み、また該記憶
手段より画像データを読み出す画像処理方法において、
所定単位ブロックの画像データを、前記記憶手段におい
て１行分の画像データとして格納するためのアドレスを
設定する設定工程と、前記１行分の画像データを、前記
設定工程で設定したアドレスにて指定される前記記憶手
段の１行分の記憶領域に格納する格納工程とを備える。

【０００９】

【発明の実施の形態】以下本発明の実施の形態を図面を
参照して説明する。

【００１０】図１は、本発明の一実施の形態にかかる画
像データ記憶装置の要部の構成を示すブロック図であ
り、この画像データ記憶装置１０は、後述するように画
像データの構造を変換する構造変換部２と、画像データ
を記憶する画像記憶部４と、画像データの回転・鏡像処
理を行う配置転換部６と、画像転送構造を再びもとの２
次元構造に変換する逆構造変換部８とを備える。

【００１１】同図において、１は不図示の外部装置、例
えば、原稿リーダ、パーソナルコンピュータより当該装
置に入力される画像データであり、ここではデジタル画
像データがラスター方式で転送される。

【００１２】図２は構造変換部２の内部構成を示すブロ
ック図である。構造変換部２は、図２に示すように１画
素８ビットの入力画像データ１を１２８ビットの出力画
像データ３として出力し、転送速度を入力データの１／
１６に低下させる。

【００１３】この構造変換部２はラインバッファ２０
１，２０２，２０３，２０４からなり、１ライン毎に遅
延させた４ライン分の画像データを作り出すバッファ２
２１と、この４ライン分のラインバッファと同じ構成を
持つラインバッファ２０５，２０６，２０７，２０８か
らなるバッファ２２２と、データセレクタ２１１と、シ
リアル／パラレル変換器２１３を備えている。

【００１４】バッファ２２１，２２２は、一方が入力デ
ータ１と同じ転送時間で４ライン遅延動作を行っている
最中に、他方のバッファからは、入力データ１に比べ１
／４の転送速度で４ライン分のデータを同時に３２ビッ
トデータ２０９，２１０として読み出す動作のみを行
い、これらの動作を交互に継続して行っている。セレク
タ２１１は、４ライン毎にデータ２０９，２１０を切り
替えることで１／４の速度変換動作を連続的に行う。

【００１５】シリアル／パラレル変換器２１３は、入力
データ１に比べ転送速度が１／４の画像データ２１２
（３２ビットデータ）を１２８ビットデータに変換する
ことで、さらに１／４の転送速度変換動作を行う。

【００１６】このようにして、８ビットの入力データ１
が１２８ビットのデータ３に変換されるので、入力デー
タ１に比べ１／１６の転送速度で、４ライン×４画素分
の画像データを１データ（１ブロック）として扱うこと
が可能となる。

【００１７】ここでは４×４の画像データを１アクセス
データとすることで転送速度を１／１６にしたが、この
比率は入力画像の転送速度とメモリアクセス時間の関係
から決まるものである。すなわち、２×２の画像データ
により１／４の転送速度変換ですむ場合もあれば、８×
８の画像データにより１／６４の転送速度を実現しなく
てはならない場合もあるが、これらの場合についてもこ
こに示した方法と同様の方法で転送速度の変換を実現可
能である。

【００１８】このように構造変換部２により転送速度を
遅くすることにより、次段の画像記憶部４でのメモリ書
き込み／読み出しサイクルを行うことが可能になる。

【００１９】図３は画像記憶部４の内部構成を示すブロ
ック図である。画像記憶部４は、図３に示すように、２
次元のメモリプレーンを有するメモリ１０４と、メモリ
１０４のアドレスカウンタ１０７、１０８と、アドレス
カウンタ１０７、１０８の所定のビットを選択するアド
レスセレクタ１０９と、メモリプレーンの変換を行うメ
モリプレーンコンバータ１１０と、１２８ビットデータ
が入力されるバッファ１１５、１１６と、バッファ１１
５、１１６の出力を選択するセレクタ１１７と、メモリ
１０４に対するデータの書き込み・読み出しの切り換え
を行うデータセレクタ１０５と、メモリ１０４から読み
出されたデータを一時的に記憶するバッファ１２０、１
２１と、バッファ１２０、１２１の出力を選択するセレ
クタ１２２と、データセレクタ１０５、メモリプレーン
コンバータ１１０、アドレスセレクタ１０９及びアドレ
スカウンタ１０７、１０８の制御を行うコントローラ１
０６とを備える。

【００２０】コントローラ１０６は、アドレスカウンタ
１０７、１０８のいずれか一方のカウンタ値がメモリ１
０４の水平方向のアドレスとなり、他方のカウンタ値が
垂直方向のアドレスとなるように、アドレスセレクタ１
０９を制御する。

【００２１】また、コントローラ１０６は、カウンタ１
０７、１０８に任意に初期値をロードすること及びそれ
ぞれ独立にアップ／ダウンを選択することが可能であ
り、メモリ１０４に対する書き込み画像データ１１８と
読み出し画像データ１１９のアクセスは、コントローラ
１０６に制御されたデータセレクタ１０５が行う。

【００２２】メモリプレーンコンバータ１１０は、イメ
ージプレーンのアドレス情報をメモリアドレスに変換す
る処理を行う。この変換処理は、２次元方向の空間を持
つ画像領域を、メモリプレーンを構成する列と行の内、
１行のメモリ領域に割りふるためのアドレスビットの入
れ替えを行う処理である。

【００２３】図４は、上記の変換処理の内容を説明する
ための図であり、同図において７０１、７０２は、アド
レスカウンタ１０７、１０８のそれぞれのカウンタビッ
ト列である。また、７０３、７０４は、変換後の行アド
レス及び列アドレスのビット列を示す。変換処理は以下
のように行う。

【００２４】カウンタ１０７のビット０から４を行アド
レス７０３のビット０から４に置き換え、カウンタ１０
８のビット０から４を行アドレス７０３のビット５から
９に置き換えるとともに、カウンタ１０７のビット５か
ら９を列アドレス７０４のビット０から４に置き換え、
カウンタ１０８のビット５から９を列アドレス７０４の
ビット５から９に置き換える。

【００２５】そこで、１画素８ビットとして、４ライン
×４画素分の画像データを１つのブロックとした場合、
この置換処理により、図４の右側に示すようにイメージ
プレーン７０５の３２×３２個分のデータがメモリプレ
ーン７０６の１行記憶領域である１０２４×１に割り振
られる。つまり、１ライン毎に入力される画像データ
を、３２×３２ブロックが１行となる（１０２４×１）
ように、メモリプレーンに格納する。この場合、イメー
ジプレーン７０５の画像はすでに１データが１／１６画
素分のデータであるために、ここでは最大４０９６×４
０９６画素の画像データまで記憶できる。例えば４Ｍｅ
ｇａ−ｂｙｔｅＤＲＡＭの４ビット、１０２４×１０２
４プレーンタイプを使用する場合、１アクセスサイクル
で記憶するデータは１２８ビットなので、ここに示すメ
モリプレーンを形成するためには３２個のＤＲＡＭを同
時に動作させる。さらに大きな画像サイズが必要な場合
にはこのようなメモリプレーンを複数用意し、バンク切
替を行うことで容易に実現できる。

【００２６】また、図４ではメモリプレーンの１行デー
タに書き込むために画像データの３２×３２個分を置き
換えたが、この置き換えは１行を構成するビット数に制
約される。ここでは１行を構成するビット数が１０２４
ビットなのでその約数である３２という数値を基準単位
とした例を示した。

【００２７】図５に８×１２８というイメージプレーン
を当てはめた例を示すが、この場合にも行アドレス９０
３、列アドレス９０４は図４で示したものと同様の手法
を用いて変換できる。即ち、カウンタ１０７のビット０
から２を行アドレス９０３のビット０から２に置き換
え、カウンタ１０８のビット０から６を行アドレス９０
３のビット３から９に置き換えるとともに、カウンタ１
０７のビット３から９を列アドレス９０４のビット０か
ら６に置き換え、カウンタ１０８のビット７から９を列
アドレス９０４のビット７から９に置き換える。

【００２８】また、使用するメモリデバイスによっても
メモリプレーンの構成ビット数が異なる。例えば、１６
Ｍｅｇａ−ｂｙｔｅＤＲＡＭの８ビット単位のもので
は、２０４８×１０２４というタイプもあるが、基本的
に前述したように、行を構成するビット数の約数単位で
アドレス変換を行うことができる。

【００２９】このメモリプレーン変換を行うに当り、メ
モリの行ビット数による制約の他にメモリが許容できる
アクセス時間とハード規模による制約があるが、本実施
の形態ではバッファ１１５，１１６及び１２０，１２１
によって、その制約を克服している。

【００３０】図３の画像記憶部４に入力される画像デー
タ３は、８個のデータ毎にデータをラッチするバッファ
１１５，１１６に入力される。これらのバッファ１１
５，１１６はダブルバッファを構成する。ダブルバッフ
ァとしてのバッファ１１５，１１６には、交互に８個の
データを書き込み、片方のバッファに書き込んでいる最
中は、もう一方のバッファから、書き込みと違うタイミ
ングで読み出しを行っており、読み出したデータはセレ
クタ１１７で選択される。

【００３１】さらにデータセレクタ１０５ではメモリプ
レーンへの書き込み側を選択してセレクタ１１７で選択
したデータをメモリ１０４に書き込む。そのタイミング
を図６を用いて説明する。図６のタイミングチャート
は、メモリに対して画像データの書き込みと読み出しを
同時に連続して行うために、時分割で処理する場合のも
のである。すなわち、画像記憶部４に入力される画像デ
ータ３は、８０１に示す転送タイミングで連続して転送
されている。ここに示すデータは、例えばバッファ１１
５に、ここに示すタイミングで書き込まれ、一方バッフ
ァ１１６からはその前に書き込まれた８個のデータが読
み出される。その読み出しタイミングは、メモリアクセ
スデータ８２３の８個のデータ８２４に示すようにな
る。そのデータ８２３に合わせて、メモリアクセスアド
レス８０４をメモリ１０４に対して与える。８０５はこ
れから書き込みアクセスするメモリ１０４の列アドレス
で、８０６〜８１３まではその行アドレスである。ここ
ではメモリプレーンの１行を３２×３２のイメージプレ
ーンに割り振っているため、３２の約数単位でのアクセ
スが必須となり、ここでは８個単位でデータをアクセス
している。

【００３２】同様に読み出しアクセスに関しても、８１
４はこれから読み出しアクセスするメモリ１０４の列ア
ドレスで、８１５〜８２２まではその行アドレスを示
す。それから８２５に示す８個のデータが、メモリ１０
４から読み出された画像データ１１９である。８２６に
示すタイミングによりデータセレクタ１０５を切り替え
る。この読み出された画像データ１１９はさらにバッフ
ァ１２０，１２１によって、８０１に示す外部アクセス
タイミングに変換する。

【００３３】回転・鏡像処理を行うための配置変換部６
は、図８に示すように、あらかじめデータビットを入れ
換えた８種類の入力画像データから１つを選択するセレ
クタ６ａのみで構成され、画像データ記憶部４から読み
出した１２８ビットの画像データ５の各ビットが本来持
っている１〜１６（図７の１００１）までの位置情報を
変えることにより、図７に示すように、４×４の正方形
画像の回転・鏡像処理を行う。

【００３４】なお、この処理により読み出しと同時に画
像の回転方向や鏡像処理の有無を任意に設定できるが、
この配置変換部６は画像データ記憶部４の前段に配置し
てもよい。

【００３５】次に画像転送構造を再び４×４の２次元構
造に変換するための逆構造変換部８を、図９を参照して
説明する。逆構造変換部８は、４つのシリアル／パラレ
ル変換器６０１ａ〜６０１ｄと、ラインバッファ６０４
〜６０７及びセレクタ６１２ａ〜６１２ｃから成るバッ
ファ６０２と、バッファ６０２と同様に構成されたバッ
ファ６０３と、セレクタ６１５とを備えている。

【００３６】入力される１２８ビットの画像データ７
は、４つのシリアル／パラレル変換器６０１ａ〜６０１
ｄによって、３２×４から８×４の信号形態に変換され
る。この変換により、画像データの転送速度は入力デー
タ７の転送速度の４倍になる。次にダブルバッファ６０
２，６０３によって、さらに４倍の転送速度に変換さ
れ、結果として、画像データ１の転送速度と同じ転送速
度となる。シリアル／パラレル変換器６０１ａ〜６０１
ｄから出力される画像データはそれぞれラインバッファ
６０４〜６０７に書き込まれる。４ライン分が書き込ま
れた後は、ラインバッファ６０６の出力がラインバッフ
ァ６０７に入力されるように、同様にラインバッファ６
０５の出力がラインバッファ６０６に入力され、ライン
バッファ６０４の出力がラインバッファ６０５に入力さ
れるようにセレクタ６１２ａ〜６１２ｄにより切り替え
られる。

【００３７】それと同時にラインバッファ６０７からは
書き込み時の４倍速度で読み出し、その間にバッファ６
０３の４つのラインバッファ６０８〜６１１へ書き込み
動作を行う。この動作を、セレクタ６１５を切り換える
ことにより、ダブルバッファ６０２，６０３について交
互に行い、構造変換部２で行った変換の逆変換が連続的
に行われる。

【００３８】以上の処理を繰り返し行うことで、入力し
た画像データ全体について３２×３２個のブロック単位
に１０２４×１の形態で画像データを記憶させ、行方向
のアクセスのみによる読み出しができる。ただし、列間
（次の３２×３２個のブロック）では当然ながら列方向
のアクセスとなる。

【００３９】４×４のブロック内の回転・鏡像処理につ
いては、図７、図８を用いて説明したが、以下、画像全
体の回転・鏡像処理について説明する。

【００４０】画像記憶部４内は、２つのアドレスカウン
ター１０７，１０８を持つ。これらは画像データの、水
平方向アドレス、垂直方向アドレスに対応している。上
記と同様、コントローラ１０６からの制御信号により、
どちらのカウンターが水平方向アドレスカウンターか、
また各カウンターはアップカウンターか、ダウンカウン
ターかを選択する。これにより画像データの９０度、１
８０度、２７０度の回転処理と、水平方向または垂直方
向の鏡像処理を行う。

【００４１】具体的には、図１０に示すアドレス制御テ
ーブルよりカウンター等の選択をすることにより、回転
・鏡像処理を行う。なお、ここでは、水平方向アドレス
カウンターをＨ、垂直方向カウンターをＶ、アップカウ
ンターをＵ、ダウンカウンターをＤとする。また、後段
の画像データ配置変換部６で行うブロック内の位置変換
を図７に示すｔｙｐｅで記述する。

【００４２】９０度回転の場合のアドレス制御を、図４
を用いて説明する。読み出し時に開始ポイントとなる画
像データの右上部分に注目すると、画像アドレスとメモ
リーアドレスの関係は以下のようになる。

【００４３】メモリー書き込みアドレス画像アドレス（Ｈ，Ｖ）メモリーアドレス（行，列）０００，０００ → ０００，０００００１，０００ → ００１，０００００２，０００ → ００２，０００・・・ → ・・・０１Ｅ，０００ → ０１Ｅ，００００１Ｆ，０００ → ０１Ｆ，００００２０，０００ → ０００，００１・・・ → ・・・３ＦＣ，０００ → ０１Ｃ，０１Ｆ３ＦＤ，０００ → ０１Ｄ，０１Ｆ３ＦＥ，０００ → ０１Ｅ，０１Ｆ３ＦＦ，０００ → ０１Ｆ，０１Ｆ・・・ → ・・・３ＦＣ，００１ → ０３Ｃ，０１Ｆ３ＦＤ，００１ → ０３Ｄ，０１Ｆ３ＦＥ，００１ → ０３Ｅ，０１Ｆ３ＦＦ，００１ → ０３Ｆ，０１Ｆ・・・ → ・・・３ＦＣ，００２ → ０５Ｃ，０１Ｆ３ＦＤ，００２ → ０５Ｄ，０１Ｆ３ＦＥ，００２ → ０５Ｅ，０１Ｆ３ＦＦ，００２ → ０５Ｆ，０１Ｆメモリー読み出しアドレス（前記アドレス制御テーブル９０度回転に従う）画像アドレス（Ｈ，Ｖ）メモリーアドレス（行，列）０００，３ＦＦ → ３Ｅ０，３Ｅ００００，３ＦＥ → ３Ｃ０，３Ｅ００００，３ＦＤ → ３Ａ０，３Ｅ００００，３ＦＣ → ３８０，３Ｅ０・・・ → ・・・００１，３ＦＦ → ３Ｅ１，３Ｅ０００１，３ＦＥ → ３Ｃ１，３Ｅ０００１，３ＦＤ → ３Ａ１，３Ｅ０・・・ → ・・・００２，３ＦＦ → ３Ｅ２，３Ｅ０００２，３ＦＥ → ３Ｃ２，３Ｅ０００２，３ＦＤ → ３Ａ２，３Ｅ０・・・ → ・・・この様にアドレス制御を行うことで画像回転を行う。つ
まり、このメモリー制御の場合に３２の公約数単位、本
実施の形態で説明した８データ単位でメモリーアクセス
を行うことで、常にメモリーの行方向のみで連続アクセ
スを行うことになる。つまり、画像回転に伴うＶ方向
（入力された画像データから見て）の連続アクセスにお
いても、３２×３２個分のブロックにおいてはメモリー
の行方向のみの高速アクセスモードが使える。

【００４４】以上のように、例えば図４のイメージプレ
ーン７０５の３２×３２個分のブロックの画像データ
が、メモリプレーン７０６の高速アクセス可能な１行記
憶領域（１０２４×１）に格納されるようにアドレス変
換が行われるので、イメージプレーン７０５においては
水平方向又は垂直方向のいずれの方向からも画像データ
の高速アクセスが可能となる。つまり、画像記憶部３内
の３２×３２（１０２４×１）個のブロックについて１
つのブロック（４×４）内は配置変換部６により回転、
鏡像等の処理を行い、３２×３２個のブロック単位で
は、行方向のアクセスのみの読み出しを行い、これを繰
り返すことによりその結果、画像の回転処理や鏡像処理
等を高速に行うことができる。以上の実施の形態では、
書込み開始アドレス（０００，０００）、読み出し開始
アドレス（０００，３ＦＦ）として、読み出し時に回転
鏡像を行う方法を述べた。同様の方法で、例えば書込み
開始アドレス（０００，３ＦＦ）、読み出し開始アドレ
ス（０００，０００）で２７０度回転を行うように書込
み時に回転鏡像を行うことができる。このように処理さ
れた画像はプリンタやディスプレイ等の出力装置で可視
出力される。

【００４５】

【発明の効果】以上詳述したように本発明によれば、２
次元方向を持つ画像プレーンに対応する画像データを、
メモリプレーンの高速アクセス可能な方向の一方向の記
憶領域に格納すべくアドレス変換が行われるので、メモ
リプレーンに対して任意の方向から書き込み、任意の方
向から読み出すという制御を連続的に高速で行うことが
できる。その結果、例えば記憶した画像データの回転処
理、鏡像処理等を高速で行うことができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態にかかる画像データ記憶
装置の要部の構成を示すブロック図である。

【図２】構造変換部の構成を示すブロック図である。

【図３】画像記憶部の構成を示すブロック図である。

【図４】メモリプレーンの変換を説明するための図であ
る。

【図５】メモリプレーンの変換の他の例を説明するため
の図である。

【図６】データの書き込み、読み出しタイミングを説明
するためのタイミングチャートである。

【図７】回転処理及び（回転＋鏡像）処理を説明するた
めの図である。

【図８】配置変換部の構成を示すブロック図である。

【図９】逆構造変換部の構成を示すブロック図である。

【図１０】回転、鏡像処理のためのアドレス制御テーブ
ルを示す図である。

【符号の説明】

２構造変換部４画像記憶部１０４メモリ１０６コントローラ１０７、１０８アドレスカウンタ１０９アドレスセレクタ１１０メモリプレーンコンバータ１１５、１１６、１２０、１２１バッファ１１７、１２２セレクタ

Claims

【特許請求の範囲】

【請求項１】２次元方向の広がりを有する画像データ
を、記憶手段へ書き込み、また該記憶手段より画像デー
タを読み出す画像処理装置において、所定単位ブロックの画像データを、前記記憶手段におい
て１行分の画像データとして格納するためのアドレスを
設定する設定手段と、前記１行分の画像データを、前記設定手段で設定したア
ドレスにて指定される前記記憶手段の１行分の記憶領域
に格納する格納手段とを備えることを特徴とする画像処
理装置。
【請求項２】前記所定単位ブロックの画像データは、
ｍ，ｎを整数としてｍ行×ｎ列の形態をとるデータであ
り、前記１行分の画像データは、１行×ｍ・ｎ列の形態
をとるデータであることを特徴とする請求項１記載の画
像処理装置。
【請求項３】前記記憶手段の１行分の記憶領域に格納
された画像データを、該記憶手段の行方向に読み出すこ
とで、前記単位ブロックに対応する画像データに所定の
画像処理を行うことを特徴とする請求項１記載の画像処
理装置。
【請求項４】前記所定の画像処理には、前記画像デー
タの回転処理、画像の鏡像処理、及び該回転処理と鏡像
処理とを組み合わせた処理が含まれることを特徴とする
請求項３記載の画像処理装置。
【請求項５】前記記憶手段の行方向及び列方向に画像
データを読み出すことで、入力された画像データ全体に
所定の画像処理を行うことを特徴とする請求項１記載の
画像処理装置。
【請求項６】前記所定の画像処理には、前記画像デー
タ全体の回転処理、画像の鏡像処理、及び該回転処理と
鏡像処理とを組み合わせた処理が含まれることを特徴と
する請求項５記載の画像処理装置。
【請求項７】前記記憶手段へは、ラスター方式で画像
データが転送されることを特徴とする請求項１記載の画
像処理装置。
【請求項８】前記記憶手段の行方向は、該記憶手段の
高速アクセスが可能な方向であることを特徴とする請求
項１記載の画像処理装置。
【請求項９】前記記憶手段に対する画像データの書き
込み及び読み出しは、該記憶手段の１行を構成する画素
数の公約数を単位として行うことを特徴とする請求項１
記載の画像処理装置。
【請求項１０】２次元方向の広がりを有する画像デー
タを、記憶手段へ書き込み、また該記憶手段より画像デ
ータを読み出す画像処理方法において、所定単位ブロックの画像データを、前記記憶手段におい
て１行分の画像データとして格納するためのアドレスを
設定する設定工程と、前記１行分の画像データを、前記設定工程で設定したア
ドレスにて指定される前記記憶手段の１行分の記憶領域
に格納する格納工程とを備えることを特徴とする画像処
理方法。
【請求項１１】前記所定単位ブロックの画像データ
は、ｍ，ｎを整数としてｍ行×ｎ列の形態をとるデータ
であり、前記１行分の画像データは、１行×ｍ・ｎ列の
形態をとるデータであることを特徴とする請求項１０記
載の画像処理方法。
【請求項１２】前記記憶手段の１行分の記憶領域に格
納された画像データを、該記憶手段の行方向に読み出す
ことで、前記単位ブロックに対応する画像データに所定
の画像処理を行うことを特徴とする請求項１０記載の画
像処理方法。
【請求項１３】前記所定の画像処理には、前記画像デ
ータの回転処理、画像の鏡像処理、及び該回転処理と鏡
像処理とを組み合わせた処理が含まれることを特徴とす
る請求項１２記載の画像処理方法。
【請求項１４】前記記憶手段の行方向及び列方向に画
像データを読み出すことで、入力された画像データ全体
に所定の画像処理を行うことを特徴とする請求項１０記
載の画像処理方法。
【請求項１５】前記所定の画像処理には、前記画像デ
ータ全体の回転処理、画像の鏡像処理、及び該回転処理
と鏡像処理とを組み合わせた処理が含まれることを特徴
とする請求項１４記載の画像処理方法。
【請求項１６】前記記憶手段へは、ラスター方式で画
像データが転送されることを特徴とする請求項１０記載
の画像処理方法。
【請求項１７】前記記憶手段の行方向は、該記憶手段
の高速アクセスが可能な方向であることを特徴とする請
求項１０記載の画像処理方法。
【請求項１８】前記記憶手段に対する画像データの書
き込み及び読み出しは、該記憶手段の１行を構成する画
素数の公約数を単位として行うことを特徴とする請求項
１０記載の画像処理方法。