JPS63137376A

JPS63137376A - 高速回転回路

Info

Publication number: JPS63137376A
Application number: JP61284518A
Authority: JP
Inventors: Shigehiro Kajiwara; 梶原　茂弘
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-11-29
Filing date: 1986-11-29
Publication date: 1988-06-09
Anticipated expiration: 2010-12-25
Also published as: JPH07122899B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明はイメージ処理システムに採用して好適な高速回
転回路に関する。

（従来の技術）オフィスオートメーションが進む中でイメージ処理シス
テムの開発がピークを向え、より高速で安価なイメージ
処理システムの開発を目標に専用ＩＣが多数出現するに
至りた。ところでイメージの回転を行なうためには従来
第５図に示す回路構成で実現していた。図において、５
ノはページメモリであり、元のイメージや回転後のイメ
ージデータが格納される。５２．５３はアドレス発生回
路であり、前者はページメモリ５１の読み出しアドレス
、後者は書き込みアドレスを発生し、セレクタ５４によ
ｐ選択された側のアドレス（ＡＤＨ）がページメモリ５
１に与えられる。また、ＲＤはページメモリ５１の読み
出しデータ、ＷＤは書き込みデータである。ＲＤはレジ
スタ５５に一旦２、チされたあと、ページメモリ５ノに
書き込まれる。例としてアドレス発生回路５２の読み出
しアドレスを第６図（、）に示した向きに発生させ、ア
ドレス発生回路５３の書き込みアドレスを第６図（ｂ）
の向きに発生させるとイメージは左９０度回転する。

（発明が解決しようとする問題点）ところがページメモリとして用いられるメモリ回路は通
常１語を横方向に並べて構成するため、横方向には１語
単位で読み書きできるが横方向には１ビット単位でしか
読み書きできない。そのため、０度、１８０度回転は１
語単位で処理が行なえるのに対し、±９０度回転は１ビ
ット単位の処理となシ著しく処理速度が低下してしまう
という欠点があった。

また、この方式ではメそり・ツー・メモリのオペレーシ
ョンしかできないため、イメージ処理装置に応用する場
合、他の構成要素、例えばイメージデータの圧縮・伸張
回路や拡大・縮小回路とは直接接続することができず、
−担ページメモリな介してデータのやりとりをする必要
があった。そのため°に圧縮・伸張や拡大・縮小等の処
理を逐次的に行われるため、必要以上に処理時間を要す
るという欠点があった。

本発明は上記欠点に鑑みてなされたものであり、他の処
理回路とのパイグライン接続を可とし、且つ±９０度回
転処理においてもワード単位の処理を実現して高速化を
はかったパイプライン高速回転回路を提供することを目
的とする。

［発明の構成］（問題点を解決するための手段）ＭＨ−ＭＲ−Ｍ２Ｒ等の方式で圧縮されたイメージデー
タな伸張する場合、その出力データは原理的に第６図（
、）の順番で得られる。本発明はそのデータがビット単
位ではなく語単位で得られる場合、回転回路はそのデー
タを直接受け、±９０度回転においてもあくまで語単位
で処理を行なえるようにするのが主目的である。更に、
ページメモリから第６図（ａ）〜（ｄ）の種々の順番で
送られてくるデータを回転させ（ａ）の順番で送シ出し
て直接圧縮を行うことも可能とする。

このため、回転回路を入カデータビ、トの正順／逆順の
入れ替えを行なうデータセレクタと、入力データの縦横
変換を行なう縦横変換回路と、１語のビット幅と同数ラ
イン分の容量を持つバッファと、上記縦横変換回路によ
る処理を有効とするか否かを決定するセレクタで構成し
た。

（作用）上記構成において、転送モードが入力ラスタスキャンモ
ードの場合第１のデータセレクタを介して得られるデー
タが８ライン（１語８ビツトを想定）分揃う迄そのデー
タを直接バック７　ＲＡＭへ順次書込む。８ライン分揃
りたところで続く入力データを他方のＲＡＭへ書込み、
既に書込みが終了した他方のバッファＲＡＭからそのデ
ータを読出す。

読出されたデータは第２の縦横変換回路へ入力され、こ
こで１語単位で縦横変換された内容なに−ジメモリへ書
込む。このことによシ９０度回転がなされる。出力ラス
タスキャンモードの場合、ページメモリから得られる入
力データは第１の縦横変換回路へ供給され、ここで１語
単位の縦横変換処理がなされる。ここで変換されたデー
タをバッファＲＡＭの対応する行列位置に書込み、これ
を読出しに用い、他方のバッファＲＡＭには続く縦横変
換処理データが書込まれる。このバッファＲＡＭからラ
スタスキャンデータが得られる。

このことによシ、圧縮・伸張・拡大・縮小等信の処理回
路とのノ臂イブライン接続を実現出来、高速化がはかれ
る。

（実施例）以下、本発明実施例について詳細に説明する。

第１図は本発明の実施例を示すブロック図である。

図において、１１．１２はデータセレクタである。

データセレクタ１１．１２は入力データを正順（そのま
ま）又は逆順（ＭＳＢ側とＬＳＢ側のデータビットの入
れ替え）にて出力するもので市販の　　−ＬＳＩで構成
される。１３．１４は語単位で縦横変換処理を行なう縦
横変換回路である。縦横変換回路として８×８のレジス
タマトリクスが２個使用され、書込みと読出しの交互に
用いることにより語単位の処理を実現出来る。詳細は後
述する。１５はバッファＲＡＭである。バッファＲＡＭ
　１５は、１語Ｎビット、扱うイメージの横方向の総ド
ツト数がＭドツトのとき、ＭＸＮピット（Ｍ語）の容量
を持つメモリを２個用いる。１６．１７はセレクタであ
る。セレクタ１６はデータセレクタ１１出力ならびに縦
横変換回路１３出力を入力として得、後述するデータ転
送モードに従い、いずれか一方をバッファＲＡＭ　１５
へ選択出力する。セレクタ１７はバッファＲＡＭ　１５
出力ならびに縦横変換回路１４出力を入力として得、後
述するデータ転送モードに従がいいずれか一方をデータ
セレクタ１２に対し選択出力する。

第２図〜第４図は本発明実施例の動作を説明するために
引用した図であシ、それぞれ、入力ラスタスキャンモー
ドでの９０度回転の例をメモリ展開して示した図、出力
ラスクスキャンモードでの９０度回転の例を示す図、デ
ータ転送モードに従がうｒ−タパスの例を表で示す図で
ある。第２図において、（、）は入力データ、（ｂ）は
縦横変換回路１４への入力データ、（、）は縦横変換回
路１４からの出力データ、（ｄ）はページメモリへの書
込みデータである。第３図において、（ａ）は入力デー
タ（ページメモリからの読出しデータ）　、　（ｂ）は
縦横変換回路１３に対する入力データ、（Ｃ）は縦横変
換回路１３からの出力データ、（ｄ）は外部に対する出
力データである。

以下、第２図〜第４図を参照しながら第１図に示した本
発明実施例の動作について詳細に説明する。

実施例の動作説明に先立ち、以下に示す前提条件につき
簡単に説明する。即ち、［イメージデータの圧縮・伸張
を行う回路、伸張されたデータの拡大・縮小・空間フィ
ルタリン〆を実行する回路、回転回路、ページメモリ又
はその代替品としてＣＰＵの主記憶や表示用のビットマ
、ｆメモリ等のイメージデータを格納するメモリの４者
をパイプライン接続して動作させることができる。」こ
とである。この場合、データの流れは以下に示す２つが
考えられる。

（１）圧縮データ→伸張回路→拡大・縮小・空間フィル
タ→回転回路→ページメモリ（２）ページメモリ→回転回路→拡大・縮小・空間フィ
ルタ→圧縮回路→圧縮データ（１）の場合、回転回路に入力されるデータは第６図（
、）の順番で送られてくるため、これを入力２スタス中
ヤンモードと呼ぶことにする。（２）の場合、通常圧縮
回路や拡大・縮小・空間フィルタ回路は（＆）の順番で
しかデータを受けつけないことから回転回路の出力が（
ａ）の順番になるよう動作させる。

これを出力ラスタスキャンモードと呼ぶことにする。

以下、動作例として、入力ラスクスキャンモードと出力
ラスタスキャンモードの各々について９０度回転の場合
を例にとって説明する。

ます入力ラスタスキャンモードの場合人カフ’　−タは
第２図（、）に示すようにＨＯ，Ｈｌ、Ｈ２，Ｈ３，・
。

Ｈ３１の順番で送られてくる。ここで１語のビット幅が
８ビツトであると仮定すると、入力データが８ライン分
揃うまでバッファＲＡＭ　Ｊ　５へ順次書き込んでゆく
。即ち、ＨＯ，Ｈｌ、Ｈ２，・・・Ｈｌ５　゛のデータ
を書き込む。バッファＲＡＭ　１５は２個あるが、書き
込みは片側のみに行い、８ライン分揃ったところで続く
入力データＨ１６，Ｈ１７，・・・。

Ｈ３１は他方のバッファＲＡＭ　１５に書き込み、ＨＯ
。

Ｈｌ、・・・、Ｈｌ５のデータを書き込んだバッファＲ
ＡＭ　１５からはそのデータの読み出しを行う。この例
の場合、入力データは１６ラインだが、これ以上のデー
タがある場合８２インずつ交互に書き込みを行うＲＡＭ
と読み出しを行うＲＡＭを入れ換えれは良い。

読み出しは第２図（ｂ）のようにＨＯ、Ｈ２、Ｈ４、・
・・。

Ｈｌ４．ＨＬ、Ｈ３，Ｈ５，・・・、Ｈｌ５の順に行い
、それを縦横変換回路１４に入力する。ここでは、例え
ば８Ｘ８のレジスタマトリクスを用い、まずＨＯ。

［２、Ｈ４、・・・、Ｈｌ４の８語を横８ピツトずつ書
き込み、それを縦８ビツトずつ８語第２図（ｃ）のよう
にＶＯ，Ｖｌ、Ｖ２．・・・、Ｖ７を出力する。マトリ
クスを２伽用いて書き込み、読み出しに交互に用いるこ
とＫよりｖｏ、ｖｘ、・・・、Ｖ７の出力中に他方のマ
トリクスへＨｌ、Ｈ３，・・・Ｈｌ４を書き込めば縦横
変換回路１４は入出力の速度差無しで１語単位に処理す
ることができる。即ち、８Ｘ８のレジスタマトリクスに
８ライン分のデータを用意し、各８ビツトのうちＭＳＢ
から１ビツトずつ順次選択していくことにより、１語単
位の縦横変換を実現できる。

続く８ラインの入力データＨ１６，Ｈ１７，・・・、Ｈ
３１についても同様に処理を行ってＶｌ６．Ｖｌ７．・
・・。

Ｖ３１を得、それをページメモリに（ｄ）に示す順序で
書き込むことにより９０度回転が達成される。

出力ラスタスキャンモードの場合、その入力データは第
３図（、）の順序でページメモリより８ビ。

ト単位で読み出され、縦横変換回路１３に入力される。

（第３図（ｂ）ＶＯ，Ｖｌ、・、ｖｘｓ）縦横変換回路
１３も上記同様、８×８のレジスタマトリクス２枚で構
成され、ｖｏ、ｖｉ、・・・、Ｖｌ５の入力に対しＨＯ
，Ｈ２，Ｈ４，・・・、Ｈｌ４．Ｈｌ　、Ｈ３，Ｈ５，
・・・、Ｈｌ５の順で出力を得る。このデータをバッフ
ァＲＡＭＩ　５の対応する行列に書き込めば、そのバッ
ファＲＡＭ１５のデータは読み出しに用い、他方のＲＡ
Ｍに続＜Ｖｌ６．Ｖｌ７．−、Ｖ３１Ｏ変換７−”−Ｈ
ｌ１６．Ｈｌ８゜・・・、Ｈ３１を書き込む。バッファ
ＲＡＭ　１５からはＨＯ，Ｈｌ、Ｈ２，・・・、Ｈ３１
の順に読み出せばラスタスキャンされたデータが得られ
る。

入力データのビット正順／逆順を選択出力する回路、い
わゆるデータセレクタ１１．１２は回転角やＭＳＢ　、
　ＬＳＨの位置によシ使い方が変わるが、例として水平
方向の１語はＭＳＢを左側、垂直方向の１語はＭＳＢを
上側とするとモード及び回転角によるビットの順序、デ
ータバスは第４図に示した（表１）のようＫなる。尚、
縦横変換回路１３゜１４を構成するレジスタマトリクス
については（表１）でわかるように同時に用いることは
ないため、２組用意する必要はない。１組だけ用意し、
必要に応じて縦横変換回路１３又は１４の位置に入れら
れるようにすれば良い。

［発明の効果コ以上説明の様に本発明に従えば、以下に列挙する効果が
得られる。

（１）本発明は入力データを与えると出力データが出て
くる形式のため、他の処理（圧縮・伸張・拡大・縮小等
）回路とパイプライン接続ができる。

従って中間作業用の４−９メモリは不用であシ、結果を
格納するメモリがあれば良い。

（２）語単位で処理を行うため高速化が実現出来る。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図〜第
４図は本発明実施例の動作を説明するために引用した図
であり、それぞれ、入力ラスタスキャンモードでの９０
度回転の例をメモリ展開して示した図、出力ラスタスキ
ャンモードでの９０度回転の例をメモリ展開して示した
図、データ転送モードに従がうデータＡスの例を表で示
した図である。第５図は従来例のブロック図、第６図は
スキャン方向を示す図である。１１．１２・・・データセレクタ、１３．１４・・・縦
横変換回路、１５・・・バッファＲＡＭ、１６．１７・
・・セレクタ。第２図第３図第４図

Claims

【特許請求の範囲】

入力データビットの正順・逆順の入れ替えを行なう第１
と第２のデータセレクタと、上記第１のデータセレクタ
を介して供給される入力データならびにバッファＲＡＭ
から出力されるデータの語単位の縦横変換処理を行なう
、それぞれ第１と第２の縦横変換回路と、１語のデータ
ビット幅と同数ライン分の容量を持ち、上記第１のデー
タセレクタ出力もしくは第１の縦横変換回路出力が第１
のセレクタを介して供給されるバッファＲＡＭと、上記
第２の縦横変換回路と第２のデータセレクタとの間にあ
って、上記バッファＲＡＭを介して出力されるデータを
データ転送モードに従がい直接もしくは第２の縦横変換
回路を介して第２のデータセレクタへ供給する第２のセ
レクタとを具備することを特徴とする高速回転回路。