JPH04367080A - 画像変倍処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力される画像信号に
おける主走査方向の拡大／縮小処理をリアルタイムで実
行するデジタル複写機等の画像変倍処理装置に関し、ま
た、入力される画像信号の主走査方向の拡大／縮小処理
及び斜体処理を同一のラインメモリを用いて実行するデ
ジタル複写機等の画像変倍処理装置に関する。

【０００２】

【従来の技術】図８は、従来における主走査方向変倍処
理装置の基本的な構成例を示すブロック図であり、図に
おいて、８０１は入力される画像の縮小処理を行う縮小
処理部、８０２はラインメモリ１０２から画像データを
読出して拡大処理した後、画像出力を行う拡大処理部で
ある。

【０００３】以上のように構成された従来の主走査方向
変倍処理装置は、入力された画像信号をラインメモリ１
０２に書き込むとき、等倍を含む縮小処理を縮小処理部
８０１で行い、ラインメモリ１０２から読み出すときに
等倍を含む拡大処理を拡大処理部８０２により実行して
画像出力を行っていた。また、上記の主走査方向変倍処
理装置において、リアルタイムの拡大／縮小処理の切り
換えを実現するためには、書き込み時の等倍／縮小処理
の切り換えと、読み出し時の等倍／拡大処理の切り換え
を各々独立して制御する必要があった。

【０００４】図９は、以上の画像処理例を具体的に示す
説明図である。まず、（ａ）に示すように原稿をラスタ
スキャンして読み取った画像信号を入力する。次に、入
力された画像信号は、（ｂ）に示す如く主走査方向の拡
大処理と縮小処理が混在する状態において処理される。 この場合、所望の画像信号を得るために、（ｃ）のタイ
ムチャートに示す如く、縮小制御信号に基づいた等倍／
縮小処理の切り換えを実行し、中間状態に示す形式の画
像信号をラインメモリ１０２に書き込むと共に画像信号
を読み出すときに拡大制御信号により等倍／拡大処理を
行っていた。

【０００５】また、図１０は、従来の主走査方向変倍処
理装置及び斜体処理装置の構成例を示すブロック図であ
る。図において、１００１は入力される画像信号の縮小
／拡大の変倍処理を実行する変倍処理装置、１００２は
画像信号を格納する変倍処理装置１００１用のラインメ
モリ、１００３はラインメモリ１００２の書き込み及び
読み出しを制御するアドレス制御部である。

【０００６】また、１００４は斜体処理を実行する斜体
処理装置、１００５は画像信号を格納する斜体処理装置
１００４用のラインメモリ、１００６はラインメモリ１
００５の書き込み及び読み出しを制御するアドレス制御
部である。

【０００７】以上のように構成された従来の主走査方向
変倍処理装置及び斜体処理装置において、変倍処理を行
う場合は変倍処理装置１００１によりアドレス制御部１
００３に指示に基づきラインメモリ１００２の画像信号
の書き込み及び読み出しを行って縮小／拡大の変倍処理
を実行していた。また、斜体処理を行う場合は斜体処理
装置１００４によりアドレス制御部１００６の指示に基
づきラインメモリ１００５の画像信号の書き込み及び読
み出しを行って斜体処理を実行していた。

【０００８】

【発明が解決しようとする課題】しかしながら、上記に
示されるような主走査方向変倍処理装置にあっては、等
倍を含む縮小処理部における処理の切り換えと、等倍を
含む拡大処理部の処理の切り換えを各々独立して制御す
るため、その制御が煩雑になるという問題点があった。

【０００９】また、上記に示されるような従来の主走査
方向変倍処理装置及び斜体処理装置にあっては、主走査
方向の変倍処理装置と斜体処理装置を各々別個の装置で
構成し、各々の装置により各処理を行っていたため、冗
長性の多い構成となり、且つ、回路構成等が煩雑なもの
になるという問題点があった。

【００１０】本発明は上記に鑑みてなされたものであっ
て、拡大／縮小処理が混在した画像処理をリアルタイム
で行う場合における拡大及び縮小処理の容易化及びリア
ルタムな変倍率の切り換えを可能にすることを第１の目
的とする。

【００１１】また、本発明は上記に鑑みてなされたもの
であって、冗長のない構成で、且つ、簡単な回路構成に
より主走査方向の変倍処理と斜体処理を実行可能にする
ことを第２の目的とする。

【００１２】

【課題を解決するための手段】本発明は、上記の目的を
達成するために、入力された画像信号を格納するライン
メモリと、前記ラインメモリから画像信号を読み出すと
きに拡大／縮小処理を実行する変倍処理手段とを具備す
る画像変倍処理装置を提供するものである。

【００１３】また、変倍率の逆数を出力する変倍率出力
手段と、前記変倍率出力手段からの出力を累積加算して
読出アドレス信号を出力するアドレス発生手段とを具備
し、前記ラインメモリから画像信号を前記アドレス発生
手段の出力する読出アドレス信号に基づいて読み出す画
像変倍処理装置を提供するものである。

【００１４】また、前記変倍率出力手段から出力される
変倍率の逆数を選択することにより前記アドレス発生手
段から出力される読出アドレス信号の変化量を切り換え
ることが望ましい。

【００１５】また、前記アドレス発生手段は、前記変倍
率出力手段から出力される変倍率の逆数を画像同期信号
の入力毎に累積加算する加算手段を有することが望まし
い。

【００１６】また、前記アドレス発生手段は、前記変倍
率出力手段から出力される変倍率の逆数をライン同期信
号の入力毎に累積加算する加算手段を有することが望ま
しい。

【００１７】また、入力された画像信号を格納するライ
ンメモリと、前記ラインメモリへの画像信号の書き込み
及び前記ラインメモリからの画像信号の読み出しを制御
する制御手段とを備え、主走査方向の変倍処理と斜体処
理を同一のラインメモリにより実行する画像変倍処理装
置を提供するものである。

【００１８】また、入力された画像信号を格納するライ
ンメモリと、前記ラインメモリから画像信号を読み出す
ときにアドレス信号を制御して変倍処理を実行すると共
に、前記アドレス信号のシフト量（初期値）を各ライン
毎に設定して斜体処理を実行する画像変倍処理装置を提
供するものである。

【００１９】更に、有効画像領域となるアドレスを設定
するアドレス設定手段と、前記アドレス設定手段により
設定されたアドレスを前記アドレス発生手段から出力さ
れる読出アドレス信号と比較判定して白色の画像信号を
出力するイレース制御手段とを具備する画像変倍処理装
置を提供するものである。

【００２０】

【作用】以上の構成において、入力された画像信号はラ
インメモリに書き込まれる。ラインメモリに書き込まれ
た画像信号は、次に読み出されるとき変倍処理手段によ
り拡大／縮小処理が実行されて出力される。

【００２１】また、ラインメモリから、アドレス発生手
段から出力される変倍率出力手段からの出力を累積加算
して生成された読出アドレス信号に基づいて画像信号が
読み出される。

【００２２】また、変倍率出力手段から出力される変倍
率の逆数を選択することによりアドレス発生手段から出
力される読出アドレス信号の変化量を切り換える。

【００２３】また、アドレス発生手段は、変倍率出力手
段から出力される変倍率の逆数を画像同期信号の入力毎
に累積加算する。

【００２４】また、アドレス発生手段は、変倍率出力手
段から出力される変倍率の逆数をライン同期信号の入力
毎に累積加算する。

【００２５】また、入力された画像信号のラインメモリ
への書き込み及び読み出しを制御することにより、主走
査方向の変倍処理と斜体処理を同一のラインメモリを用
いて行う。

【００２６】また、入力された画像信号を格納するライ
ンメモリから画像信号を読み出すときにアドレス信号を
制御して変倍処理を実行すると共に、アドレス信号のシ
フト量（初期値）を各ライン毎に設定して斜体処理を実
行する。

【００２７】更に、アドレス設定手段により設定された
有効画像領域となるアドレスと、アドレス発生手段から
出力される読出アドレス信号とを比較判定して白色の画
像信号を出力する。

【００２８】

【実施例】以下、本発明の一実施例を添付図面を参照し
て説明する。図１は、本発明による画像変倍処理装置の
主要構成例を示すブロック図である。図において、１０
１は入力される画像信号に対し等倍処理を行って出力す
る等倍処理部、１０２は等倍処理部１０１から出力され
る画像信号を書き込むラインメモリ、１０３はラインメ
モリ１０２に書き込まれた画像信号を読み出すときに拡
大／縮小の変倍処理を実行して画像出力する拡大／縮小
処理部である。

【００２９】以上のように構成された画像変倍処理装置
は、画像信号に対し等倍処理部１０１により所定の処理
を実行した後、画像信号をラインメモリ１０２に書き込
む。ラインメモリ１０２に書き込まれた画像信号は、次
に読み出されるとき、拡大／縮小処理部１０３により同
時に画像信号に対する拡大／縮小処理を行い、画像信号
として出力される。このように外部から入力された画像
信号をそのままラインメモリ１０２に書き込み、ライン
メモリ１０２から画像信号を読み出すときのアドレスを
変倍率の逆数を累積した結果から求めることによって、
変倍率に対応した拡大／縮小等の画像処理を行うことが
できる。

【００３０】図２は、本発明による画像変倍処理装置の
詳細な構成例を示す回路図であり、図において、２０１
及び２０２は入力される画像信号を一時的に格納するバ
ッファ、２０３は書込アドレス信号を出力するセレクタ
、２０４は読出アドレス信号を出力するセレクタ、２０
５及び２０６は１ライン分以上の画像信号を記憶可能な
ＳＲＡＭ（スタティックＲＡＭ）、２０７はライン同期
信号ＬＳにより動作するＦ／Ｆ（フリップフロップ）、
２０８はライン同期信号ＬＳによってクリアされ画像同
期信号ＣＫをカウントするカウンタ、２０９は書込アド
レス信号、２１０は読出アドレス信号、２１１は信号Ｓ
２によってＳＲＡＭ２０６から出力される画像信号を外
部へ出力するセレクタである。

【００３１】また、２１２は変倍率の逆数を出力する変
倍率出力回路、２１３は変倍率出力回路２１２の出力等
に応じて動作し、読出アドレス信号２１０を出力するア
ドレス発生回路、２１４は固定的な変倍率を出力する変
倍率レジスタ、２１５は画像のフレーム同期信号ＦＳに
よりクリアされライン同期信号ＬＳが入力される毎に副
走査方向傾斜レジスタ２１６の出力を累積加算する累積
回路、２１６は副走査方向に主走査方向変倍率を変えて
いくときの変化量を出力する副走査方向傾斜レジスタで
あり、ＣＰＵ（図示せず）からのＳＥＴ信号によって複
数の変化量データが予め設定され、このデータは領域制
御部（図示せず）から出力された信号Ａ２により選択さ
れ、副走査方向傾斜レジスタ２１６から出力される。

【００３２】また、２１７はライン同期信号ＬＳにより
クリアされ、画像同期信号ＣＫが入力される毎に主走査
方向傾斜レジスタ２１８の出力を累積加算する累積回路
、２１８は主走査方向に主走査方向変倍率を変えていく
ときの変化量を出力する主走査方向傾斜レジスタであり
、ＣＰＵ（図示せず）からのＳＥＴ信号により複数の変
化量データが予め設定され、また、これらのデータは領
域制御回路（図示せず）が出力する信号Ａ３により選択
され、主走査方向傾斜レジスタ２１８から出力される。

【００３３】また、２１９は変倍率レジスタ２１４、累
積回路２１５及び累積回路２１６から出力されたデータ
を加算して実際の変倍率を出力する加算器、２２０は加
算器２１９より出力される変倍率の逆数を出力する除算
回路である。また、２２１はアドレス発生回路２１３に
対しＣＰＵ（図示せず）から出力されたシフト量（初期
値）信号ＳＨを選択するセレクタ、２２２はアドレス発
生回路２１３のＦ／Ｆ（フリップフロップ）、２２３は
アドレス発生回路２１３に画像同期信号ＣＫが入力され
る毎に累積加算する加算器である。

【００３４】また、２２４は画像領域外を判定するイレ
ース制御回路、２２５は入力される画像における主走査
方向の有効範囲を示す最小アドレス値がＣＰＵ（図示せ
ず）からのＳＥＴ信号により設定されている最小値レジ
スタ、２２６は入力される画像の主走査方向の有効範囲
を示す最大アドレス値がＣＰＵ（図示せず）からのＳＥ
Ｔ信号により設定されている最大値レジスタ、２２７は
読出アドレス信号２１０が最小値レジスタ２２５の設定
値に対して小さい場合に画像領域外であると判定するＨ
信号を出力するコンパレータ、２２８は読出アドレス信
号２１０が最大値レジスタ２２６の設定値に対して大き
い場合に画像領域外であると判定するＨ信号を出力する
コンパレータ、２２９はコンパレータ２２７及びコンパ
レータ２２８から出力される画像領域外を示すＨ信号の
論理和（ＯＲ）処理を行って出力するＯＲゲートである
。

【００３５】以上のように構成された本発明による画像
変倍処理装置の回路図の動作を説明する。図において、
バッファ２０１とバッファ２０２の信号Ｓ１がＨ、信号
Ｓ２がＬの場合、外部から入力された画像信号はバッフ
ァ２０１によりＳＲＡＭ２０５に出力される。また、バ
ッファ２０２の出力はＨｉインピーダンス状態となって
いる。カウンタ２０８はライン同期信号ＬＳによりクリ
アされ画像同期信号ＣＫをカウントするため、その出力
である書込アドレス信号２０９と読出アドレス信号２１
０はセレクタ２０３及びセレクタ２０４に各々入力され
る。

【００３６】セレクタ２０３は信号Ｓ１により書込アド
レス信号２０９をＳＲＡＭ２０５に出力する。ＳＲＡＭ
２０５は画像同期信号ＣＫと信号Ｓ２のＯＲ出力により
、書込アドレス信号２０９が示すアドレスにバッファ２
０１が出力する画像信号を書き込む。尚、ＳＲＡＭ２０
５の出力は信号Ｓ１によってＨｉインピーダンス状態と
なる。

【００３７】セレクタ２０４は信号Ｓ２により書込アド
レス信号２０９をＳＲＡＭ２０６に出力する。これによ
りＳＲＡＭ２０６は信号Ｓ２により出力可能状態となり
、ＳＲＡＭ２０６は、読出アドレス信号２１０が示すア
ドレスの画像信号をセレクタ２１１に出力する。また、
セレクタ２１１は信号Ｓ２によりＳＲＡＭ２０６から出
力された画像信号を外部へ出力する。

【００３８】上記において、信号Ｓ１がＬ、信号Ｓ２が
Ｈの場合、前述と逆の動作となる。即ち、外部から入力
された画像信号はバッファ２０２を介してＳＲＡＭ２０
６に入力され、書込アドレス信号２０９が示すアドレス
に書き込まれる。また、ＳＲＡＭ２０５からは読出アド
レス信号２１０が示すアドレスの画像信号を読み出し、
セレクタ２１１を介して外部へ出力する。

【００３９】また、読出アドレス信号２１０は、変倍率
出力回路２１２の出力等に対応して動作するアドレス発
生回路２１３から出力される。変倍率出力回路２１２に
は、装置全体を制御するＣＰＵ（図示せず）からの信号
ＳＥＴにより複数の変倍率データが予め書き込まれ、こ
れらのデータは領域制御部（図示せず）から出力される
信号Ａ１により選択的に出力される。

【００４０】変倍率レジスタ２１４、累積回路２１５及
び累積回路２１７から出力されたデータは加算器２１９
により加算され実際の変倍率が求められ、更に除算回路
２２０により加算器２１９から出力された変倍率の逆数
が求められる。

【００４１】変倍率出力回路２１２から出力された変倍
率の逆数は、アドレス発生回路２１３のセレクタ２２１
、Ｆ／Ｆ２２２及び加算器２２３により画像同期信号Ｃ
Ｋが入力される毎に累積加算される。但し、このときラ
イン同期信号ＬＳが入力されるとセレクタ２２１はＣＰ
Ｕ（図示せず）から出力されたシフト量（初期値）信号
ＳＨを選択出力し、Ｆ／Ｆ２２２に保持してあった累積
値はシフト量（初期値）信号ＳＨにより初期化される。 また、読出アドレス信号２１０として出力されるのは累
積結果の整数部分についてである。

【００４２】以上説明した如く、外部から入力された画
像信号をそのままラインメモリ１０２に書き込み、ライ
ンメモリ１０２から画像信号を読み出すときのアドレス
を、変倍率の逆数を累積した結果から求めることによっ
て、変倍率に対応した拡大／縮小等の画像処理を行うこ
とができる。また、拡大／縮小の処理の切り換えは、変
倍率の逆数を間接的には変倍率レジスタ２１４の出力を
選択することにより行うことができる。更には読出アド
レスは画像同期信号ＣＫの入力毎に算出されるため、リ
アルタイムな変倍率の切換処理が可能である。

【００４３】また、図２に示したアドレス発生回路２１
３は、読出アドレスの累積値がライン同期信号ＬＳによ
ってシフト量（初期値）信号ＳＨに初期化されるため、
ＣＰＵ（図示せず）がシフト量（初期値）信号ＳＨを動
的に制御することによって斜体処理を実現することがで
きる。

【００４４】次に、イレース制御回路２２４は画像領域
外の判定を行う回路であり、最小値レジスタ２２５及び
最大値レジスタ２２６に入力される画像の主走査方向の
有効画像範囲を示す最小アドレス値及び最大アドレス値
が、各々ＣＰＵ（図示せず）からの信号ＳＥＴにより予
め設定されている。

【００４５】また、コンパレータ２２７、コンパレータ
２２８及びＯＲゲート２２９は、読出アドレス信号が最
小値レジスタ２２５及び最大値レジスタ２２６に設定さ
れている最小アドレスに対して小さいか或いは最大アド
レスより大きい場合に有効画像領域外と判断してＨの信
号をセレクタ２１１に出力する。これによってセレクタ
２１１は、ＯＲゲート２２９の出力がＨになると他の入
力に関係なく白色の画像信号を出力する。

【００４６】図２に示した回路では、変倍率出力回路２
１２の出力やシフト量（初期値）信号ＳＨにより、出力
画像における主走査方向の有効画像範囲が各ライン毎に
変化する可能性が生ずるが、本回路においては前述の如
くＳＲＡＭ２０５或いはＳＲＡＭ２０６から有効画像領
域外の画像信号を読み出すときに、イレース制御回路２
２４及びセレクタ２１１により白色の画像信号が出力さ
れるので、有効画像領域外の画像はイレース処理されて
出力されることになる。これにより各ライン毎に主走査
方向のイレース量を制御する回路を付加する必要がなく
なる。

【００４７】尚、図２に示した変倍率出力回路２１２に
おける累積回路２１５はライン同期信号ＬＳ、累積回路
２１７は画素同期信号ＣＫが入力される度に累積加算を
実行するようにしたが、これらの信号を間引いた信号が
入力される度に累積加算を行うように構成してもよい。 この場合、副走査方向傾斜レジスタ２１６及び主走査方
向傾斜レジスタ２１８に設定されるデータのビット数を
低減させたり、累積回路２１５、２１７の演算精度を低
下させても同様の機能を得ることができる。その結果回
路の簡略化を実現できる。

【００４８】図３は、本発明による除算回路２２０の出
力形式を示す説明図である。図に示す如く除算回路２２
０により出力される信号は、符号付きの固定小数点デー
タとして出力される。

【００４９】図４は、本発明による縮小／拡大処理を示
す説明図であり、図４（ａ）は縮小処理、図４（ｂ）は
拡大処理を各々示している。図４（ａ）の縮小処理にお
いて、変倍率の逆数１／ｘａは１／ｘａ＞１となり、逆
数１／ｘａを累積加算する読出アドレスは入力画像に対
して進行速度が速くなる。この結果、出力される画像は
入力された画像と比較して小さくなり縮小処理が実現す
る。

【００５０】また、図４（ｂ）の拡大処理において、変
倍率の逆数１／ｘｂは１／ｘｂ＜１となり、逆数１／ｘ
ｂを累積加算する読出アドレスは入力画像に対して進行
速度が遅くなる。この結果、出力される画像は入力され
る画像と比較して大きくなり拡大処理が実現する。尚、
この場合の変倍率は各々ｘａ、ｘｂとする。

【００５１】また、図４において、変倍率出力回路２１
２から出力される変倍率の逆数は正負両方の値をとるこ
とができるため、変倍率出力回路２１２から出力される
変倍率の逆数を累積加算するアドレス発生回路２１３は
出力する読出アドレス信号２１０をマイナス方向に進め
ることができる。これにより入力された画像信号の主走
査方向の配列を逆にして外部出力することにより鏡像処
理が実現する。

【００５２】図５は、本発明による累積回路２１５及び
副走査方向傾斜レジスタ２１６の処理例を示す説明図で
ある。図において、（ａ）は変倍処理対象の原稿を示し
、（ｂ）はこの原稿に対して変倍率レジスタ２１４の出
力を５０％に設定し、副走査方向傾斜レジスタ２１６の
出力をδ（δ＞０）に設定して処理を行った場合の出力
画像を示している。これにより副走査方向に処理が進む
に連れて主走査方向変倍率を直線的に増加させた画像が
得られる。

【００５３】また、図５（ｃ）は前記（ｂ）の処理に、
シフト量（初期値）信号ＳＨの制御をＣＰＵ（図示せず
）により行われる動作を付加することによって得られる
台形状の画像である。また、副走査方向傾斜レジスタ２
１６の出力δを負に設定して処理すると、副走査方向に
処理が進むにしたがって変倍率を直線的に減少させるこ
とができる。更に、図５（ｄ）は副走査方向傾斜レジス
タ２１６に正負２種類のデータを設定し、これらを処理
途中で切り換えた場合の出力画像である。

【００５４】また、図２に示す如く画像変倍処理装置の
回路では、加算器２１９により変倍率を求めた後、除算
回路２２０により逆数に変換しているため直線的に変倍
率を増減できるようになっている。これに対し除算回路
２２０を除去した構成で処理して得られる画像が図５（
ｅ）となり、非線形（１／ｘに比例）な傾斜変倍率処理
が実現する。また、除算回路２２０の機能を切り換える
ことにより図５（ａ）〜（ｅ）に示す如き画像処理が可
能となる。

【００５５】図６は、本発明による傾斜変倍及び鏡像処
理例を示す説明図である。累積回路２１７及び主走査方
向傾斜レジスタ２１８は、前述したように主走査方向に
処理が進むに従った傾斜変倍を可能とする。図６（ａ）
に示す処理対象の原稿に対し、例えば、変倍率レジスタ
２１４の出力を２５％に設定し、主走査方向傾斜レジス
タ２１８の出力をδ（δ＞０）に設定することにより、
図６（ｂ）に示すような主走査方向の処理の進行に従っ
た変倍率となり、図６（ｃ）に示す画像が出力される。

【００５６】また、上記において、変倍率レジスタ２１
４の出力を１５０％に設定し、主走査方向傾斜レジスタ
２１８の出力をδ（δ＜０）に設定することにより、図
６（ｄ）に示すような変倍率となり、図６（ｅ）に示す
ような出力途中で鏡像となる画像が得られる。

【００５７】尚、図７は、図２に示した画像変倍処理装
置の回路図に対応した動作を示す各部におけるタイミン
グチャートである。

【００５８】以上説明したように、図２に示した本発明
の画像変倍処理装置によれば、変倍率レジスタ２１４に
よる不連続的な変倍率の切り換え、累積回路２１５及び
副走査方向傾斜レジスタ２１６による副走査方向傾斜変
倍及びその傾斜の切換処理が行える。また、累積回路２
１７及び主走査方向傾斜レジスタ２１８による主走査方
向傾斜変倍及びその切換処理が行えると共にシフト量（
初期値）信号ＳＨに基づいた斜体処理や変倍率の逆数の
符号による鏡像処理が実行可能となる。更に、これらを
任意に組み合わせ、制御することにより多種多彩な画像
の特殊変倍処理が実現する。

【００５９】

【発明の効果】以上説明したように本発明による画像変
倍処理装置によれば、入力された画像信号をラインメモ
リに書き込んだ後、ラインメモリから画像信号を読み出
すときに、拡大／縮小処理を実行して拡大／縮小処理の
切り換えを一元的に管理できるため、拡大／縮小処理が
混在した画像処理をリアルタイムで行う場合における拡
大及び縮小処理の容易化及びリアルタムな変倍率の切り
換えが実現できる。

【００６０】また、入力された画像信号のラインメモリ
への書き込み及び読み出しを制御することにより、主走
査方向の変倍処理と斜体処理を同一のラインメモリを用
いて行い、入力された画像信号を格納するラインメモリ
から画像信号を読み出すときにアドレス信号を制御して
変倍処理を実行すると共に、アドレス信号のシフト量（
初期値）を各ライン毎に設定して斜体処理を実行するた
め、冗長のない構成で、且つ、簡単な回路構成により主
走査方向の変倍処理と斜体処理を実行可能にする。

【図面の簡単な説明】

【図１】本発明による画像変倍処理装置の主要構成を示
すブロック図である。

【図２】本発明による画像変倍処理装置の詳細な回路構
成を示すブロック図である。

【図３】図２に示した除算回路の出力形式を示す説明図
である。

【図４】本発明による縮小及び拡大処理を示す説明図で
ある。

【図５】図２に示した累積回路２１５及び副走査方向傾
斜レジスタ２１６の処理例を示す説明図である。

【図６】本発明による傾斜変倍及び鏡像処理例を示す説
明図である。

【図７】図２に示した画像変倍処理装置の回路構成に対
応した各部の動作を示すタイミングチャートである。

【図８】従来における主走査方向変倍処理装置の基本的
な構成を示すブロック図である。

【図９】従来における画像処理制御例を示す説明図であ
る。

【図１０】従来の主走査方向変倍処理装置及び斜体処理
装置の概略構成を示すブロック図である。

【符号の説明】

１０２　　ラインメモリ　　　　　　　　　　　　　　
　　１０３　　拡大／縮小処理部 ２１０　　読出アドレス信号　　　　　　　　　　　　
２１２　　変倍率出力回路 ２１３　　アドレス発生回路　　　　　　　　　　　　
２１４　　変倍率レジスタ ２１９　　加算器　　　　　　　　　　　　　　　　　
　　　　　２２０　　除算回路 ２２３　　加算器　　　　　　　　　　　　　　　　　
　　　　　２２４　　イレース制御回路 ２２５　　最小値レジスタ　　　　　　　　　　　　　
　２２６　　最大値レジスタ ２２７　　コンパレータ　　　　　　　　　　　　　　
　　２２８　　コンパレータ

Claims (8)

【特許請求の範囲】
1. 【請求項１】　　入力された画像信号を格納するライン
   メモリと、前記ラインメモリから画像信号を読み出すと
   きに拡大／縮小処理を実行する変倍処理手段とを具備す
   ることを特徴とする画像変倍処理装置。
2. 【請求項２】　　変倍率の逆数を出力する変倍率出力手
   段と、前記変倍率出力手段からの出力を累積加算して読
   出アドレス信号を出力するアドレス発生手段とを具備し
   、前記ラインメモリから画像信号を前記アドレス発生手
   段の出力する読出アドレス信号に基づいて読み出すこと
   を特徴とする前記請求項１記載の画像変倍処理装置。
3. 【請求項３】　　前記変倍率出力手段から出力される変
   倍率の逆数を選択することにより前記アドレス発生手段
   から出力される読出アドレス信号の変化量を切り換える
   ことを特徴とする前記請求項２記載の画像変倍処理装置
   。
4. 【請求項４】　　前記アドレス発生手段は、前記変倍率
   出力手段から出力される変倍率の逆数を画像同期信号の
   入力毎に累積加算する加算手段を有することを特徴とす
   る前記請求項２記載の画像変倍処理装置。
5. 【請求項５】　　前記アドレス発生手段は、前記変倍率
   出力手段から出力される変倍率の逆数をライン同期信号
   の入力毎に累積加算する加算手段を有することを特徴と
   する前記請求項２記載の画像変倍処理装置。
6. 【請求項６】　　入力された画像信号を格納するライン
   メモリと、前記ラインメモリへの画像信号の書き込み及
   び前記ラインメモリからの画像信号の読み出しを制御す
   る制御手段とを備え、主走査方向の変倍処理と斜体処理
   を同一のラインメモリにより実行することを特徴とする
   画像変倍処理装置。
7. 【請求項７】　　入力された画像信号を格納するライン
   メモリと、前記ラインメモリから画像信号を読み出すと
   きにアドレス信号を制御して変倍処理を実行すると共に
   、前記アドレス信号のシフト量（初期値）を各ライン毎
   に設定して斜体処理を実行することを特徴とする画像変
   倍処理装置。
8. 【請求項８】　　有効画像領域となるアドレスを設定す
   るアドレス設定手段と、前記アドレス設定手段により設
   定されたアドレスを前記アドレス発生手段から出力され
   る読出アドレス信号と比較判定して白色の画像信号を出
   力するイレース制御手段とを具備することを特徴とする
   前記請求項２、７記載の画像変倍処理装置。