JPH0630247A

JPH0630247A - 画像データ拡大処理装置

Info

Publication number: JPH0630247A
Application number: JP4203053A
Authority: JP
Inventors: Takeshi Kasahara; 健笠原
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1992-07-07
Filing date: 1992-07-07
Publication date: 1994-02-04

Abstract

(57)【要約】【目的】転送される画像データを一旦記憶させること
なく拡大処理可能な画像データ拡大処理装置を提供す
る。【構成】セレクタ５２は、倍率レジスタ５１からの８
ビットデータのうち、３ｂｉｔカウンタ５３のカウンタ
値（Ｃ）に対応するビット目をセレクタ５４に入力す
る。セレクタ５４は、入力された倍率レジスタ値出力
（ｄ）が０であれば同期クロック（ａ）を、１であれば
２倍同期クロック（ｂ）をカウントクロック（ｆ）とし
て４ｂｉｔカウンタ５５に出力する。４ｂｉｔカウンタ
５５は、カウントクロック（ｆ）に同期して、選択アド
レス（ｇ）を、１６ｂｉｔＦ．Ｆブロック５６に出力す
る。１６ｂｉｔＦ．Ｆブロック５６は、選択アドレス
（ｇ）の入力タイミングで、シルアル画像データ（ｅ）
をラッチする。上位、下位セレクタ５７は、１６ｂｉｔ
Ｆ・Ｆブロック５６の上位と下位の８ｂｉｔを切り替え
て、８ビットの拡大データを出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シリアルに入力される
画像データを拡大処理して出力する画像データ拡大処理
装置に関する。

【０００２】

【従来の技術】従来の画像データ拡大処理装置として
は、図９に概念的に示した構造のものが一般的に知られ
ている。すなわち、予め２値化された画像データは、メ
モリ６０に転送され、該メモリ６０に一旦記憶される。
拡大処理部６１は、このメモリ６０に記憶された画像デ
ータを読み出し、拡大アルゴリズムに従って拡大処理を
実行した後、拡大データとして出力する。そして、この
拡大データに基づいて、画像を表示しあるいは転写する
等により、入力された画像データに基づく画像より拡大
された画像を得ることができる。

【０００３】

【発明が解決しようとする課題】しかしながら、このよ
うに所定のアルゴリズムに従って動作する拡大処理部６
１によって、画像データを拡大処理する場合には、拡大
処理部６１が処理に要する時間はそのプロセスに依存
し、画像データの入力タイミングと拡大処理部６１の処
理タイミングとを合致させることは困難である。したが
って、その入力段にメモリ６０を配置して転送される画
像データを一旦記憶させた後、拡大処理部６１により画
像処理を行う構造とせざる得ない。よって、画像データ
が転送されてから、拡大処理回路６１より拡大処理され
た拡大データが出力されるまでに不可避的にタイムラグ
が生じてしまうのみならず、情報量が多大である画像デ
ータを一旦記憶するための大容量のメモリが必要となる
不利を有するものであった。

【０００４】本発明は、このような従来の課題に鑑みて
なされたものであり、転送される画像データを一旦記憶
させることなく拡大処理可能な画像データ拡大処理装置
を提供することを目的とするものである。

【０００５】

【課題を解決するための手段】前記課題を解決するため
に本発明にあっては、画像データをシルアルに入力する
画像データ入力手段と、基準クロックと該基準クロック
の所定数倍の周波数を有する倍周クロックとを出力する
クロック出力手段と、前記画像データ入力手段により入
力される画像データの拡大倍率を入力する拡大倍率入力
手段と、該拡大倍率入力手段により入力された拡大倍率
に基づいて、前記クロック手段により出力された基準ク
ロックと倍周クロックとを選択し、拡大クロックとして
出力するクロック選択手段と、該クロック選択手段より
出力された拡大クロックに同期して、前記画像データ入
力手段により入力された画像データをラッチして出力す
るラッチ手段とを有している。

【０００６】

【作用】前記構成において、拡大倍率入力手段により任
意の拡大倍率が入力されると、クロック選択手段は入力
された拡大倍率に基づき、基準クロックと該基準クロッ
クの所定数倍の周波数を有する倍周クロックとを選択
し、拡大クロックとして出力する。すると、ラッチ手段
は、画像データ入力手段からシリアルに入力された画像
データを前記拡大クロックに同期してラッチする。

【０００７】ここで、拡大クロックは、前述のようにク
ロック選択手段が選択した基準クロックと倍周クロック
とを成分とする。よって、ラッチ手段が、拡大クロック
に同期して画像データをラッチすることは、画像データ
が基準クロックと倍周クロックのいずれかのタイミング
でラッチされることを意味する。そして、倍周クロック
はその周波数が基準クロックの所定数倍であることか
ら、画像データが倍周クロックに同期してラッチされた
場合には、基準クロックに同期してラッチされた場合に
対して、単位時間当たりのラッチ回数が所定数倍とな
る。

【０００８】したがって、拡大クロックにおいて、基準
クロックより倍周クロックの成分が多いほど、画像デー
タは単位時間当たりより多い回数ラッチされ、その結
果、ラッチ手段の出力段の画像データ数が入力段の画像
データ数より増加し、この入力段より増加したデータ数
のラッチ出力により、画像データは拡大される。

【０００９】

【実施例】以下、本発明の一実施例を図にしたがって説
明する。すなわち、図１は本実施例を適用した立体コピ
ー装置の外観構造を示し、この立体コピー装置は被写体
を直接サーマル紙に転写する装置であって、装置本体２
１の前面部には可動式のレンズ２２が装着されている。
また、装置本体２１の側面には、各種機能やモードを設
定する際に操作されるファンクションキー２４，２５
や、各種機能やモードの状態を表示する表示部２３や、
設定した機能およびモードを実行させる際に操作される
実行キー２６が配置されている。さらに、装置本体２１
の上面には、コピー動作を開始させる際に操作されるス
タートボタン２７が設けられているとともに、長尺状の
開口部２８が形成されており、該開口部２８にはサーマ
ル紙Ｐを送り駆動するローラ２９が架装されている。

【００１０】図２は、立体コピー装置の内部構造を示す
ブロック図であり、前記レンズ２２後方には、素子を縦
方向に配列してなるＣＣＤ３０が移動可能に配置されて
おり、該ＣＣＤ３０はレンズ２２の結像範囲内を横方向
（矢示方向）に移動することにより、１画面分の画像を
読み取る。この横方向への移動に伴って順次ＣＣＤ３０
から出力される画像信号は、プリアンプ３１により増幅
されてＡＧＣアンプ３２により利得を一定に調整される
とともに、輪郭強調補正される。ＡＧＣアンプ３２から
出力された画像信号は、シェーディング補正回路３３に
より画像中心部と周辺部の明暗を補正処理された後、階
調制御および２値化回路３４により階調制御されるとと
もに２値化され、この２値化された画像信号は、画素拡
大制御および画素メモリ３７に入力される。なお、この
画素拡大制御および画像メモリ３７の詳細については後
述する。

【００１１】コントローラ３６は、前記ＡＧＣアンプ３
２、階調制御および２値化回路３４、画素拡大制御およ
び画素メモリ３５と共に、サーマルヘッド制御部３７、
モータ制御および駆動回路３８を制御する。該モータ制
御および駆動回路３８は、前記ＣＣＤ３０を横方向に駆
動するＣＣＤ移動モータ３９と、ピントを合わせるべく
レンズ２２を光軸方向に駆動するレンズ移動モータ４
０、および前記ローラ２９（図１）を回転駆動するフィ
ードモータ４１を制御する。

【００１２】また、前記サーマルヘッド制御部３７は、
コントローラ３６から出力される位置コントロール信号
や、画素拡大制御および画素メモリ３５から出力される
プリンタヘッドコントロール信号等に基づき、サーマル
ヘッド駆動部４２を制御する。そして、該サーマルヘッ
ド駆動部４２が、入力されるコントロール信号等に従っ
て動作することにより、ローラ２９により送り駆動され
るサーマル紙Ｐには、ＣＣＤ３０が横方向に１回移動し
た際の１画面分の画像が熱転写される。

【００１３】図３は、画素拡大制御および画素メモリ３
５の構成を示すブロック図であり、該画素拡大制御およ
びメモリ３５は、ＣＣＤデータ処理部４３、アドレス切
替部４４、８ＫＢのＳＲＡＭ（６２６４）４５およびプ
リントデータ処理部４６で構成されている。ＣＣＤデー
タ処理部４３には、前記階調および２値化回路３４か
ら、２値化されたＣＣＤデータＤ₁が入力されるととも
に、前記コントローラ３６からＣＰＵコントロール信号
Ｓ₁が入力される。アドレス切替部４４には、ＣＣＤデ
ータ処理部４３からアドレスバスを介して１３ビットの
書き込み用のアドレスデータが入力されると共に、前記
コントローラ３６からアドレス切り替え用のＣＰＵコン
トロール信号Ｓ₂が入力される。アドレス切替部４４
は、このＣＰＵコントロール信号Ｓ₂に応答して、書き
込み用のアドレスバスに切り替えて、ＣＣＤデータ処理
部４３から送られてきた１３ビットの書き込み用アドレ
スをＳＲＡＭ４５に入力し、ＳＲＡＭ４５のこの切り替
えられたアドレス領域にデータバスを介してＣＣＤデー
タ処理部４３から入力される８ビットの画像データが順
次書き込まれる。

【００１４】また、プリントデータ処理部４６は、コン
トローラ３６から入力されるＣＰＵコントロール信号Ｓ
₃に従って、１３ビットからなる読み出し用のアドレス
データをアドレスバスを介してアドレス切替部４４に入
力する。該アドレス切替部４４は、ＣＰＵコントロール
信号Ｓ₂に従って、読み出し用のアドレスバスに切り替
えてＳＲＡＭ４５に入力し、ＳＲＡＭ４５からはこの読
み出し用のアドレス領域に記憶されている８ビットの画
像データがデータバスを介してプリントデータ処理部４
６に読み出される。そして、プリントデータ処理部４６
はこの読み出した画像データとコントローラ３６からの
入力信号とに基づき、プリンタデータ・制御信号Ｓ_Pを
生成し、このプリンタデータ・制御信号Ｓ_Pが前記サー
マルヘッド制御部３７に入力されることにより、サーマ
ルヘッド駆動部４２は画像データに従った画像がサーマ
ル紙Ｐに熱転写されるようにサーマルヘッドを駆動す
る。

【００１５】図４は、前記ＣＣＤデータ処理部４３の詳
細を示すブロック図であり、このＣＣＤデータ処理部４
３は、本発明の一実施例にかかるデータ取込み・ＺＯＯ
Ｍ処理回路４７、および制御・アドレス発生部４８で構
成されている。データ取込み・ＺＯＯＭ処理回路４７に
は、前記ＣＣＤデータＤ₁と、コントローラ３６から出
力された後述する同期クロックの２倍の周波数からなる
２倍同期クロック、および制御・アドレス発生部４８か
らのコントロール信号Ｓ₄が入力される。また、データ
取込み・ＺＯＯＭ処理回路４７からは、図３に示したＳ
ＲＡＭ４５に８ビットの画像データであるＳＲＡＭデー
タＤ₂が出力される。

【００１６】制御・アドレス発生部４８には、図３に示
したＣＰＵコントロール信号Ｓ₁の内容をなす前記２倍
同期クロック、スタート指示、スタートアドレス、デー
タ転送数データが入力される。また、制御・アドレス発
生部４８からは、ＳＲＡＭデータＤ₂を書き込むアドレ
スデータであるＳＲＡＭアドレス（書込み）Ａ_WとＳＲ
ＡＭライトパルスＲＰとがＳＲＡＭ４５に出力される。

【００１７】図５は、前記プリントデータ処理部４６の
詳細する示すブロック図であり、このプリンタデータ処
理部４６は、データ処理部（パラ／シリ変換、黒字カウ
ント）４９と、制御・アドレス発生部５０とで構成され
ている。データ処理部４９には、クロックのタイミング
でＳＲＡＭ４５から読み出された８ビットのＳＲＡＭデ
ータが入力され、データ処理部４９はこの読み出された
８ビットのパラレルデータをシリアルデータに変換する
とともに、変換したパラレルデータにおいて、黒字を示
すデータをカウントし、１ビットのシリアルヘッドデー
タとして図３に示したサーマルヘッド制御部３７に順次
出力する。

【００１８】一方、制御・アドレス発生部５０には、コ
ントローラ３６からのＣＰＵコントロール信号Ｓ₃の内
容をなすクロック、スタート指示、スタートアドレス、
データ転送数が入力される。制御・アドレス発生部５０
は、これらの入力信号に基づき、前記データ処理部４９
を制御し、ＳＲＡＭアドレス（読み出し）、ＳＲＡＭリ
ードイネーブルを前記ＳＲＡＭ４５出力するとともに、
プリンタヘッドコントロール信号をサーマルヘッド制御
部３７に出力する。したがって、サーマルヘッド制御部
３７には、前記データ処理部４９からのシリアルヘッド
データと制御・アドレス発生部５０からのプリンタヘッ
ドコントロール信号とが入力される。このシリアルヘッ
ドデータとプリンタヘッドコントロール信号とに基づ
き、サーマルヘッド制御部３７がサーマルヘッドヘッド
駆動部４２を制御することにより、２値化された画像デ
ータの黒字部分がサーマル紙Ｐに熱転写される。

【００１９】図６は、図４に示した本発明の一実施例に
かかるデータ取込み・ＺＯＯＭ処理回路４７の詳細を示
すブロック図であり、倍率レジスタ５１は、前記コント
ローラ３６から入力された倍率を８ビットデータで記憶
するとともに、この記憶した８ビットからなる倍率デー
タをセレクタ（８：１）５２に入力する。また、前記コ
ントローラ３６から出力される所定周波数の同期クロッ
ク（ａ）は、３ｂｉｔカウンタ５３とセレクタ（２：
１）５４とに入力される。３ｂｉｔカウンタ５３は、同
期クロック（ａ）に基づき、０〜７の３ｂｉｔカウンタ
値（ｃ）を順次セレクタ（８：１）５２に出力する。す
ると、該セレクタ（８：１）５２は、倍率レジスタ５１
から入力された８ビットデータにうち、３ｂｉｔカウン
タ５３から入力されたカウンタ値（ｃ）に対応するビッ
ト目のみを順次セレクタ（２：１）５４に入力する。

【００２０】該セレクタ（２：１）５４には、同期クロ
ック（ａ）と該同期クロック（ａ）に基づいて生成され
２倍の周波数（したがって、周期は同期クロックの1/
2）からなる２倍同期クロック（ｂ）とがコントローラ
３６から入力される。そして、セレクタ（２：１）５４
は、セレクタ（８：１）５２から入力された倍率レジス
タ値出力（ｄ）が“０”であった場合には同期クロック
（ａ）を選択し、“１”であった場合には２倍同期クロ
ック（ｂ）を選択し、各々カウントクロック（ｆ）とし
て４ｂｉｔカウンタ５５に出力する。

【００２１】該４ｂｉｔカウンタ５５は、入力されたカ
ウントクロック（ｆ）に同期して、４ビットデータから
なる選択アドレス（ｇ）を、１６ｂｉｔＦ．Ｆ（Ｆｌｉ
ｐ−Ｆｌｏｐ）ブロック５６と、８番目１６番目カウン
ト出力部５８とに出力する。１６ｂｉｔＦ．Ｆブロック
５６には、シルアル画像データ（ｅ）が前記選択アドレ
ス（ｇ）と共に入力され、１６ｂｉｔＦ．Ｆブロック５
６は選択アドレス（ｇ）の入力タイミングで、対応する
ビット目にシルアル画像データ（ｅ）をラッチする。上
位、下位セレクタ５７は、８番目１６番目カウント出力
５８からの８／１６カウント出力（ｈ）に同期して、１
６ｂｉｔＦ・Ｆブロック５６の上位８ｂｉｔと下位ｂｉ
ｔとを切り替えて、８ビットからなる拡大データを上位
８ｂｉｔ側と下位８ｂｉｔ側から交互に出力し、この出
力された８ビットの拡大データがＳＲＡＭ４５に記憶さ
れる。

【００２２】次に、図６に示したデータ取込み・ＺＯＯ
Ｍ処理回路４７の動作を、同図の各ポイント（ａ）〜
（ｈ）の状態を示した図７のタイムチャートに従って具
体的に説明する。すなわち、所定周期の同期クロック
（ａ）は、３ｂｉｔカウンタ５３とセレクタ（２：１）
５４とに入力され、３ｂｉｔカウンタ５３は０〜７の３
ｂｉｔカウンタ値（ｃ）を同期クロック（ａ）の立ち上
がりに同期して出力する。すると、セクレタ（８：１）
５２は、倍率レジスタ値出力（ｄ）を３ｂｉｔカウンタ
５３から３ｂｉｔカウンタ値（ｃ）に同期して出力す
る。つまり、図７の下部に示したように倍率レジスタ５
１の内容が「００１１００１０」であったとすると、３
ｂｉｔカウンタ値（ｃ）「０１２３４５６７」の各々対
応して、倍率レジスタ値出力（ｄ）「００１１００１
０」が順次出力される。

【００２３】また、セレクタ（２：１）５４からのカウ
ントクロック（ｆ）は、倍率レジスタ値出力（ｄ）が
“０”であれば同期クロック（ａ）であって、倍率レジ
スタ値出力（ｄ）が“１”であれば、２倍同期クロック
（ｂ）である。よって、本例のように倍率レジスタ値出
力（ｄ）が「００１１００１０」であれば、３ｂｉｔカ
ウンタ値（ｃ）２，３，６のとき倍率データ出力値
（ｄ）が１であることから、２個のカウントクロック
（ｆ）が出力され、３ｂｉｔカウンタ値（ｃ）が“７”
となるまでに１１個のクロックが出力される。

【００２４】他方、４ｂｉｔカウンタ５５は、カウント
クロック（ｆ）に同期して、０〜１６番目のラッチ選択
アドレス（ｇ）を出力し、１６ｂｉｔＦ・Ｆブロック５
６は、このラッチ選択アドレス（ｇ）のタイミングで画
像データ（ｅ）をラッチする。よって、画像データ
（ｅ）は３ｂｉｔカウンタ値が０〜７となるまでに１１
回ラッチされることとなる。

【００２５】つまり、図８の（１）に示したように、画
像Ａを形成するの任意の部分に対応する８個の画像デー
タがシルアルに入力されたと仮定し、このとき倍率レジ
スタ５１の倍率データが「００１１００１０」であった
とすると、倍率データの値が“１”である時点では、対
応する画像データが２倍同期クロックのタイミングで２
度ラッチされて、８ビットの画像データは１１ビットの
拡大データとして出力される。したがって、この８ビッ
トの画像データに対して１１ビットずつ出力される拡大
データを、上位、下位セクレタ５７の動作により８ビッ
トずつＳＲＡＭ４５に記憶させた後、これを読み出して
サーマルヘッド制御部３７に出力することにより、サー
マル紙には同図の（２）に示したように、拡大前の画像
より１１／８倍、つまり１．３７５倍をもって横方向に
拡大された画像を熱転写することができる。

【００２６】このとき、拡大処理を実行するデータ取込
み・ＺＯＯＭ処理回路４７は、図６に示した構成であっ
て、シリアル画像データ（ｅ）をメモリに一旦記憶させ
ることなく、４ｂｉｔカウンタ５５の出力タイミングで
１６ｂｉｔＦ・Ｆブロック５６にラッチさるのみであ
る。よって、画像データ（ｅ）が１６ｂｉｔＦ・Ｆブロ
ック５６に入力されてから、上位、下位セレクタ５７か
ら拡大データが出力されるまでに、図９に示した従来構
造のようにタイムラグが生ずることはない。

【００２７】なお、倍率レジスタ５１の倍率データが
「００００００００」であったとすると、すべて画像デ
ータが同期クロック（ａ）のタイミングで１度ずつラッ
チされて、８ビットの画像データはそのまま８ビットの
拡大データとして出力される。よって、この場合には画
像データは実質的に拡大処理されずに、等倍の画像デー
タが出力されることとなる。また、倍率レジスタ５１の
倍率データが「１１１１１１１１」であったとすると、
全ての画像データが２倍同期クロック（ｂ）のタイミン
グで２度ずつラッチされて、８ビットの画像データは１
６ビットの拡大データとして出力され、よって、この場
合には画像データは２倍に拡大処理されたこととなる。

【００２８】すなわち、同期クロック（ａ）に対して２
倍の周波数からなる２倍同期クロック（ｂ）を用いた本
実施例においては、等倍から最大倍率２倍まで一定方向
に拡大可能である。しかし、このように最大倍率は基準
クロックに対して何倍の周波数からなる倍周クロックを
用いるかにより決定されることから、倍周クロックの基
準クロックに対する倍数に応じて、最大倍率を任意に設
定することが可能である。

【００２９】

【発明の効果】以上説明したように本発明は、拡大倍率
に応じて、基準クロックと該基準クロックの所定数倍の
周波数を有する倍周クロックとを選択して拡大クロック
として出力し、この拡大クロックに同期して、シリアル
に入力される画像データをラッチして出力するようにし
た。よって、拡大クロック構成する倍周クロックの成分
比率に応じて、出力段の画像データ数を入力段のそれよ
りも増加させ、この入力段より多いデータ数のラッチ出
力により、画像データを拡大させることができる。した
がって、画像データを一旦メモリに記憶させる従来装置
のように、入出力間にタイムラグを伴うことがなく、高
速で画像データの拡大処理が可能となるととも、情報量
が多大な画像データを記憶させるための大容量のメモリ
が不要となる。また、このようにタイムラグを伴わず
に、画像データの拡大処理が可能となる結果、他のデー
タ処理時間を確保することができ、画像データ拡大処理
を必要とする各種装置の全体的な処理の高速化を達成で
きる。

【図面の簡単な説明】

【図１】本発明の一実施例を適用した立体コピー装置の
外観斜視図である。

【図２】同立体コピー装置の内部構造を示すブロック図
である。

【図３】図２のブロック図における画素拡大制御および
画素メモリの詳細を示すブロック図である。

【図４】図３のブロック図におけるＣＣＤデータ処理部
の詳細を示すブロック図である。

【図５】図３のブロック図におけるプリントデータ処理
部の詳細を示すブロック図である。

【図６】本発明の一実施例である図４のブロック図にお
けるデータ取込み・ＺＯＯＭ処理回路の詳細を示すブロ
ック図である。

【図７】図６に示した（ａ）〜（ｈ）の状態を示すタイ
ムチャートである。

【図８】同実施例の画像データ拡大処理の示す説明図で
ある。

【図９】従来の画像データ拡大処理装置の構成を示す概
略ブロック図である。

【符号の説明】

２１装置本体２２レンズ３０ＣＣＤ３５画素拡大制御および画素メモリ４７データ取込み・ＺＯＯＭ処理部４８制御・アドレス発生部５１倍率レジスタ５２セレクタ（８：１）５３３ｂｉｔカウンタ５４セレクタ（２：１）５５４ｂｉｔカウンタ５６１６ｂｉｔＦ・Ｆブロック５７上位、下位セレクタ

Claims

【特許請求の範囲】

【請求項１】画像データをシルアルに入力する画像デ
ータ入力手段と、基準クロックと該基準クロックの所定数倍の周波数を有
する倍周クロックとを出力するクロック出力手段と、前記画像データ入力手段により入力される画像データの
拡大倍率を入力する拡大倍率入力手段と、該拡大倍率入力手段により入力された拡大倍率に基づい
て、前記クロック手段により出力された基準クロックと
倍周クロックとを選択し、拡大クロックとして出力する
クロック選択手段と、該クロック選択手段より出力された拡大クロックに同期
して、前記画像データ入力手段により入力された画像デ
ータをラッチして出力するラッチ手段と、を有することを特徴とする画像データ拡大処理装置。