JP2836324B2 - 画像データの間引き方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はファクシミリ装置等の画
像データの入力または／および出力をする画像処理装置
に利用できる画像データの間引き方法に関する。

【０００２】

【従来の技術】従来の画像データの間引き方法は、画像
データを間引いてたとえばＢ４サイズの画像からＡ４サ
イズの画像へ縮小する場合、読み取りクロックを削除す
ることによって画像データを間引く方法をとっていた。
また、記録のデータセット時のクロックを削ることによ
って行う場合もあった。

【０００３】また、データ処理で行う方法として、間引
きするドットの前後のドットの論理和を取ることによっ
て前または後のデータとすることも行われている。ま
た、ライン方向についても同様である。

【０００４】

【発明が解決しようとする課題】しかしながら、単にク
ロックを削って、その分のドットを削ってしまうと、細
線等が消されてしまうという問題点があった。また上記
したデータ処理による方法では白線が消えてしまうとい
う問題点があった。

【０００５】本発明は上記にかんがみなされたもので、
縮小のためにデータを間引く際に、細線や、点などの情
報を消さず、より多くの情報を残すことができる画像デ
ータの間引き方法を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明の画像データの間
引き方法は、連続した３つの画像ドットのうち、間引き
される中央画像ドットに隣接する前後の隣接画像ドット
同志が同一の論理か否かを判断して、その隣接画像ドッ
ト同志が同一論理の画像ドットである場合は、前記隣接
画像ドットの一方の画像ドットを中央画像ドットと同一
論理の画像ドットとした状態で中央画像ドットを削除
し、前記隣接画像ドット同志が異なる論理の画像ドット
である場合は、前記中央画像ドットの論理に関わらず前
記隣接画像ドットをそのまま保持した状態で前記中央画
像ドットを削除することを特徴とする。

【０００７】

【作用】本発明の画像データの間引き方法によれば、連
続した３つの画像ドットのうち、間引きされる中央画像
ドットに隣接する前後の隣接画像ドット同志が同一の論
理か否かを判断して、その隣接画像ドット同志が同一論
理の画像ドットである場合は、前記隣接画像ドットの一
方の画像ドットを中央画像ドットと同一論理の画像ドッ
トとした状態で中央画像ドットを削除し、前記隣接画像
ドット同志が異なる論理の画像ドットである場合は、前
記中央画像ドットの論理に関わらず前記隣接画像ドット
をそのまま保持した状態で前記中央画像ドットを削除さ
れるため、白地中の黒線、または黒地中の白線が失われ
ることなしに残る。さらに、細線や点などの場合も同様
に残る。

【０００８】

【実施例】以下、本発明を実施例により説明する。

【０００９】図１は本発明方法を適用したファクシミリ
装置の要部構成を示すブロック図であり、Ｂ４サイズの
画像データからＡ４サイズの画像データヘの間引きの場
合を例示する。

【００１０】Ｂ４サイズの原稿２４からＡ４サイズに縮
小読み取りを行う場合、中央処理装置（ＣＰＵ）２１か
ら制御回路２２にＢ４サイズからＡ４サイズに縮小読み
取りを行う信号が出力される。この信号を受けた制御回
路２２はイメージセンサ２３に対してＢ４サイズで原稿
２４の読み取り指示を行う。

【００１１】イメージセンサ２３においてＢ４サイズで
読み取られた画像データは制御回路２２においてＢ４サ
イズからＡ４サイズへ変換を行うために所定割合で間引
きを行い、Ａ４のデータにしてＲＡＭ２５に格納する。

【００１２】この画像データの間引きのために、制御回
路２２内には図２に示す画像データ間引き回路２６が構
成してある。画像データ間引き回路２６には、間引かれ
ていないクロックパルスａがクロックとして供給される
と共にイメージセンサ２３によって読み取られた画像デ
ータを構成する各ビット（以下、画像ドットとも記す）
が供給されるＤフリップフロップ３０およびクロックパ
ルスａがクロックとして供給されると共にＤフリップフ
ロップ３０のＱ出力がデータとして供給されるＤフリッ
プフロップ３１、Ｄフリップフロップ３１のＱ出力とイ
メージセンサ２３によって読み取られた画像ドットが供
給される排他論理和回路３２を備えている。このＤフリ
ップフロップ３０、３１は共に、クロックパルスａの立
上り時にその時点で入力されているデータを保持するも
ので、クロックパルスａの１周期分の遅延を生じさせ
る。

【００１３】画像データ間引き回路２６にはさらに、排
他論理和回路３２の出力とイメージセンサ２３によって
読み取られた画像ドットとを入力とするアンドゲート３
３と、排他論理和回路３２の出力を反転するインバータ
３４と、インバータ３４の出力とＤフリップフロップ３
０のＱ出力とを入力とするアンドゲート３５と、アンド
ゲート３３の出力とアンドゲート３５の出力とを入力と
するオアゲート３６とを備えている。

【００１４】画像データ間引き回路２６にはさらにま
た、間引き時点のクロックパルスａの立上り時およびそ
の次のクロックパルスａの立上り時において低電位状態
となっている図３（ｃ）に示すデータ置換信号を反転す
るインバータ３７と、インバータ３７の出力とオアゲー
ト３６の出力とを入力とするアンドゲート３８と、デー
タ置換信号とイメージセンサ２３によって読み取られた
画像ドットとを入力とするアンドゲート３９と、アンド
ゲート３８の出力とアンドゲート３９の出力とを入力と
するオアゲート４０と、オアゲート４０の出力を間引か
れたクロックパルスｂによって読み込むシフトレジスタ
４１とを備えている。

【００１５】シフトレジスタ４１はクロックパルスｂの
立上りにてデータを読み込むと共にシフトさせる。クロ
ックパルスｂは間引き点が立上りとならないので、その
点のデータは読み取られない。シフトレジスタ４１は８
ビットのものを用い、８ビットになる毎に図示しない他
の回路（たとえばＣＰＵ）に読み取られる。

【００１６】ここで、Ｄフリップフロップ３０および３
１と排他論理和回路３２とは間引きされる画像ドットの
両隣の画像ドットの状態を参照して、或る画像ドットの
両隣の画像ドット同志が同一論理の画像ドットである
か、否かを判別する判別回路２７を構成している。

【００１７】アンドゲート３３、３５、３８、インバー
タ３４、３７、オアゲート３６およびシフトレジスタ４
１は判別回路２７の判別結果に基づいて間引きされる画
像ドットの後の画像ドットを間引きされる画像ドットと
同一論理の画像ドットに置き換えた状態で間引かれる画
像ドットを削除し、間引きされる画像ドットの両隣の画
像ドット同志が異なる論理の画像ドットの場合は間引き
される画像ドットの両隣の画像ドットをそのまま保持し
た状態で間引かれる画像ドットを削除する画像データ処
理回路２８を構成している。

【００１８】上記した如く、Ｂ４サイズからＡ４サイズ
への間引きであるため、サイズ比にしたがって、クロッ
クパルスは図３（ａ）に示す間引かれていないクロック
パルスａに対して、間引かれたクロックパルスｂは（９
／１１）に間引かれて図３（ｂ）に示す如く、１１パル
ス中たとえば５パルス目と１１パルス目とが間引かれて
いる。図３において（）内の数字はクロックパルスａの
パルスの番号を示し、その値が大きいほど時間的に後で
出力されたものである。

【００１９】上記のように構成した画像データ間引き回
路２６の作用について説明する。

【００２０】クロックパルスａによってＢ４サイズの画
像ドットが読み取られていく。このとき、間引かれた１
１番目のクロックパルスを挾む１０番目〜１２番目のク
ロックに対する作用も、間引かれた５番目のクロックパ
ルスを挾む４番目〜６番目のクロックに対する作用と同
様であるため、後者の場合について説明する。

【００２１】読み込まれたイメージセンサ２３から出力
された画像ドットはＤフリップフロップ３０および３１
によって１クロックパルスずつ遅らされ、６番目のクロ
ックパルスａによって読み込まれる画像ドットがＤフリ
ップフロップ３０にデータとして供給されるタイミング
では、Ｄフリップフロップ３１のＱ出力には４番目のク
ロックパルスａで読み込まれた画像ドットが出力されて
おり、Ｄフリップフロップ３０のＱ出力には５番目のク
ロックパルスａで読み込まれた画像ドットが出力されて
いる。

【００２２】４〜６番目のクロックパルスａで読み込ま
れた画像データは、排他論理和回路３２、アンドゲート
３３、３５、３８、３９、インバータ３４、３７、およ
びオアゲート３６、４０においてそれぞれ論理演算され
て、データ置換信号によってデータ置換が指示されてい
るとき、すなわち、間引きされる画像ドットの次の画像
ドットが出力されたとき、オアゲート４０からの出力、
すなわち４〜６番目のクロックパルスによって読み込ま
れた画像ドットの状態に基づく６番目の画像ドットの状
態は、図４に示すごとくになる。

【００２３】オアゲート４０から出力される画像ドット
はクロックパルスｂによってシフトレジスタに読み込ま
れて、シフトされる。この読み込み時において５番目の
画像ドットは削除されて、シフトレジスタ４１における
画像ドットの状態を元の画像ドットと共に示せば図５
（ａ）〜（ｈ）に示すごとくになる。図５において上段
は削除前の状態を示し、下段は削除後の状態を示してい
る。また、（）内の数字はクロックパルスａのパルス番
号を示し、白丸は画像ドットが論理〃１〃の場合を、黒
丸は論理〃０〃の場合を示している。

【００２４】上記した処理によって、間引きされる画像
ドットの両隣の画像ドットの状態が参照されて、間引き
される画像ドットの両隣の画像ドット同志が同一論理の
ドットである場合は間引きされる画像ドットの後の画像
ドットを間引きされる画像ドットと同一論理のドットに
置き換えた状態で間引かれる画像ドットが削除され、間
引きされる画像ドットの両隣の画像ドット同志が異なる
論理のドットの場合は間引きされる画像ドットの両隣の
画像ドットをそのまま保持した状態で間引かれる画像ド
ットが削除される処理が行われることになる。

【００２５】また、間引きされる画像ドットの後の画像
ドット以外に関しては、データ置換信号が高電位である
ので、入力されたデータがそのままオアゲート４０より
出力される。なお、この画像データ間引き回路２６の図
２におけるＸ1、Ｘ2を入替え、かつデータ置換信号をク
ロックパルスａの２周期分前にずらすことによって、間
引きデータの前の画像ドットを置換対象とすることがで
きる。

【００２６】なお、上記はデータ処理を論理回路による
ハード構成によって行った場合を示したが、プログラム
によるＣＰＵ２１の制御に基づいて行うこともできる。
この場合を図６に示すフローチャートにしたがって説明
する。この場合は削除されるビットが５ビット目および
１０ビット目の場合を例示している。

【００２７】１ラインの画像データ処理のスタートに続
いて、ＣＰＵ２１と協同するＲＡＭ中に構成したカウン
タがリセットされ（ステップＳ１）、画像データが１ビ
ット（１画像ドット）ずつ読み込まれる毎にカウンタは
インクリメントされる（ステップＳ２）。ステップＳ２
に続いて５ビット目か１０ビット目か否かがチェックさ
れる（ステップＳ３）。

【００２８】ステップＳ３において５ビット目または１
０ビット目であると判別されると、５ビット目、１０ビ
ット目の画像ドットは削除されて（すなわちＲＡＭ２５
に格納されない）、５ビット目および１０ビット目の画
像ドットはレジスタに退避され（ステップＳ４）、次い
でステップＳ２が実行される。ステップＳ３において画
像ドットが５ビット目および１０ビット目の画像ドット
でないと判別されると、６ビット目または１１ビット目
の画像ドットか否かがチェックされる（ステップＳ
５）。

【００２９】ステップＳ５において画像ドットが６ビッ
ト目でもなく、１１ビット目でもないと判別されたとき
はその画像ドットがＲＡＭ２５に格納される（ステップ
Ｓ６）。ステップＳ５において６ビット目の画像ドット
と判別されたときは４ビット目と６ビット目の画像ドッ
トが同一か否かがチェックされる（ステップＳ７）。ス
テップＳ７におけるチェックによって、異なると判別さ
れたときは６ビット目の画像ドットがＲＡＭ２５に格納
され（ステップＳ８）、同一と判別されたときはステッ
プＳ４でレジスタに退避されていた５ビット目の画像ド
ットが６ビット目の画像ドットとしてＲＡＭ２５に格納
される（ステップＳ９）。

【００３０】ステップＳ６、ステップＳ８およびステッ
プＳ９に続いてステップＳ２が実行され、順次ビットが
進められる。

【００３１】ステップＳ５において画像ドットが１１ビ
ット目の画像ドットと判別されたときは９ビット目と１
１ビット目の画像ドットが同一か否かがチェックされる
（ステップＳ１０）。ステップＳ１０におけるチェック
によって、異なると判別されたときは１１ビット目の画
像ドットがＲＡＭ２５に格納され（ステップＳ１１）、
同一と判別されたときは、ステップＳ４でレジスタに退
避されていた１０ビット目の画像ドットが１１ビット目
の画像ドットとしてＲＡＭ２５に格納される（ステップ
Ｓ１２）。

【００３２】ステップＳ１１およびステップＳ１２に続
いてステップＳ１から実行される。以上の各ステップが
実行されることによって、上記した論理回路によるハー
ド構成によって間引きを行った場合と同様に、間引きさ
れる画像ドットの両隣の画像ドットの状態が参照され
て、間引きされる画像ドットの両隣の画像ドット同志が
同一論理のドットである場合は間引きされる画像ドット
の後の画像ドットを間引きされる画像ドットと同一論理
のドットに置き換えた状態で間引かれる画像ドットが削
除され、間引きされる画像ドットの両隣の画像ドット同
志が異なる論理のドットの場合は間引きされる画像ドッ
トの両隣の画像ドットをそのまま保持した状態で間引か
れる画像ドットが削除される処理がなされることにな
る。

【００３３】なお、上記した実施例においてはＢ４サイ
ズからＡ４サイズへ縮小する場合を例示したが、他のサ
イズから異なる他のサイズへ縮小する間引きの場合も同
様に構成できる。また、上記した実施例においては、ド
ットの処理を削除されるドットの後にて行ったが、前で
も同様のことが行える。この場合ステップＳ９およびス
テップＳ１２の処理においてそれぞれ６ビット目或いは
１１ビット目のデータをＲＡＭに格納すると共に、既に
格納済みの４ビット目或いは９ビット目の画像データを
５ビット目或いは１０ビット目の画像データに置き換え
ることによりなされる。

【００３４】また、ファクシミリ装置の受信側で間引き
を行う場合においては、シフトレジスタ４１のビット数
を画像１ライン分の画像ドット数と等しくするとよい。

【００３５】また、従来の間引きと本発明の間引きとを
スイッチで切替え得る構成としてもよく、その時は従来
の間引きを行うことが選択されたならば、データ置換信
号を絶えず高電位とする。

【００３６】また上記した実施例においては、読み取り
動作中の間引きについて説明したが、記録するときにデ
ータをセットする段階で縮小する場合にも本間引き方法
を適用することができ、さらにまた、データのやり取り
の場合にも適用でき、ファクシミリ装置に限らずコピー
マシン、プリンタ等においても適用できる。

【００３７】

【発明の効果】以上説明した如く本発明によれば、連続
した３つの画像ドットのうち、間引きされる中央画像ド
ットに隣接する前後の隣接画像ドット同志が同一の論理
か否かを判断して、その隣接画像ドット同志が同一論理
の画像ドットである場合は、前記隣接画像ドットの一方
の画像ドットを中央画像ドットと同一論理の画像ドット
とした状態で中央画像ドットを削除し、前記隣接画像ド
ット同志が異なる論理の画像ドットである場合は、前記
中央画像ドットの論理に関わらず前記隣接画像ドットを
そのまま保持した状態で前記中央画像ドットが削除され
るため、白地中の黒線、または黒地中の白線が失われる
ことなしに残る効果がある。さらに、画像が縮小されて
も、細線や点なども同様に残る効果がある。さらにま
た、連続した３つの画像ドットの状態に基づいて削除の
状態が決定される場合と、隣接画像ドットの状態のみに
基づいて削除の状態が決定される場合とがあるためにデ
ータの保持量も少なくて済み、バッファなどのメモリの
記憶容量も少なくて済むことになる。

【図面の簡単な説明】

【図１】本発明方法を適用した一実施例としてのファク
シミリ装置の要部構成を示すブロック図である。

【図２】本発明方法を実現する論理回路のブロック図で
ある。

【図３】本発明方法を適用してＢ４サイズからＡ４サイ
ズへ縮小変換するときのクロックパルスおよびデータ置
換信号を示す模式図である。

【図４】本発明方法を適用した一実施例における作用の
説明に供するテーブルの例を示す模式図である。

【図５】本発明方法を適用した一実施例における間引き
作用の説明に供する模式図である。

【図６】本発明方法を適用した一実施例のデータ処理を
ソフトウエアで行う場合の作用の説明に供するフローチ
ャートである。

【符号の説明】

２１ 中央処理装置 ２２ 制御回路 ２３ イメージセンサ ２４ 原稿 ２５ ＲＡＭ ２６ 画像データ間引き回路 ２７ 判別回路 ２８ データ処理回路 ３０および３１ Ｄフリップフロップ ４１ シフトレジスタ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 連続した３つの画像ドットのうち、間引
   きされる中央画像ドットに隣接する前後の隣接画像ドッ
   ト同志が同一の論理か否かを判断して、その隣接画像ド
   ット同志が同一論理の画像ドットである場合は、前記隣
   接画像ドットの一方の画像ドットを中央画像ドットと同
   一論理の画像ドットとした状態で中央画像ドットを削除
   し、前記隣接画像ドット同志が異なる論理の画像ドット
   である場合は、前記中央画像ドットの論理に関わらず前
   記隣接画像ドットをそのまま保持した状態で前記中央画
   像ドットを削除することを特徴とする画像データの間引
   き方法。