JPH0785261A - 鏡像処理装置 - Google Patents
鏡像処理装置Info
- Publication number
- JPH0785261A JPH0785261A JP5227300A JP22730093A JPH0785261A JP H0785261 A JPH0785261 A JP H0785261A JP 5227300 A JP5227300 A JP 5227300A JP 22730093 A JP22730093 A JP 22730093A JP H0785261 A JPH0785261 A JP H0785261A
- Authority
- JP
- Japan
- Prior art keywords
- line
- mirror image
- address
- counter
- image processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 １個のラインメモリでデジタル画像をリアル
タイムで鏡像処理する装置を提供すること。 【構成】 １ライン分の画像データを保持するラインメ
モリ４と、ラインメモリ４へのアドレスを生成するアド
レスカウンタ２と、ラインの切り換わりを示すライン同
期信号ＬＳＹＮＣに基づいてアドレスカウンタ２のカウ
ントアップ／ダウンを切り換えるトグルフリップフロッ
プ３と、画像データの転送の１クロック中に時分割によ
りラインメモリ４に対する画像データの書き込み及び読
み出しを行う読み出し，書き込み，データ制御ブロック
５とを備えている。
タイムで鏡像処理する装置を提供すること。 【構成】 １ライン分の画像データを保持するラインメ
モリ４と、ラインメモリ４へのアドレスを生成するアド
レスカウンタ２と、ラインの切り換わりを示すライン同
期信号ＬＳＹＮＣに基づいてアドレスカウンタ２のカウ
ントアップ／ダウンを切り換えるトグルフリップフロッ
プ３と、画像データの転送の１クロック中に時分割によ
りラインメモリ４に対する画像データの書き込み及び読
み出しを行う読み出し，書き込み，データ制御ブロック
５とを備えている。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル画像に対して
種々の編集処理を行う画像処理装置に関し、特にデジタ
ル画像の鏡像処理を行う装置に関する。
種々の編集処理を行う画像処理装置に関し、特にデジタ
ル画像の鏡像処理を行う装置に関する。
【０００２】
【従来の技術】画像処理装置においては種々の編集処理
が行われるが、編集処理の一つとして元の画像に対して
対称的な画像を生成する鏡像処理がある。
が行われるが、編集処理の一つとして元の画像に対して
対称的な画像を生成する鏡像処理がある。
【０００３】従来、デジタル画像に鏡像等の編集処理を
施す装置として、特開平２−３１２３５７号公報に記載
されているように、１ページ分のメモリに画像を書き込
んだ後、読み出しアドレスを制御する装置が知られてい
る。すなわち、図７に示すように、予め鏡像処理の対象
となる画像データＤINをメモリ２０１に格納しておき、
メモリ２０１の読み出しアドレスが書き込みアドレスと
は逆方向に変化するようにコントローラ２０３でアドレ
スカウンタ２０２の動作を制御することにより、データ
コントローラ２０４を介して左右が反転した鏡像の画像
データＤOUT を得ている。
施す装置として、特開平２−３１２３５７号公報に記載
されているように、１ページ分のメモリに画像を書き込
んだ後、読み出しアドレスを制御する装置が知られてい
る。すなわち、図７に示すように、予め鏡像処理の対象
となる画像データＤINをメモリ２０１に格納しておき、
メモリ２０１の読み出しアドレスが書き込みアドレスと
は逆方向に変化するようにコントローラ２０３でアドレ
スカウンタ２０２の動作を制御することにより、データ
コントローラ２０４を介して左右が反転した鏡像の画像
データＤOUT を得ている。
【０００４】しかしながら、上記特開平２−３１２３５
７号公報に記載の装置においては、鏡像処理の対象とな
る画像を予め格納するための１ページ分の容量を有する
メモリが必要であるため、多値画像を処理する場合、多
数のメモリが必要になり回路が複雑になると共にコスト
が高くなるという問題があった。また、鏡像処理の対象
となる１ページ分の画像を一旦メモリに格納する必要が
あるので、リアルタイムに鏡像処理できないという問題
があった。
７号公報に記載の装置においては、鏡像処理の対象とな
る画像を予め格納するための１ページ分の容量を有する
メモリが必要であるため、多値画像を処理する場合、多
数のメモリが必要になり回路が複雑になると共にコスト
が高くなるという問題があった。また、鏡像処理の対象
となる１ページ分の画像を一旦メモリに格納する必要が
あるので、リアルタイムに鏡像処理できないという問題
があった。
【０００５】また、リアルタイムに処理するため、図８
に示すように、２ライン分のラインメモリ２０５，２０
６を使用し、データコントロール２０８により１ライン
度に各ラインメモリ２０５，２０６に対する読み出し及
び書き込みを交互に切り換えていわゆるピンポンバッフ
ァを構成すると共に、アドレスコントロール２０７によ
り各ラインメモリ２０５，２０６の読み出し及び書き込
みアドレスを制御することにより、鏡像の画像データＤ
OUT を得ることが、特開平２−１６１８７２号公報に記
載されている。
に示すように、２ライン分のラインメモリ２０５，２０
６を使用し、データコントロール２０８により１ライン
度に各ラインメモリ２０５，２０６に対する読み出し及
び書き込みを交互に切り換えていわゆるピンポンバッフ
ァを構成すると共に、アドレスコントロール２０７によ
り各ラインメモリ２０５，２０６の読み出し及び書き込
みアドレスを制御することにより、鏡像の画像データＤ
OUT を得ることが、特開平２−１６１８７２号公報に記
載されている。
【０００６】ここで図９（ａ）に示される画像に鏡像処
理を行って同図（ｂ）に示されるような左右が反転した
画像を得る場合に例に挙げて、図８に示される従来の鏡
像処理装置装置の動作を説明する。図１０は、図８に示
される従来の鏡像処理装置において、図９に示す鏡像処
理を行う際のタイミングチャートである。図中、ＰＳＹ
ＮＣはページ同期信号、ＬＳＹＮＣはライン同期信号、
ＷＲは書き込み、ＲＤは読み出しを示す。
理を行って同図（ｂ）に示されるような左右が反転した
画像を得る場合に例に挙げて、図８に示される従来の鏡
像処理装置装置の動作を説明する。図１０は、図８に示
される従来の鏡像処理装置において、図９に示す鏡像処
理を行う際のタイミングチャートである。図中、ＰＳＹ
ＮＣはページ同期信号、ＬＳＹＮＣはライン同期信号、
ＷＲは書き込み、ＲＤは読み出しを示す。
【０００７】まず第１ラインメモリ２０５に１ライン分
のデータを書き込んだ後、次ラインでアドレスｎから読
み出すと同時に現画像をメモリ２へ書き込む。これを交
互に行うことにより、鏡像処理を行う。
のデータを書き込んだ後、次ラインでアドレスｎから読
み出すと同時に現画像をメモリ２へ書き込む。これを交
互に行うことにより、鏡像処理を行う。
【０００８】しかしながら、図８に示される特開平２−
１６１８７２号公報に記載の装置においては、画像デー
タの書き込みと読み出しを同時に行うために、ラインメ
モリが２個必要であるという問題点がある。また、ライ
ンメモリに対するアドレスを生成するためのアドレスカ
ウンタも２個必要となり、やはり回路が複雑になると共
にコストが高くなるという問題があった。
１６１８７２号公報に記載の装置においては、画像デー
タの書き込みと読み出しを同時に行うために、ラインメ
モリが２個必要であるという問題点がある。また、ライ
ンメモリに対するアドレスを生成するためのアドレスカ
ウンタも２個必要となり、やはり回路が複雑になると共
にコストが高くなるという問題があった。
【０００９】
【発明が解決しようとする課題】そこで、本発明は１個
のラインメモリでデジタル画像をリアルタイムで鏡像処
理する装置を提供することを目的とする。また、本発明
は、デジタル画像の任意部分を鏡像処理する装置を提供
することを他の目的とする。
のラインメモリでデジタル画像をリアルタイムで鏡像処
理する装置を提供することを目的とする。また、本発明
は、デジタル画像の任意部分を鏡像処理する装置を提供
することを他の目的とする。
【００１０】
【課題を解決するための手段】本発明の鏡像処理装置
は、１ライン分の画像データを保持する記憶手段と、前
記記憶手段へのアドレスを生成するカウンタと、ライン
の切り換わりを示すライン同期信号に基づいて前記カウ
ンタのカウントアップ／ダウンを切り換えるカウンタ制
御手段と、画像データの転送の１クロック中に時分割に
より前記記憶手段に対する画像データの書き込み及び読
み出しを行う書き込み／読み出し制御手段とを備えてい
ることを特徴とする。
は、１ライン分の画像データを保持する記憶手段と、前
記記憶手段へのアドレスを生成するカウンタと、ライン
の切り換わりを示すライン同期信号に基づいて前記カウ
ンタのカウントアップ／ダウンを切り換えるカウンタ制
御手段と、画像データの転送の１クロック中に時分割に
より前記記憶手段に対する画像データの書き込み及び読
み出しを行う書き込み／読み出し制御手段とを備えてい
ることを特徴とする。
【００１１】また、本発明は、デジタル画像の任意部分
を鏡像処理する鏡像処理装置であって、１ライン分の画
像データを保持する記憶手段と、前記記憶手段へのアド
レスを生成するカウンタと、前記デジタル画像の鏡像処
理エリアの終了アドレスを前記カウンタへロードする終
了アドレスロード手段と、ラインの切り換わりを示すラ
イン同期信号と鏡像処理を行うべきエリアを示すエリア
信号に基づいて前記カウンタのカウントアップ／ダウン
を切り換えるカウンタ制御手段と、画像データの転送の
１クロック中に時分割により前記記憶手段に対する画像
データの書き込み及び読み出しを行う書き込み／読み出
し制御手段とを備えていることを特徴とする。
を鏡像処理する鏡像処理装置であって、１ライン分の画
像データを保持する記憶手段と、前記記憶手段へのアド
レスを生成するカウンタと、前記デジタル画像の鏡像処
理エリアの終了アドレスを前記カウンタへロードする終
了アドレスロード手段と、ラインの切り換わりを示すラ
イン同期信号と鏡像処理を行うべきエリアを示すエリア
信号に基づいて前記カウンタのカウントアップ／ダウン
を切り換えるカウンタ制御手段と、画像データの転送の
１クロック中に時分割により前記記憶手段に対する画像
データの書き込み及び読み出しを行う書き込み／読み出
し制御手段とを備えていることを特徴とする。
【００１２】
【作用】本発明の作用を具体的に例を挙げて説明する。
【００１３】図１に本発明の概略の構成を示す。
【００１４】レジスタ１には鏡像処理の終了アドレスが
保持され、この終了アドレスは２ラインに１回、ロード
信号ＬＤによりアドレスカウンタ２にロードされる。ア
ドレスカウンタ２の出力は、書き込みアドレスまたは読
み出しアドレスとしてラインメモリ４に供給される。ま
た、トグルフリップフロップ３では、アドレスカウンタ
２へのアップ／ダウン信号ＵＰ／ＤＯＷＮが生成され、
１ラインごとにアドレスカウンタ２のアップ／ダウンを
切り換える。読み出し（ＲＤ），書き込み（ＷＲ），デ
ータ（Ｄａｔａ）コントロール部５では、クロック信号
ＣＬＫの１クロック中にラインメモリ４から前ラインデ
ータを読み出し、現ラインデータを書き込む。
保持され、この終了アドレスは２ラインに１回、ロード
信号ＬＤによりアドレスカウンタ２にロードされる。ア
ドレスカウンタ２の出力は、書き込みアドレスまたは読
み出しアドレスとしてラインメモリ４に供給される。ま
た、トグルフリップフロップ３では、アドレスカウンタ
２へのアップ／ダウン信号ＵＰ／ＤＯＷＮが生成され、
１ラインごとにアドレスカウンタ２のアップ／ダウンを
切り換える。読み出し（ＲＤ），書き込み（ＷＲ），デ
ータ（Ｄａｔａ）コントロール部５では、クロック信号
ＣＬＫの１クロック中にラインメモリ４から前ラインデ
ータを読み出し、現ラインデータを書き込む。
【００１５】図２は、本発明の鏡像処理装置により、従
来例の項で述べた図９に示す鏡像処理を行う際のタイミ
ングチャートである。ラインのスタートで、すなわち、
ライン同期信号ＬＳＹＮＣの立ち上がりに同期して、鏡
像終了アドレス“ｎ”がロード信号ＬＤによりアドレス
カウンタ２にセットされ、鏡像開始アドレスまでカウン
トダウンされる。なお、アドレスカウンタ２はラインの
スタートでダウン方向にセットされている。この時、読
み出し，書き込み，データ制御部５ではクロック信号Ｃ
ＬＫの“Ｈ”の期間にラインメモリ４から前ラインのア
ドレス“ｎ”のデータを読み出し、クロック信号ＣＬＫ
の“Ｌ”の期間に入力画像データＤi の中の現ラインの
最初のデータをアドレス“ｎ”に書き込む。これをアド
レス“０”まで繰り返す。
来例の項で述べた図９に示す鏡像処理を行う際のタイミ
ングチャートである。ラインのスタートで、すなわち、
ライン同期信号ＬＳＹＮＣの立ち上がりに同期して、鏡
像終了アドレス“ｎ”がロード信号ＬＤによりアドレス
カウンタ２にセットされ、鏡像開始アドレスまでカウン
トダウンされる。なお、アドレスカウンタ２はラインの
スタートでダウン方向にセットされている。この時、読
み出し，書き込み，データ制御部５ではクロック信号Ｃ
ＬＫの“Ｈ”の期間にラインメモリ４から前ラインのア
ドレス“ｎ”のデータを読み出し、クロック信号ＣＬＫ
の“Ｌ”の期間に入力画像データＤi の中の現ラインの
最初のデータをアドレス“ｎ”に書き込む。これをアド
レス“０”まで繰り返す。
【００１６】次ラインでは、アドレスは通常に“０”か
らカウントアップする。この時、アドレス“０”には実
際の画像の最終データが前ライン処理中に書き込まれて
いるので、読み出したデータをそのまま出力Ｄo とすれ
ばよい。この処理をラインごとに切り換えることによ
り、１ライン分のラインメモリを使用してリアルタイム
で鏡像処理が実現できる。
らカウントアップする。この時、アドレス“０”には実
際の画像の最終データが前ライン処理中に書き込まれて
いるので、読み出したデータをそのまま出力Ｄo とすれ
ばよい。この処理をラインごとに切り換えることによ
り、１ライン分のラインメモリを使用してリアルタイム
で鏡像処理が実現できる。
【００１７】
【実施例】以下、図面を参照しながら実施例に基づいて
本発明の特徴を具体的に説明する。
本発明の特徴を具体的に説明する。
【００１８】図３は、本発明の鏡像処理装置の実施例の
ブロック図である。なお、図１と対応する部分には同一
符号を付している。
ブロック図である。なお、図１と対応する部分には同一
符号を付している。
【００１９】鏡像エリアの終了アドレスを保持するレジ
スタ１の出力は、直接セレクタ７の一方の入力端子へ供
給されると共に、入力に対して＋１の加算を行う加算器
６を介してセレクタ７の他方の入力端子に供給される。
セレクタ７は、エリア信号が鏡像エリアであることを示
すときはレジスタ１の出力を選択し、そうでないときに
は加算器６の出力を選択する。たとえば、エリア信号
は、鏡像エリアであるとき“Ｈ”、鏡像エリア以外であ
るとき“Ｌ”であるものとする。セレクタ７の出力は、
プリセットデータとしてアドレスカウンタ２に供給され
る。また、ライン同期信号ＬＳＹＮＣにより駆動される
トグルフリップフロップ３の出力がライン切り換え信号
１１としてエリア信号と共にＡＮＤ回路９に供給され
る。ＡＮＤ回路９の出力は、アドレスカウンタ２のロー
ド端子にロード信号ＬＤを供給するロード信号生成部８
に供給されると共に、アドレスカウンタ２のアップ／ダ
ウン切り換え端子に供給される。アドレスカウンタ２
は、アップ／ダウンカウンタから構成されており、クロ
ック信号ＣＬＫが供給される度に指定方向に従ってカウ
ント値が１づつ増加或いは減少し、ライン同期信号ＬＳ
ＹＮＣが供給される度にリセットされる。アドレスカウ
ンタ２の出力は、書き込みアドレス或いは読み出しアド
レスとしてラインメモリ４に供給される。ラインメモリ
４には、クロック信号ＣＬＫが書き込み／読み出し信号
として供給されると共に、入力画像データＤi が入力バ
ッファ１２ａを介して供給される。また、ラインメモリ
４から読み出された画像データは、クロック信号ＣＬＫ
により駆動されるラッチ１０を介して画像データＤo と
して出力される。
スタ１の出力は、直接セレクタ７の一方の入力端子へ供
給されると共に、入力に対して＋１の加算を行う加算器
６を介してセレクタ７の他方の入力端子に供給される。
セレクタ７は、エリア信号が鏡像エリアであることを示
すときはレジスタ１の出力を選択し、そうでないときに
は加算器６の出力を選択する。たとえば、エリア信号
は、鏡像エリアであるとき“Ｈ”、鏡像エリア以外であ
るとき“Ｌ”であるものとする。セレクタ７の出力は、
プリセットデータとしてアドレスカウンタ２に供給され
る。また、ライン同期信号ＬＳＹＮＣにより駆動される
トグルフリップフロップ３の出力がライン切り換え信号
１１としてエリア信号と共にＡＮＤ回路９に供給され
る。ＡＮＤ回路９の出力は、アドレスカウンタ２のロー
ド端子にロード信号ＬＤを供給するロード信号生成部８
に供給されると共に、アドレスカウンタ２のアップ／ダ
ウン切り換え端子に供給される。アドレスカウンタ２
は、アップ／ダウンカウンタから構成されており、クロ
ック信号ＣＬＫが供給される度に指定方向に従ってカウ
ント値が１づつ増加或いは減少し、ライン同期信号ＬＳ
ＹＮＣが供給される度にリセットされる。アドレスカウ
ンタ２の出力は、書き込みアドレス或いは読み出しアド
レスとしてラインメモリ４に供給される。ラインメモリ
４には、クロック信号ＣＬＫが書き込み／読み出し信号
として供給されると共に、入力画像データＤi が入力バ
ッファ１２ａを介して供給される。また、ラインメモリ
４から読み出された画像データは、クロック信号ＣＬＫ
により駆動されるラッチ１０を介して画像データＤo と
して出力される。
【００２０】図４は、図３に示すロード信号生成部８の
構成例を示すブロック図である。図３に示すＡＮＤ回路
９の出力は、入力信号ｉｎとしてフリップフロップ１４
のデータ端子に供給され、クロック信号ＣＬＫに同期し
てフリップフロップ１４の状態を変化させる。フリップ
フロップ１４の出力ＱＮは入力信号ｉｎと共にＥＸ−Ｎ
ＯＲ回路１３に供給される。
構成例を示すブロック図である。図３に示すＡＮＤ回路
９の出力は、入力信号ｉｎとしてフリップフロップ１４
のデータ端子に供給され、クロック信号ＣＬＫに同期し
てフリップフロップ１４の状態を変化させる。フリップ
フロップ１４の出力ＱＮは入力信号ｉｎと共にＥＸ−Ｎ
ＯＲ回路１３に供給される。
【００２１】次に上述した鏡像処理装置の動作につい
て、図５（ａ）に示されるような“Ａ”，“Ｂ”，
“Ｃ”の三つの文字を含む画像の中の“Ｂ”の部分のみ
を鏡像処理する場合の処理を例に挙げて、図６のタイミ
ングチャートを用いて説明する。
て、図５（ａ）に示されるような“Ａ”，“Ｂ”，
“Ｃ”の三つの文字を含む画像の中の“Ｂ”の部分のみ
を鏡像処理する場合の処理を例に挙げて、図６のタイミ
ングチャートを用いて説明する。
【００２２】レジスタ１には、鏡像エリアの終了アドレ
スが保持される。図５の例では鏡像エリアのアドレスは
“１０”〜“１９”であるので、ここでは、“１９”が
保持される。
スが保持される。図５の例では鏡像エリアのアドレスは
“１０”〜“１９”であるので、ここでは、“１９”が
保持される。
【００２３】先ず、ライン同期信号ＬＳＹＮＣによりア
ドレスカウンタ２がリセットされ、アドレスカウンタ２
は、“Ａ”の位置（アドレス“０”〜“９”）まではク
ロック信号ＣＬＫに同期して通常にカウントアップす
る。次に“Ｂ”の位置を示すエリア信号が外部より与え
られると、セレクタ７により前記終了アドレス“１９”
が選択され、ロード信号生成部８で生成されたロード信
号ＬＤによりアドレスカウンタ２へセットされる。
ドレスカウンタ２がリセットされ、アドレスカウンタ２
は、“Ａ”の位置（アドレス“０”〜“９”）まではク
ロック信号ＣＬＫに同期して通常にカウントアップす
る。次に“Ｂ”の位置を示すエリア信号が外部より与え
られると、セレクタ７により前記終了アドレス“１９”
が選択され、ロード信号生成部８で生成されたロード信
号ＬＤによりアドレスカウンタ２へセットされる。
【００２４】ここで、図４に示すロード信号生成部８の
動作について説明する。
動作について説明する。
【００２５】トグルフリップフロップ３の出力であるラ
イン切り換え信号１１は、ライン同期信号ＬＳＹＮＣ毎
に“Ｈ”，“Ｌ”の状態を交互に繰り返しており、図６
の例では先行するラインで“Ｈ”となっている。また、
エリア信号は、最初は処理画像が鏡像エリア外なので
“Ｌ”となっている。したがって、ロード信号生成部８
に対する入力信号ｉｎは“Ｌ”となっており、フリップ
フロップ１４にはクロック信号ＣＬＫは常時供給されて
いるので、ＱＮは“Ｈ”となっている。入力信号ｉｎが
“Ｈ”となった後の最初のクロック信号ＣＬＫの立ち上
がりで、フリップフロップ１４がセットされ出力Ｑが
“Ｈ”となり、出力ＱＮが“Ｌ”となる。したがって、
入力信号ｉｎが“Ｈ”となってからフリップフロップ１
４がセットされるまでの期間は、ＥＸ−ＮＯＲ回路１３
の２入力は一致するので、ＥＸ−ＮＯＲ回路１３の出力
は“Ｈ”となる。この“Ｈ”レベルの信号がアドレスカ
ウンタ２に対するロード信号ＬＤとなる。なお、エリア
信号が“Ｈ”から“Ｌ”になったときにも同様にしてロ
ード信号生成部８からロード信号ＬＤが出力される。
イン切り換え信号１１は、ライン同期信号ＬＳＹＮＣ毎
に“Ｈ”，“Ｌ”の状態を交互に繰り返しており、図６
の例では先行するラインで“Ｈ”となっている。また、
エリア信号は、最初は処理画像が鏡像エリア外なので
“Ｌ”となっている。したがって、ロード信号生成部８
に対する入力信号ｉｎは“Ｌ”となっており、フリップ
フロップ１４にはクロック信号ＣＬＫは常時供給されて
いるので、ＱＮは“Ｈ”となっている。入力信号ｉｎが
“Ｈ”となった後の最初のクロック信号ＣＬＫの立ち上
がりで、フリップフロップ１４がセットされ出力Ｑが
“Ｈ”となり、出力ＱＮが“Ｌ”となる。したがって、
入力信号ｉｎが“Ｈ”となってからフリップフロップ１
４がセットされるまでの期間は、ＥＸ−ＮＯＲ回路１３
の２入力は一致するので、ＥＸ−ＮＯＲ回路１３の出力
は“Ｈ”となる。この“Ｈ”レベルの信号がアドレスカ
ウンタ２に対するロード信号ＬＤとなる。なお、エリア
信号が“Ｈ”から“Ｌ”になったときにも同様にしてロ
ード信号生成部８からロード信号ＬＤが出力される。
【００２６】次に、図３に示す回路に戻って説明を続け
る。
る。
【００２７】アドレスカウンタ２のアップ／ダウンの制
御は、トグルフリップフロップ３とエリア信号とのＡＮ
Ｄ出力により行われ、１ラインおきのエリア信号内のみ
カウントダウンされる。エリア信号終了時には再びロー
ド信号生成部８からロード信号ＬＤが出力される。この
とき、エリア信号は“Ｌ”となっているので、セレクタ
７は加算器６側を選択している。したがって、今度は加
算器６で生成された、エリア終了アドレスの次アドレ
ス、すなわち、“２０”（＝“１９”＋“１”）がセレ
クタ７で選択され、アドレスカウンタ２にセットされ
る。その後、ライン終了まで再びカウントアップする。
御は、トグルフリップフロップ３とエリア信号とのＡＮ
Ｄ出力により行われ、１ラインおきのエリア信号内のみ
カウントダウンされる。エリア信号終了時には再びロー
ド信号生成部８からロード信号ＬＤが出力される。この
とき、エリア信号は“Ｌ”となっているので、セレクタ
７は加算器６側を選択している。したがって、今度は加
算器６で生成された、エリア終了アドレスの次アドレ
ス、すなわち、“２０”（＝“１９”＋“１”）がセレ
クタ７で選択され、アドレスカウンタ２にセットされ
る。その後、ライン終了まで再びカウントアップする。
【００２８】また入力画像データＤｉは、クロック信号
ＣＬＫが“Ｌ”の期間、入力バッファ１２ａによりライ
ンメモリ４へ出力され、クロック信号ＣＬＫの“Ｌ”期
間で生成されるラインメモリ４への書き込み信号ＷＲに
より書き込まれる。
ＣＬＫが“Ｌ”の期間、入力バッファ１２ａによりライ
ンメモリ４へ出力され、クロック信号ＣＬＫの“Ｌ”期
間で生成されるラインメモリ４への書き込み信号ＷＲに
より書き込まれる。
【００２９】また、ラインメモリ４に書き込まれている
前ライン画像データは、出力バッファ１２ｂを介してラ
ッチ１０へクロック信号ＣＬＫの“Ｈ”期間中に取り込
まれ、外部へ出力される。
前ライン画像データは、出力バッファ１２ｂを介してラ
ッチ１０へクロック信号ＣＬＫの“Ｈ”期間中に取り込
まれ、外部へ出力される。
【００３０】さて、ライン切り換え信号がＬの場合は、
アドレスカウンタ２は通常に“０”から最終アドレスま
でカウントアップし、読み出し，書き込みを繰り返す。
この時、アドレス“１０”〜“１９”には、前ライン処
理時に“１９”〜“１０”のアドレスのデータが書き込
まれているため、読み出した時点で鏡像処理が行われて
いることになる。これらをラインごとに切り換えること
により、図５（ｂ）に示されるような“Ａ”，“Ｂ”，
“Ｃ”の三つの文字を含む画像の中の“Ｂ”の部分のみ
を左右反転させる鏡像処理が実現できる。
アドレスカウンタ２は通常に“０”から最終アドレスま
でカウントアップし、読み出し，書き込みを繰り返す。
この時、アドレス“１０”〜“１９”には、前ライン処
理時に“１９”〜“１０”のアドレスのデータが書き込
まれているため、読み出した時点で鏡像処理が行われて
いることになる。これらをラインごとに切り換えること
により、図５（ｂ）に示されるような“Ａ”，“Ｂ”，
“Ｃ”の三つの文字を含む画像の中の“Ｂ”の部分のみ
を左右反転させる鏡像処理が実現できる。
【００３１】なお、上述した図５〜図６では、画像デー
タ中のある１部分のみを鏡像処理する例を示したが、本
発明はこれに限らず、１のエリア終了アドレス保持レジ
スタを複数用意したり、もしくは、１ライン中に値を書
き換えていくことにより、複数のエリア内の画像を鏡像
処理することができる。
タ中のある１部分のみを鏡像処理する例を示したが、本
発明はこれに限らず、１のエリア終了アドレス保持レジ
スタを複数用意したり、もしくは、１ライン中に値を書
き換えていくことにより、複数のエリア内の画像を鏡像
処理することができる。
【００３２】また、上述した実施例においては、レジス
タ１と加算器６により最終アドレスと次のアドレスを生
成するようにしたが、終了アドレスをラインメモリへの
アドレス信号とエリア信号より自動生成する構成にし
て、レジスタ１と加算器６を削除することもできる。
タ１と加算器６により最終アドレスと次のアドレスを生
成するようにしたが、終了アドレスをラインメモリへの
アドレス信号とエリア信号より自動生成する構成にし
て、レジスタ１と加算器６を削除することもできる。
【００３３】
【発明の効果】以上に述べたように、本発明において
は、ラインメモリのアドレスを生成するカウンタを１ラ
イン途中にデータのロード，アップ／ダウン切り換えが
できる様にし、かつ１クロック中にラインメモリを読み
出し，書き込みできる構成にしたので、ラインメモリ１
個で鏡像処理ができる。また、ラインメモリが１個であ
るのでアドレスカウンタも１個にすることができ、回路
構成が簡単化されると共に、コストが低減できる。
は、ラインメモリのアドレスを生成するカウンタを１ラ
イン途中にデータのロード，アップ／ダウン切り換えが
できる様にし、かつ１クロック中にラインメモリを読み
出し，書き込みできる構成にしたので、ラインメモリ１
個で鏡像処理ができる。また、ラインメモリが１個であ
るのでアドレスカウンタも１個にすることができ、回路
構成が簡単化されると共に、コストが低減できる。
【図１】 本発明による鏡像処理装置の概略の構成であ
る。
る。
【図２】 本発明における鏡像処理を説明するためのタ
イミングチャートである。
イミングチャートである。
【図３】 本発明の鏡像処理装置の実施例のブロック図
である。
である。
【図４】 図３に示すロード信号生成部の構成例を示す
ブロック図である。
ブロック図である。
【図５】 １部分のみを鏡像処理する場合の処理を示す
説明図である。
説明図である。
【図６】 図３に示す鏡像処理装置の実施例における鏡
像処理を説明するためのタイミングチャートである。
像処理を説明するためのタイミングチャートである。
【図７】 従来の鏡像処理装置の構成例を示すブロック
図である。
図である。
【図８】 従来の鏡像処理装置の他の構成例を示すブロ
ック図である。
ック図である。
【図９】 鏡像処理をする場合の処理を示す説明図であ
る。
る。
【図１０】 図８に示す従来の鏡像処理装置における鏡
像処理を説明するためのタイミングチャートである。
像処理を説明するためのタイミングチャートである。
１…レジスタ、２…カウンタ、３…フリップフロップ、
４…ラインメモリ、５…メモリ制御部、６…加算器、７
…セレクタ、８…ロード信号生成部、９…ＡＮＤ回路、
１０…ラッチ、１１…ライン切り換え信号、１２ａ…入
力バッファ、１２ｂ…出力バッファ、１３…ＥＸ−ＮＯ
Ｒ回路、１４…フリップフロップ
４…ラインメモリ、５…メモリ制御部、６…加算器、７
…セレクタ、８…ロード信号生成部、９…ＡＮＤ回路、
１０…ラッチ、１１…ライン切り換え信号、１２ａ…入
力バッファ、１２ｂ…出力バッファ、１３…ＥＸ−ＮＯ
Ｒ回路、１４…フリップフロップ
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/387
Claims (2)
- 【請求項１】 １ライン分の画像データを保持する記憶
手段と、 前記記憶手段へのアドレスを生成するカウンタと、 ラインの切り換わりを示すライン同期信号に基づいて前
記カウンタのカウントアップ／ダウンを切り換えるカウ
ンタ制御手段と、 画像データの転送の１クロック中に時分割により前記記
憶手段に対する画像データの書き込み及び読み出しを行
う書き込み／読み出し制御手段とを備えていることを特
徴とする鏡像処理装置。 - 【請求項２】 デジタル画像の任意部分を鏡像処理する
鏡像処理装置であって、 １ライン分の画像データを保持する記憶手段と、 前記記憶手段へのアドレスを生成するカウンタと、 前記デジタル画像の鏡像処理エリアの終了アドレスを前
記カウンタへロードする終了アドレスロード手段と、 ラインの切り換わりを示すライン同期信号と鏡像処理を
行うべきエリアを示すエリア信号に基づいて前記カウン
タのカウントアップ／ダウンを切り換えるカウンタ制御
手段と、 画像データの転送の１クロック中に時分割により前記記
憶手段に対する画像データの書き込み及び読み出しを行
う書き込み／読み出し制御手段とを備えていることを特
徴とする鏡像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5227300A JPH0785261A (ja) | 1993-09-13 | 1993-09-13 | 鏡像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5227300A JPH0785261A (ja) | 1993-09-13 | 1993-09-13 | 鏡像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0785261A true JPH0785261A (ja) | 1995-03-31 |
Family
ID=16858660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5227300A Pending JPH0785261A (ja) | 1993-09-13 | 1993-09-13 | 鏡像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0785261A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000051177A (ko) * | 1999-01-19 | 2000-08-16 | 윤종용 | 하나의 라인 메모리를 이용한 리어 미러 구현 회로 및 그 방법 |
| JP2001013926A (ja) * | 1999-06-25 | 2001-01-19 | Sanyo Electric Co Ltd | 表示装置の制御回路 |
| JP2007279290A (ja) * | 2006-04-05 | 2007-10-25 | Eastman Kodak Co | 表示装置 |
-
1993
- 1993-09-13 JP JP5227300A patent/JPH0785261A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000051177A (ko) * | 1999-01-19 | 2000-08-16 | 윤종용 | 하나의 라인 메모리를 이용한 리어 미러 구현 회로 및 그 방법 |
| JP2001013926A (ja) * | 1999-06-25 | 2001-01-19 | Sanyo Electric Co Ltd | 表示装置の制御回路 |
| JP2007279290A (ja) * | 2006-04-05 | 2007-10-25 | Eastman Kodak Co | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6361381A (ja) | 画像処理装置 | |
| JPH0785261A (ja) | 鏡像処理装置 | |
| US5055940A (en) | Video memory control apparatus | |
| JP3041901B2 (ja) | 線走査をストライプによる垂直鋸歯状波走査に変換する装置 | |
| JP3232589B2 (ja) | 画像メモリ制御方法および画像表示装置 | |
| US5646694A (en) | Moving picture decoding apparatus having three line buffers controlled to store and provide picture data of different resolutions | |
| JP3529208B2 (ja) | 画像処理装置 | |
| US5333264A (en) | Picture display apparatus for displaying fringed characters on an image | |
| JP3257438B2 (ja) | メモリ制御回路 | |
| JP3110192B2 (ja) | プログラマブル・リード・オンリ・メモリ | |
| JPH10124036A (ja) | 画像回転制御回路 | |
| JP2655621B2 (ja) | 管理情報出力装置 | |
| JP2713313B2 (ja) | 画像処理方法および装置 | |
| JP4106736B2 (ja) | データ処理装置 | |
| JPS5897086A (ja) | 画像メモリ用デ−タ転送回路 | |
| JPH06237416A (ja) | 映像合成装置 | |
| JPH0676051A (ja) | 並列画像処理装置 | |
| JP3221753B2 (ja) | 画像読取装置 | |
| JPH029392Y2 (ja) | ||
| JP2941574B2 (ja) | 高速伸張処理装置 | |
| JP2836324B2 (ja) | 画像データの間引き方法 | |
| JPH0636028A (ja) | ヒストグラム作成装置 | |
| EP0519382A2 (en) | Picture display apparatus | |
| JPH04195355A (ja) | ダイレクトメモリアクセス装置 | |
| JPH08237084A (ja) | タイミング信号発生回路 |