JP3110192B2 - プログラマブル・リード・オンリ・メモリ - Google Patents
プログラマブル・リード・オンリ・メモリInfo
- Publication number
- JP3110192B2 JP3110192B2 JP4163193A JP4163193A JP3110192B2 JP 3110192 B2 JP3110192 B2 JP 3110192B2 JP 4163193 A JP4163193 A JP 4163193A JP 4163193 A JP4163193 A JP 4163193A JP 3110192 B2 JP3110192 B2 JP 3110192B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- terminal group
- row address
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Read Only Memory (AREA)
Description
【０００１】
【産業上の利用分野】本発明はプログラマブル・リード
・オンリ・メモリ（ＰＲＯＭ）に関する。
・オンリ・メモリ（ＰＲＯＭ）に関する。
【０００２】
【従来の技術】従来のＰＲＯＭにおけるプログラム動
作、およびリード動作の一例を、図２を用いて説明す
る。図２は、従来のＰＲＯＭのブロック図である。
作、およびリード動作の一例を、図２を用いて説明す
る。図２は、従来のＰＲＯＭのブロック図である。
【０００３】図２において、従来のＰＲＯＭ２０１は、
記憶された内容をランダムにリードする通常モードと、
記憶させるデータをライトするプログラム・モードとを
有する。前記２つのモードの選択は、プログラム・モー
ド指定端子２０９により行われる。
記憶された内容をランダムにリードする通常モードと、
記憶させるデータをライトするプログラム・モードとを
有する。前記２つのモードの選択は、プログラム・モー
ド指定端子２０９により行われる。
【０００４】従来のＰＲＯＭにおけるリード動作は、以
下の手順で行われる。カラムアドレス端子群２０４から
入力されるカラムアドレスにより、メモリセル２０２の
１行分のメモリセルが選択される。カラムアドレスによ
り選択された１行分のメモリセル２０２は、ロウアドレ
ス端子群２０５から入力されたロウアドレスと共にセン
ス・スイッチ２０３に入力され、ロウアドレスにより指
定された番地の内容がデータとしてセンス・スイッチ２
０３からデータ端子群２０６へ出力される。
下の手順で行われる。カラムアドレス端子群２０４から
入力されるカラムアドレスにより、メモリセル２０２の
１行分のメモリセルが選択される。カラムアドレスによ
り選択された１行分のメモリセル２０２は、ロウアドレ
ス端子群２０５から入力されたロウアドレスと共にセン
ス・スイッチ２０３に入力され、ロウアドレスにより指
定された番地の内容がデータとしてセンス・スイッチ２
０３からデータ端子群２０６へ出力される。
【０００５】従来のＰＲＯＭにおけるプログラム動作
は、データの入出力がリード時と逆になる以外はリード
時と同じである。また、通常プログラムは最下位アドレ
スから最上位アドレスに向かい、１アドレスずつ順番に
行われる。
は、データの入出力がリード時と逆になる以外はリード
時と同じである。また、通常プログラムは最下位アドレ
スから最上位アドレスに向かい、１アドレスずつ順番に
行われる。
【０００６】従来のＰＲＯＭにおけるライト動作および
リード動作の制御は、制御端子群２０７から入力される
信号により制御回路２０８が制御する。
リード動作の制御は、制御端子群２０７から入力される
信号により制御回路２０８が制御する。
【０００７】
【発明が解決しようとする課題】以上説明したとおり、
従来のＰＲＯＭは、ライト動作時、最下位アドレスから
最上位アドレスに向かい１アドレスずつ順番に行われる
ため、今日のようにアドレス幅が増大したＰＲＯＭのラ
イト動作を完了するまでに多くの時間を有するという欠
点がある。
従来のＰＲＯＭは、ライト動作時、最下位アドレスから
最上位アドレスに向かい１アドレスずつ順番に行われる
ため、今日のようにアドレス幅が増大したＰＲＯＭのラ
イト動作を完了するまでに多くの時間を有するという欠
点がある。
【０００８】本発明の目的は、前記欠点を解決し、短時
間でライト動作を完了できるようにしたＰＲＯＭを提供
することにある。
間でライト動作を完了できるようにしたＰＲＯＭを提供
することにある。
【０００９】
【課題を解決するための手段】本発明のＰＲＯＭの構成
は、ロウアドレス及びデータの入出力を行うロウアドレ
ス／データ端子群と、外部から入力されるアドレスの代
わりにアドレスを生成するアドレス・カウンタと、前記
ロウアドレス／データ端子群からの入力か前記アドレス
・カウンタからの出力かを選択するロウアドレス・セレ
クタと、前記ロウアドレス・セレクタの出力によりアド
レッシングされる複数のメモリセルと、カラムアドレス
端子群からのカラムアドレスと前記アドレッシングされ
たそれぞれのメモリセルからデータの入出力を行う複数
のセンス・スイッチと、前記それぞれのセンス・スイッ
チからのデータをメモリセル選択アドレス端子群からの
入力により選択しデータ端子群へ入出力するデータ・セ
レクタと、前記センス・スイッチのデータを前記ロウア
ドレス／データ端子群に入出力するデータ・バッファと
を備えたことを特徴とする。
は、ロウアドレス及びデータの入出力を行うロウアドレ
ス／データ端子群と、外部から入力されるアドレスの代
わりにアドレスを生成するアドレス・カウンタと、前記
ロウアドレス／データ端子群からの入力か前記アドレス
・カウンタからの出力かを選択するロウアドレス・セレ
クタと、前記ロウアドレス・セレクタの出力によりアド
レッシングされる複数のメモリセルと、カラムアドレス
端子群からのカラムアドレスと前記アドレッシングされ
たそれぞれのメモリセルからデータの入出力を行う複数
のセンス・スイッチと、前記それぞれのセンス・スイッ
チからのデータをメモリセル選択アドレス端子群からの
入力により選択しデータ端子群へ入出力するデータ・セ
レクタと、前記センス・スイッチのデータを前記ロウア
ドレス／データ端子群に入出力するデータ・バッファと
を備えたことを特徴とする。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のＰＲＯＭを示すブロック
図である。図１を用いて、本発明の一実施例のＰＲＯＭ
における通常モードにおけるリード動作およびプログラ
ム・モード時におけるライト動作の一例を説明する。
る。図１は本発明の一実施例のＰＲＯＭを示すブロック
図である。図１を用いて、本発明の一実施例のＰＲＯＭ
における通常モードにおけるリード動作およびプログラ
ム・モード時におけるライト動作の一例を説明する。
【００１１】本実施例のＰＲＯＭ１０１は、記憶された
内容をランダムにリードする通常モードと、記憶させる
データをライトするプログラム・モードとを有する。前
記２つのモードの選択はプログラム・モード指定端子１
１６により行われる。
内容をランダムにリードする通常モードと、記憶させる
データをライトするプログラム・モードとを有する。前
記２つのモードの選択はプログラム・モード指定端子１
１６により行われる。
【００１２】本実施例のＰＲＯＭの構成は、ロウアドレ
ス及びデータの入出力を行うロウアドレス／データ端子
群１１１と、外部から入力されるアドレスの代わりにア
ドレスを生成するアドレス・カウンタ１０９と、前記ロ
ウアドレス／データ端子群１１１からの入力か前記アド
レス・カウンタ１０９からの出力かを選択するロウアド
レス・セレクタ１０２と、ロウアドレス・セレクタ１０
２の出力によりアドレッシングされる複数のメモリセル
１０５，１０６と、カラムアドレス端子群１１０からの
カラムアドレスと前記のアドレッシングされたそれぞれ
のメモリセル１０５，１０６からデータの入出力を行う
ための複数のセンス・スイッチ１０３，１０４と、前記
のそれぞれのセンス・スイッチ１０３，１０４からのデ
ータをメモリセル選択アドレス端子群からの入力により
選択しデータ端子群１１３へ入出力するデータ・セレク
タ１０７と、前記センス・スイッチ１０３，１０４のデ
ータを前記ロウアドレス／データ端子群１１１に入出力
するバッファ１０８とを有している。
ス及びデータの入出力を行うロウアドレス／データ端子
群１１１と、外部から入力されるアドレスの代わりにア
ドレスを生成するアドレス・カウンタ１０９と、前記ロ
ウアドレス／データ端子群１１１からの入力か前記アド
レス・カウンタ１０９からの出力かを選択するロウアド
レス・セレクタ１０２と、ロウアドレス・セレクタ１０
２の出力によりアドレッシングされる複数のメモリセル
１０５，１０６と、カラムアドレス端子群１１０からの
カラムアドレスと前記のアドレッシングされたそれぞれ
のメモリセル１０５，１０６からデータの入出力を行う
ための複数のセンス・スイッチ１０３，１０４と、前記
のそれぞれのセンス・スイッチ１０３，１０４からのデ
ータをメモリセル選択アドレス端子群からの入力により
選択しデータ端子群１１３へ入出力するデータ・セレク
タ１０７と、前記センス・スイッチ１０３，１０４のデ
ータを前記ロウアドレス／データ端子群１１１に入出力
するバッファ１０８とを有している。
【００１３】本実施例のＰＲＯＭ１０１におけるリード
動作は以下の手順で行われる。カラムアドレス端子群１
１０から入力されるカラムアドレスにより、第１のメモ
リセル１０５および第２のメモリセル１０６の１行分の
メモリセルがそれぞれ選択される。通常モードでは、ロ
ウアドレス／データ端子群１１１はロウアドレス端子群
として機能し、入力されたロウアドレスがロウアドレス
・セレクタ１０２に入力される。このロウアドレスセレ
クタ１０２は、通常モードではロウアドレス／データ端
子群１１１より入力される信号を選択し、ロウアドレス
として第１のセンス・スイッチ１０３および第２のセン
ス・スイッチ１０４へ出力する。ロウアドレスにより選
択された１行分のメモリセルは、前述のロウアドレスと
共に、第１のセンス・スイッチ１０３および第２のセン
ス・スイッチ１０４に入力され、ロウアドレスにより指
定された番地の内容が、データとして第１のセンス・ス
イッチ１０３および第２のセンス・スイッチ１０４から
それぞれ出力され、データ・セレクタ１０７に入力され
る。データ・セレクタ１０７は、通常モードでは、デー
タ選択アドレス端子１１２から入力されるデータ選択信
号により、前述のデータのうちの一方を選択し、データ
端子群１１３へ出力する。
動作は以下の手順で行われる。カラムアドレス端子群１
１０から入力されるカラムアドレスにより、第１のメモ
リセル１０５および第２のメモリセル１０６の１行分の
メモリセルがそれぞれ選択される。通常モードでは、ロ
ウアドレス／データ端子群１１１はロウアドレス端子群
として機能し、入力されたロウアドレスがロウアドレス
・セレクタ１０２に入力される。このロウアドレスセレ
クタ１０２は、通常モードではロウアドレス／データ端
子群１１１より入力される信号を選択し、ロウアドレス
として第１のセンス・スイッチ１０３および第２のセン
ス・スイッチ１０４へ出力する。ロウアドレスにより選
択された１行分のメモリセルは、前述のロウアドレスと
共に、第１のセンス・スイッチ１０３および第２のセン
ス・スイッチ１０４に入力され、ロウアドレスにより指
定された番地の内容が、データとして第１のセンス・ス
イッチ１０３および第２のセンス・スイッチ１０４から
それぞれ出力され、データ・セレクタ１０７に入力され
る。データ・セレクタ１０７は、通常モードでは、デー
タ選択アドレス端子１１２から入力されるデータ選択信
号により、前述のデータのうちの一方を選択し、データ
端子群１１３へ出力する。
【００１４】本実施例のＰＲＯＭにおけるプログラム動
作は以下の手順で行われる。カラムアドレス端子群１１
０から入力されるカラムアドレスにより、第１のメモリ
セル１０５および第２のメモリセル１０６の１行分のメ
モリセルがそれぞれ選択される。プログラム・モードで
は、ロウアドレス／データ端子群１１１はプログラム・
モードへ移行する最初だけロウアドレス端子群として機
能し、プログラムの開始アドレスのロウアドレス分が入
力される。この時、アドレス・カウンタ１０９は、前述
のロウアドレスを記憶する。以降ロウアドレス／データ
端子群１１１はデータ端子として機能する。ロウアドレ
ス・セレクタ１０２は、プログラム・モード時ではアド
レス・カウンタ１０９より出力される信号を選択し、ロ
ウアドレスとして第１のセンス・スイッチ１０３および
第２のセンス・スイッチ１０４にそれぞれ出力する。
作は以下の手順で行われる。カラムアドレス端子群１１
０から入力されるカラムアドレスにより、第１のメモリ
セル１０５および第２のメモリセル１０６の１行分のメ
モリセルがそれぞれ選択される。プログラム・モードで
は、ロウアドレス／データ端子群１１１はプログラム・
モードへ移行する最初だけロウアドレス端子群として機
能し、プログラムの開始アドレスのロウアドレス分が入
力される。この時、アドレス・カウンタ１０９は、前述
のロウアドレスを記憶する。以降ロウアドレス／データ
端子群１１１はデータ端子として機能する。ロウアドレ
ス・セレクタ１０２は、プログラム・モード時ではアド
レス・カウンタ１０９より出力される信号を選択し、ロ
ウアドレスとして第１のセンス・スイッチ１０３および
第２のセンス・スイッチ１０４にそれぞれ出力する。
【００１５】データ・セレクタ１０７は、プログラム・
モード時、データ選択アドレス端子１１２の状態にかか
わらず、常にデータ端子群１１３からの入力をライト・
データとして第２のセンス・スイッチ１０４へ出力す
る。また、プログラム・モード時データ・バッファ１０
８は、ロウアドレス／データ端子群１１１から入力され
た信号をデータとして、第１のセンス・スイッチ１０３
へ出力する。第１のセンス・スイッチ１０３および第２
のセンス・スイッチ１０４は、前述の１行分のメモリセ
ルのなかの前述のロウアドレスにより指定された番地の
それぞれに入力されている前述のデータを同時にライト
する。
モード時、データ選択アドレス端子１１２の状態にかか
わらず、常にデータ端子群１１３からの入力をライト・
データとして第２のセンス・スイッチ１０４へ出力す
る。また、プログラム・モード時データ・バッファ１０
８は、ロウアドレス／データ端子群１１１から入力され
た信号をデータとして、第１のセンス・スイッチ１０３
へ出力する。第１のセンス・スイッチ１０３および第２
のセンス・スイッチ１０４は、前述の１行分のメモリセ
ルのなかの前述のロウアドレスにより指定された番地の
それぞれに入力されている前述のデータを同時にライト
する。
【００１６】アドレス・カウンタ１０９は、１アドレス
のライト終了時にカウントアップされる。リード動作お
よびライト動作の制御は、制御端子群１１４から入力さ
れる信号により、制御回路１１５が制御する。
のライト終了時にカウントアップされる。リード動作お
よびライト動作の制御は、制御端子群１１４から入力さ
れる信号により、制御回路１１５が制御する。
【００１７】
【発明の効果】以上説明したように、本発明のＰＲＯＭ
は、従来どおりの方法でリードが行え、かつ本実施例で
示した例では全アドレスに対するプログラム時間を半分
に短縮できるという効果がある。
は、従来どおりの方法でリードが行え、かつ本実施例で
示した例では全アドレスに対するプログラム時間を半分
に短縮できるという効果がある。
【図１】本発明の一実施例のＰＲＯＭのブロック図であ
る。
る。
【図２】従来のＰＲＯＭのブロック図である。
１０１，２０１ ＰＲＯＭ １０２ ロウアドレス・セレクタ １０３，１０４，２０３ センス・スイッチ １０５，１０６，２０２ メモリセル １０７ データ・セレクタ １０８ データ・バッファ １０９ アドレス・カウンタ １１０，２０４ カラムアドレス端子群 １１１ ロウアドレス／データ端子群 １１２ データ選択アドレス端子 １１３，２０６ データ端子群 １１４，２０７ 制御端子群 １１５，２０８ 制御回路 １１６，２０９ プログラム・モード指定端子 ２０５ ロウアドレス端子群
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 16/00 - 16/34
Claims (1)
- 【請求項１】 ロウアドレス及びデータの入出力を行う
ロウアドレス／データ端子群と、外部から入力されるア
ドレスの代わりにアドレスを生成するアドレス・カウン
タと、前記ロウアドレス／データ端子群からの入力か前
記アドレス・カウンタからの出力かを選択するロウアド
レス・セレクタと、前記ロウアドレス・セレクタの出力
によりアドレッシングされる複数のメモリセルと、カラ
ムアドレス端子群からのカラムアドレスと前記アドレッ
シングされたそれぞれのメモリセルからデータの入出力
を行う複数のセンス・スイッチと、前記それぞれのセン
ス・スイッチからのデータをメモリセル選択アドレス端
子群からの入力により選択しデータ端子群へ入出力する
データ・セレクタと、前記センス・スイッチのデータを
前記ロウアドレス／データ端子群に入出力するデータ・
バッファとを備えたことを特徴とするプログラマブル・
リード・オンリ・メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4163193A JP3110192B2 (ja) | 1993-03-03 | 1993-03-03 | プログラマブル・リード・オンリ・メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4163193A JP3110192B2 (ja) | 1993-03-03 | 1993-03-03 | プログラマブル・リード・オンリ・メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06259983A JPH06259983A (ja) | 1994-09-16 |
| JP3110192B2 true JP3110192B2 (ja) | 2000-11-20 |
Family
ID=12613683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4163193A Expired - Fee Related JP3110192B2 (ja) | 1993-03-03 | 1993-03-03 | プログラマブル・リード・オンリ・メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3110192B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05180167A (ja) * | 1992-01-07 | 1993-07-20 | Sanden Corp | 流体機械の組み付け位置決め機構 |
-
1993
- 1993-03-03 JP JP4163193A patent/JP3110192B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05180167A (ja) * | 1992-01-07 | 1993-07-20 | Sanden Corp | 流体機械の組み付け位置決め機構 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06259983A (ja) | 1994-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950004854B1 (ko) | 반도체 메모리 장치 | |
| US4675850A (en) | Semiconductor memory device | |
| EP0143647A2 (en) | Semiconductor memory device | |
| KR910003382B1 (ko) | 레지스터를 구비한 반도체 메모리 장치 | |
| US5265063A (en) | Semiconductor memory device having a plurality of SRAMs operable in synchronism with a clock permitting simultaneous access to multiple data | |
| JPH08235851A (ja) | シリアルアクセスメモリの予測読出し方法及びそのためのメモリ | |
| KR100558492B1 (ko) | 반도체 메모리 장치 및 이 장치의 테스트 패턴 데이터발생방법 | |
| JP3110192B2 (ja) | プログラマブル・リード・オンリ・メモリ | |
| EP0083230B1 (en) | Method for controlling read-out or write in of semiconductor memory device and apparatus for the same | |
| US6330198B1 (en) | Semiconductor storage device | |
| JP3079025B2 (ja) | シリアルアクセスメモリ制御回路 | |
| JPH05342881A (ja) | 記憶回路 | |
| JPH05166391A (ja) | メモリ装置 | |
| JP3256562B2 (ja) | 半導体記憶装置 | |
| JPH0713860B2 (ja) | 半導体記憶装置 | |
| JPH0757459A (ja) | 半導体メモリ | |
| JPH0512883A (ja) | シーケンシヤルメモリ | |
| JP3057728B2 (ja) | 半導体記憶装置 | |
| JPH02185795A (ja) | 記憶装置 | |
| JP3281898B2 (ja) | メモリ搭載半導体装置及びメモリテスト方法 | |
| JPH04324191A (ja) | 半導体記憶装置 | |
| JPH10241352A (ja) | 半導体記憶装置 | |
| KR0168973B1 (ko) | 어드레스를 자동 증가시켜 롬을 억세스하는 방법 및 그장치 | |
| JPH0724160B2 (ja) | 連想記憶装置 | |
| KR100280391B1 (ko) | 소수의 셀을 갖는 롬 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000829 |
|
| LAPS | Cancellation because of no payment of annual fees |