JP3256562B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP3256562B2 JP3256562B2 JP30597291A JP30597291A JP3256562B2 JP 3256562 B2 JP3256562 B2 JP 3256562B2 JP 30597291 A JP30597291 A JP 30597291A JP 30597291 A JP30597291 A JP 30597291A JP 3256562 B2 JP3256562 B2 JP 3256562B2
- Authority
- JP
- Japan
- Prior art keywords
- array
- circuit
- output
- sense amplifier
- normal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体記憶装置に係
り、特に不良のメモリセルに代えて予備のメモリセルを
使用する冗長回路を採用した半導体記憶装置におけるセ
ンス出力切換え回路に関する。
り、特に不良のメモリセルに代えて予備のメモリセルを
使用する冗長回路を採用した半導体記憶装置におけるセ
ンス出力切換え回路に関する。
【0002】
【従来の技術】半導体記憶装置には、同一の半導体チッ
プ上に正規のメモリセル(正規セル)とは別に予備のメ
モリセル(予備セル)を設けておき、正規セルのうちの
不良分に代えて予備セルを使用することにより不良チッ
プを救済し得る冗長回路が採用されることが多い。
プ上に正規のメモリセル(正規セル)とは別に予備のメ
モリセル(予備セル)を設けておき、正規セルのうちの
不良分に代えて予備セルを使用することにより不良チッ
プを救済し得る冗長回路が採用されることが多い。
【0003】図3は、セルアレイの不良行を救済するよ
うにしたロウ不良救済方式の冗長回路を採用した半導体
メモリの従来例を示している。31は正規セル群のアレ
イ(正規アレイ)、32…は正規アレイのワード線、3
3…は正規アレイのビット線である。34…はロウアド
レス信号をデコードする正規アレイ用のロウデコーダ、
35…はカラムデコーダ出力により制御される正規アレ
イ用のカラムセレクタであり、これらのロウデコーダ3
4…およびカラムセレクタ35…は、上記正規アレイ3
1からデータを読み出そうとするメモリセルを選択する
メモリセル選択回路を形成している。36は予備セル群
のアレイ(予備アレイ)、37…は予備アレイのワード
線、38…は予備アレイのビット線である。39…は前
記ロウアドレス信号をデコードする予備アレイ用のロウ
デコーダ、40…は前記カラムデコーダ出力により制御
される予備アレイ用のカラムセレクタであり、これらの
ロウデコーダ39…およびカラムセレクタ40…は、上
記予備アレイ36からデータを読み出そうとするメモリ
セルを選択するメモリセル選択回路を形成している。上
記予備アレイ用のロウデコーダ39…は、プログラマブ
ル・デコーダであり、アドレス信号が正規アレイ31の
不良行に対応する場合には、この不良行に対応する予備
アレイ36における1本のワード線37を選択するよう
にプログラムされている。41は切換え回路であり、上
記正規アレイ用のカラムセレクタ35…を経た正規セル
読み出し出力を選択する正規アレイ用読み出しセレクタ
42と、上記予備アレイ用のカラムセレクタ40…を経
た予備セル読み出し出力を選択する予備アレイ用読み出
しセレクタ43と、前記予備アレイのワード線37…の
信号が入力するノアゲート44と、このノアゲート44
の出力を反転させる第1インバータ45と、この第1イ
ンバータ45の出力を反転させる第2インバータ46と
を有する。上記第1インバータ45の出力および上記第
2インバータ46の出力は対応して前記予備アレイ用読
み出しセレクタ43および正規アレイ用読み出しセレク
タ42のスイッチ制御信号として与えられる。47は前
記正規アレイ用読み出しセレクタ42および予備アレイ
用読み出しセレクタ43が共通に入力ノードに接続され
たセンスアンプである。図4は、上記半導体メモリの動
作の概要を示すタイミング波形図である。
うにしたロウ不良救済方式の冗長回路を採用した半導体
メモリの従来例を示している。31は正規セル群のアレ
イ(正規アレイ)、32…は正規アレイのワード線、3
3…は正規アレイのビット線である。34…はロウアド
レス信号をデコードする正規アレイ用のロウデコーダ、
35…はカラムデコーダ出力により制御される正規アレ
イ用のカラムセレクタであり、これらのロウデコーダ3
4…およびカラムセレクタ35…は、上記正規アレイ3
1からデータを読み出そうとするメモリセルを選択する
メモリセル選択回路を形成している。36は予備セル群
のアレイ(予備アレイ)、37…は予備アレイのワード
線、38…は予備アレイのビット線である。39…は前
記ロウアドレス信号をデコードする予備アレイ用のロウ
デコーダ、40…は前記カラムデコーダ出力により制御
される予備アレイ用のカラムセレクタであり、これらの
ロウデコーダ39…およびカラムセレクタ40…は、上
記予備アレイ36からデータを読み出そうとするメモリ
セルを選択するメモリセル選択回路を形成している。上
記予備アレイ用のロウデコーダ39…は、プログラマブ
ル・デコーダであり、アドレス信号が正規アレイ31の
不良行に対応する場合には、この不良行に対応する予備
アレイ36における1本のワード線37を選択するよう
にプログラムされている。41は切換え回路であり、上
記正規アレイ用のカラムセレクタ35…を経た正規セル
読み出し出力を選択する正規アレイ用読み出しセレクタ
42と、上記予備アレイ用のカラムセレクタ40…を経
た予備セル読み出し出力を選択する予備アレイ用読み出
しセレクタ43と、前記予備アレイのワード線37…の
信号が入力するノアゲート44と、このノアゲート44
の出力を反転させる第1インバータ45と、この第1イ
ンバータ45の出力を反転させる第2インバータ46と
を有する。上記第1インバータ45の出力および上記第
2インバータ46の出力は対応して前記予備アレイ用読
み出しセレクタ43および正規アレイ用読み出しセレク
タ42のスイッチ制御信号として与えられる。47は前
記正規アレイ用読み出しセレクタ42および予備アレイ
用読み出しセレクタ43が共通に入力ノードに接続され
たセンスアンプである。図4は、上記半導体メモリの動
作の概要を示すタイミング波形図である。
【0004】まず、通常動作(前のサイクルで正規アレ
イ31の正常行を選択し、次のサイクルでも正規アレイ
31の正常行を選択する動作)時の動作を説明する。ア
ドレス入力が変化すると、カラムデコーダ出力が変化す
る。この時、上記アドレス入力は正規アレイ31の正常
行に対応しており、正規アレイ31の選択された正常行
のワード線32が“H”レベルに立ち上がる。そして、
選択セルからの読み出し出力が正規アレイ用のカラムセ
レクタ35および正規アレイ用読み出しセレクタ42
(通常動作時にはオン状態である。)を経てセンスアン
プ47に入力し、センス動作が行われる。このような通
常動作時には、カラムデコーダ出力が変化し、正規アレ
イのワード線32が立ち上がり、セルが選択されること
によってセンスアンプ47の動作が開始し、センスアン
プ47の出力は出力バッファ(図示せず)を介して出力
される。
イ31の正常行を選択し、次のサイクルでも正規アレイ
31の正常行を選択する動作)時の動作を説明する。ア
ドレス入力が変化すると、カラムデコーダ出力が変化す
る。この時、上記アドレス入力は正規アレイ31の正常
行に対応しており、正規アレイ31の選択された正常行
のワード線32が“H”レベルに立ち上がる。そして、
選択セルからの読み出し出力が正規アレイ用のカラムセ
レクタ35および正規アレイ用読み出しセレクタ42
(通常動作時にはオン状態である。)を経てセンスアン
プ47に入力し、センス動作が行われる。このような通
常動作時には、カラムデコーダ出力が変化し、正規アレ
イのワード線32が立ち上がり、セルが選択されること
によってセンスアンプ47の動作が開始し、センスアン
プ47の出力は出力バッファ(図示せず)を介して出力
される。
【0005】次に、通常動作から救済動作への切換え
(前のサイクルで正規アレイ31の正常行を選択し、次
のサイクルで予備アレイ36を選択する)時の動作を説
明する。アドレス入力が変化すると、カラムデコーダ出
力が変化する。この時、アドレス入力は正規アレイ31
の不良行に対応しており、この不良行に対応する予備ア
レイ36における1本のワード線37が“H”レベルに
立ち上がる。そして、このように予備アレイ36が選択
された時、ノアゲート44の出力は“L”レベル、第1
インバータ45の出力は“H”レベル、第2インバータ
46の出力は“L”レベルになる。これにより、第1イ
ンバータ45の“H”レベル出力により予備アレイ用読
み出しセレクタ43がオンになるが、第2インバータ4
6の“L”レベル出力により正規アレイ用読み出しセレ
クタ42がオフになってセンスアンプ47から切り離さ
れるので、センスアンプ47は予備セル36からの読み
出し出力をセンスするようになる。
(前のサイクルで正規アレイ31の正常行を選択し、次
のサイクルで予備アレイ36を選択する)時の動作を説
明する。アドレス入力が変化すると、カラムデコーダ出
力が変化する。この時、アドレス入力は正規アレイ31
の不良行に対応しており、この不良行に対応する予備ア
レイ36における1本のワード線37が“H”レベルに
立ち上がる。そして、このように予備アレイ36が選択
された時、ノアゲート44の出力は“L”レベル、第1
インバータ45の出力は“H”レベル、第2インバータ
46の出力は“L”レベルになる。これにより、第1イ
ンバータ45の“H”レベル出力により予備アレイ用読
み出しセレクタ43がオンになるが、第2インバータ4
6の“L”レベル出力により正規アレイ用読み出しセレ
クタ42がオフになってセンスアンプ47から切り離さ
れるので、センスアンプ47は予備セル36からの読み
出し出力をセンスするようになる。
【0006】しかし、このような通常動作から救済動作
への切換え時には、第1インバータ45の出力が“H”
レベルになって予備アレイ用読み出しセレクタ43がオ
ンになるまでは、予備アレイ36からの読み出し出力に
対するセンス動作が開始しない。このような切換え回路
41の切換えに起因する読み出し動作の遅れが生じる
と、通常動作時に比べて読み出し速度が遅くなる。
への切換え時には、第1インバータ45の出力が“H”
レベルになって予備アレイ用読み出しセレクタ43がオ
ンになるまでは、予備アレイ36からの読み出し出力に
対するセンス動作が開始しない。このような切換え回路
41の切換えに起因する読み出し動作の遅れが生じる
と、通常動作時に比べて読み出し速度が遅くなる。
【0007】上記とは逆に、救済動作から通常動作への
切換え(前のサイクルで予備アレイ36を選択し、次の
サイクルで正規アレイ31の正常行を選択する)時に
は、第2インバータ46の出力が“H”レベルになって
正規アレイ用読み出しセレクタ42がオンになるまで
は、正規アレイ31からの読み出し出力に対するセンス
動作が開始しない。従って、上記と同様に、通常動作時
に比べて読み出し速度が遅くなる。この読み出し動作の
遅れは、通常、数nsであるが、高速メモリを実現しよ
うとする場合には問題になる。
切換え(前のサイクルで予備アレイ36を選択し、次の
サイクルで正規アレイ31の正常行を選択する)時に
は、第2インバータ46の出力が“H”レベルになって
正規アレイ用読み出しセレクタ42がオンになるまで
は、正規アレイ31からの読み出し出力に対するセンス
動作が開始しない。従って、上記と同様に、通常動作時
に比べて読み出し速度が遅くなる。この読み出し動作の
遅れは、通常、数nsであるが、高速メモリを実現しよ
うとする場合には問題になる。
【0008】
【発明が解決しようとする課題】上記したように従来の
半導体記憶装置は、通常動作から冗長回路による救済動
作への切換え時、あるいは、その逆の切換え時には、切
換え回路の切換えに起因する読み出し動作の遅れが生
じ、通常動作時に比べて読み出し速度が遅くなるという
問題があった。
半導体記憶装置は、通常動作から冗長回路による救済動
作への切換え時、あるいは、その逆の切換え時には、切
換え回路の切換えに起因する読み出し動作の遅れが生
じ、通常動作時に比べて読み出し速度が遅くなるという
問題があった。
【0009】本発明は上記の問題点を解決すべくなされ
たもので、通常動作から冗長回路による救済動作への切
換え時、あるいは、その逆の切換え時に、切換え回路の
動作に起因する読み出し動作の遅れが生じることなく、
通常動作時と同等の読み出し速度が得られる半導体記憶
装置を提供することを目的とする。
たもので、通常動作から冗長回路による救済動作への切
換え時、あるいは、その逆の切換え時に、切換え回路の
動作に起因する読み出し動作の遅れが生じることなく、
通常動作時と同等の読み出し速度が得られる半導体記憶
装置を提供することを目的とする。
【0010】
【課題を解決するための手段】本発明の半導体記憶装置
は、正規のメモリセル群からなる第1のアレイと、この
第1のアレイにおける不良行あるいは不良列を救済する
ために設けられた予備のメモリセル群からなる第2のア
レイと、前記第1のアレイからデータを読み出そうとす
るメモリセルを選択する第1のメモリセル選択回路と、
前記第2のアレイからデータを読み出そうとするメモリ
セルを選択する第2のメモリセル選択回路と、前記第1
のアレイの選択セルからの読み出し出力が入力する第1
のセンスアンプ回路と、前記第2のアレイの選択セルか
らの読み出し出力が入力され、前記第1のアレイが選択
されているときにも活性化される第2のセンスアンプ回
路と、前記第2のアレイが選択されているか否かに応じ
て前記第2のセンスアンプ回路の出力または前記第1の
センスアンプ回路の出力を切換え選択して出力する切換
え回路とを具備し、前記第1のセンスアンプ回路及び前
記第2のセンスアンプ回路は、前記第1のアレイと前記
第2のアレイとの間に配置されていることを特徴とす
る。
は、正規のメモリセル群からなる第1のアレイと、この
第1のアレイにおける不良行あるいは不良列を救済する
ために設けられた予備のメモリセル群からなる第2のア
レイと、前記第1のアレイからデータを読み出そうとす
るメモリセルを選択する第1のメモリセル選択回路と、
前記第2のアレイからデータを読み出そうとするメモリ
セルを選択する第2のメモリセル選択回路と、前記第1
のアレイの選択セルからの読み出し出力が入力する第1
のセンスアンプ回路と、前記第2のアレイの選択セルか
らの読み出し出力が入力され、前記第1のアレイが選択
されているときにも活性化される第2のセンスアンプ回
路と、前記第2のアレイが選択されているか否かに応じ
て前記第2のセンスアンプ回路の出力または前記第1の
センスアンプ回路の出力を切換え選択して出力する切換
え回路とを具備し、前記第1のセンスアンプ回路及び前
記第2のセンスアンプ回路は、前記第1のアレイと前記
第2のアレイとの間に配置されていることを特徴とす
る。
【0011】
【作用】第1のアレイ用の第1のセンスアンプとは別に
第2のアレイ専用の第2のセンスアンプを有し、第2の
アレイが選択されているか否かに応じて第2のセンスア
ンプ回路の出力または第1のセンスアンプ回路の出力を
切換え選択して出力する切換え回路を有するので、通常
動作から救済動作への切換え時、あるいは、その逆の切
換え時に、切換え回路の動作に起因する読み出し動作の
遅れが生じることなく、通常動作時と同等の読み出し速
度が得られるようになる。
第2のアレイ専用の第2のセンスアンプを有し、第2の
アレイが選択されているか否かに応じて第2のセンスア
ンプ回路の出力または第1のセンスアンプ回路の出力を
切換え選択して出力する切換え回路を有するので、通常
動作から救済動作への切換え時、あるいは、その逆の切
換え時に、切換え回路の動作に起因する読み出し動作の
遅れが生じることなく、通常動作時と同等の読み出し速
度が得られるようになる。
【0012】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図1は、本発明の一実施例に係る半導体メ
モリの一部を示している。このメモリは、図3に示した
メモリと比べて、次の点(a)、(b)が異なり、その
他は同じであるので図3中と同一符号を付している。
に説明する。図1は、本発明の一実施例に係る半導体メ
モリの一部を示している。このメモリは、図3に示した
メモリと比べて、次の点(a)、(b)が異なり、その
他は同じであるので図3中と同一符号を付している。
【0013】即ち、(a)センスアンプとして、正規ア
レイ用のカラムセレクタ35を経た正規セル読み出し出
力が入力する第1のセンスアンプ11と、予備アレイ用
のカラムセレクタ40を経た予備セル読み出し出力が入
力する第2のセンスアンプ12とが設けられている。
(b)切換え回路13は、予備アレイ31が選択されて
いるか否かに応じて第2のセンスアンプ12の出力また
は第1のセンスアンプ11の出力を切換え選択して出力
するように構成されている。その具体例としては、前記
第1のセンスアンプ11の出力側に設けられた第1のス
イッチ回路14と、前記第2のセンスアンプ12の出力
側に設けられた第2のスイッチ回路15と、前記予備ア
レイ31の各ワード線37…の信号が入力するノアゲー
ト16と、このノアゲート16の出力に基ずいて前記第
2のスイッチ回路15および第1のスイッチ回路14を
相補的にスイッチ制御するための第1のインバータ17
および第2のインバータ18とを有する。図2は、上記
半導体メモリの動作の概要を示すタイミング波形図であ
る。
レイ用のカラムセレクタ35を経た正規セル読み出し出
力が入力する第1のセンスアンプ11と、予備アレイ用
のカラムセレクタ40を経た予備セル読み出し出力が入
力する第2のセンスアンプ12とが設けられている。
(b)切換え回路13は、予備アレイ31が選択されて
いるか否かに応じて第2のセンスアンプ12の出力また
は第1のセンスアンプ11の出力を切換え選択して出力
するように構成されている。その具体例としては、前記
第1のセンスアンプ11の出力側に設けられた第1のス
イッチ回路14と、前記第2のセンスアンプ12の出力
側に設けられた第2のスイッチ回路15と、前記予備ア
レイ31の各ワード線37…の信号が入力するノアゲー
ト16と、このノアゲート16の出力に基ずいて前記第
2のスイッチ回路15および第1のスイッチ回路14を
相補的にスイッチ制御するための第1のインバータ17
および第2のインバータ18とを有する。図2は、上記
半導体メモリの動作の概要を示すタイミング波形図であ
る。
【0014】まず、通常動作(前のサイクルで正規アレ
イ31の正常行を選択し、次のサイクルでも正規アレイ
31の正常行を選択する動作)時の動作を説明する。ア
ドレス入力が変化すると、カラムデコーダ出力が変化す
る。この時、上記アドレス入力は正規アレイ31の正常
行に対応しており、正規アレイ31の選択された正常行
のワード線32が“H”レベルに立ち上がる。そして、
選択セルからの読み出し出力が正規アレイ用のカラムセ
レクタ35を経て第1のセンスアンプ11に入力し、セ
ンス動作が行われる。
イ31の正常行を選択し、次のサイクルでも正規アレイ
31の正常行を選択する動作)時の動作を説明する。ア
ドレス入力が変化すると、カラムデコーダ出力が変化す
る。この時、上記アドレス入力は正規アレイ31の正常
行に対応しており、正規アレイ31の選択された正常行
のワード線32が“H”レベルに立ち上がる。そして、
選択セルからの読み出し出力が正規アレイ用のカラムセ
レクタ35を経て第1のセンスアンプ11に入力し、セ
ンス動作が行われる。
【0015】このような通常動作時には、カラムデコー
ダ出力が変化し、正規アレイ用のワード線32が立ち上
がり、正常セルが選択されることによって第1のセンス
アンプ11の動作が開始し、このセンスアンプ11の出
力は第1のスイッチ回路14(通常動作時にはオン状態
である。)および出力バッファ(図示せず)を介して出
力される。
ダ出力が変化し、正規アレイ用のワード線32が立ち上
がり、正常セルが選択されることによって第1のセンス
アンプ11の動作が開始し、このセンスアンプ11の出
力は第1のスイッチ回路14(通常動作時にはオン状態
である。)および出力バッファ(図示せず)を介して出
力される。
【0016】次に、通常動作から救済動作への切換え
(前のサイクルで正規アレイ31の正常行を選択し、次
のサイクルで予備アレイ36を選択する)時の動作を説
明する。アドレス入力が変化すると、カラムデコーダ出
力が変化する。この時、アドレス入力は正規アレイ31
の不良行に対応しており、この不良行に対応する予備ア
レイ36における1本のワード線37が“H”レベルに
立ち上がる。そして、この予備アレイ36の選択セルか
らの読み出し出力が予備アレイ用のカラムセレクタ40
を経て第2のセンスアンプ12に入力し、センス動作が
行われる。また、上記のように予備アレイ36が選択さ
れた時、ノアゲート16の出力は“L”レベル、第1イ
ンバータ17の出力は“H”レベル、第2インバータ1
8の出力は“L”レベルになる。そして、上記第2のセ
ンスアンプ12の増幅動作の間に、第1インバータ17
の“H”レベル出力により第2のスイッチ回路15がオ
ンになり、第2インバータ18の“L”レベル出力によ
り第1のスイッチ回路14がオフになる。これにより、
第1のセンスアンプ11の出力が遮断され、第2のセン
スアンプ12の出力が出力バッファ(図示せず)側に出
力されるようになる。
(前のサイクルで正規アレイ31の正常行を選択し、次
のサイクルで予備アレイ36を選択する)時の動作を説
明する。アドレス入力が変化すると、カラムデコーダ出
力が変化する。この時、アドレス入力は正規アレイ31
の不良行に対応しており、この不良行に対応する予備ア
レイ36における1本のワード線37が“H”レベルに
立ち上がる。そして、この予備アレイ36の選択セルか
らの読み出し出力が予備アレイ用のカラムセレクタ40
を経て第2のセンスアンプ12に入力し、センス動作が
行われる。また、上記のように予備アレイ36が選択さ
れた時、ノアゲート16の出力は“L”レベル、第1イ
ンバータ17の出力は“H”レベル、第2インバータ1
8の出力は“L”レベルになる。そして、上記第2のセ
ンスアンプ12の増幅動作の間に、第1インバータ17
の“H”レベル出力により第2のスイッチ回路15がオ
ンになり、第2インバータ18の“L”レベル出力によ
り第1のスイッチ回路14がオフになる。これにより、
第1のセンスアンプ11の出力が遮断され、第2のセン
スアンプ12の出力が出力バッファ(図示せず)側に出
力されるようになる。
【0017】このような切換え動作時にも、カラムデコ
ーダ出力が変化し、予備アレイ36のワード線37が立
ち上がり、予備セルが選択されることによって第2のセ
ンスアンプ12の動作が開始し、通常動作時と同じタイ
ミングでセンス動作が開始する。従って、切換え回路1
3の動作に起因する読み出し動作の遅れが生じることな
く、通常動作時に比べて読み出し速度が遅くなる。
ーダ出力が変化し、予備アレイ36のワード線37が立
ち上がり、予備セルが選択されることによって第2のセ
ンスアンプ12の動作が開始し、通常動作時と同じタイ
ミングでセンス動作が開始する。従って、切換え回路1
3の動作に起因する読み出し動作の遅れが生じることな
く、通常動作時に比べて読み出し速度が遅くなる。
【0018】上記とは逆に、救済動作から通常動作への
切換え(前のサイクルで予備アレイ36を選択し、次の
サイクルで正規アレイ31の正常行を選択する)時に
は、第2インバータ18の出力が“H”レベルになって
第1のスイッチ回路14がオンになり、第1インバータ
17の“L”レベル出力により第2のスイッチ回路15
がオフになる。この切換え動作時にも、カラムデコーダ
出力が変化し、正規アレイ31のワード線32が立ち上
がり、正常セルが選択されることによって第1のセンス
アンプ11の動作が開始するので、通常動作時と同じタ
イミングでセンス動作が開始する。
切換え(前のサイクルで予備アレイ36を選択し、次の
サイクルで正規アレイ31の正常行を選択する)時に
は、第2インバータ18の出力が“H”レベルになって
第1のスイッチ回路14がオンになり、第1インバータ
17の“L”レベル出力により第2のスイッチ回路15
がオフになる。この切換え動作時にも、カラムデコーダ
出力が変化し、正規アレイ31のワード線32が立ち上
がり、正常セルが選択されることによって第1のセンス
アンプ11の動作が開始するので、通常動作時と同じタ
イミングでセンス動作が開始する。
【0019】即ち、上記実施例の半導体メモリによれ
ば、正規アレイ用の第1のセンスアンプ11とは別に予
備アレイ専用の第2のセンスアンプ12を有し、予備ア
レイ36が選択されているか否かに応じて第2のセンス
アンプ12の出力または第1のセンスアンプ11の出力
を切換え選択して出力する切換え回路13を有するの
で、通常動作から救済動作への切換え時、あるいは、救
済動作から通常動作への切換え時に、切換え回路の動作
に起因する読み出し動作の遅れが生じることなく、通常
動作時と同等の読み出し速度が得られるようになる。
ば、正規アレイ用の第1のセンスアンプ11とは別に予
備アレイ専用の第2のセンスアンプ12を有し、予備ア
レイ36が選択されているか否かに応じて第2のセンス
アンプ12の出力または第1のセンスアンプ11の出力
を切換え選択して出力する切換え回路13を有するの
で、通常動作から救済動作への切換え時、あるいは、救
済動作から通常動作への切換え時に、切換え回路の動作
に起因する読み出し動作の遅れが生じることなく、通常
動作時と同等の読み出し速度が得られるようになる。
【0020】また、予備アレイ36のビット線37の容
量は非常に小さいので、予備アレイ用の第2のセンスア
ンプ12に使用されるトランジスタは正規アレイ用の第
1のセンスアンプ11に使用されるトランジスタよりも
小さいサイズで設計できる。従って、第2のセンスアン
プ12として構成が簡略化された低消費電力の回路を用
いることができ、その追加による消費電力の増大は殆ん
ど無視できる。
量は非常に小さいので、予備アレイ用の第2のセンスア
ンプ12に使用されるトランジスタは正規アレイ用の第
1のセンスアンプ11に使用されるトランジスタよりも
小さいサイズで設計できる。従って、第2のセンスアン
プ12として構成が簡略化された低消費電力の回路を用
いることができ、その追加による消費電力の増大は殆ん
ど無視できる。
【0021】なお、上記実施例では、セルアレイの不良
行を救済するようにしたロウ不良救済方式の冗長回路を
採用した例を示したが、セルアレイの不良列を救済する
ようにしたカラム不良救済方式の冗長回路を採用した場
合、さらには、セルアレイの不良行および不良列をそれ
ぞれ救済するようにしたロウ不良・カラム不良救済方式
の冗長回路を採用した場合にも本発明を適用できる。
行を救済するようにしたロウ不良救済方式の冗長回路を
採用した例を示したが、セルアレイの不良列を救済する
ようにしたカラム不良救済方式の冗長回路を採用した場
合、さらには、セルアレイの不良行および不良列をそれ
ぞれ救済するようにしたロウ不良・カラム不良救済方式
の冗長回路を採用した場合にも本発明を適用できる。
【0022】
【発明の効果】上述したように本発明の半導体記憶装置
によれば、通常動作から冗長回路による救済動作への切
換え時、あるいは、その逆の切換え時に、切換え回路の
動作に起因する読み出し動作の遅れが生じることなく、
通常動作時と同等の読み出し速度が得られるので、高速
メモリを実現することができる。
によれば、通常動作から冗長回路による救済動作への切
換え時、あるいは、その逆の切換え時に、切換え回路の
動作に起因する読み出し動作の遅れが生じることなく、
通常動作時と同等の読み出し速度が得られるので、高速
メモリを実現することができる。
【図1】本発明の一実施例に係る半導体メモリの一部を
示す回路図。
示す回路図。
【図2】図1のメモリの動作例を示すタイミング波形
図。
図。
【図3】従来の半導体メモリの一部を示す回路図。
【図4】図3のメモリの動作例を示すタイミング波形
図。
図。
11…第1のセンスアンプ、12…第2のセンスアン
プ、13…切換え回路、14…第1のスイッチ回路、1
5…第2のスイッチ回路、16…ノアゲート、17…第
1のインバータ、18…第2のインバータ、31…正規
アレイ、32…正規アレイのワード線、33…正規アレ
イのビット線、34…正規アレイ用のロウデコーダ、3
5…正規アレイ用のカラムセレクタ、36…予備アレ
イ、37…予備アレイのワード線、38…予備アレイの
ビット線、39…予備アレイ用のロウデコーダ、40…
予備アレイ用のカラムセレクタ。
プ、13…切換え回路、14…第1のスイッチ回路、1
5…第2のスイッチ回路、16…ノアゲート、17…第
1のインバータ、18…第2のインバータ、31…正規
アレイ、32…正規アレイのワード線、33…正規アレ
イのビット線、34…正規アレイ用のロウデコーダ、3
5…正規アレイ用のカラムセレクタ、36…予備アレ
イ、37…予備アレイのワード線、38…予備アレイの
ビット線、39…予備アレイ用のロウデコーダ、40…
予備アレイ用のカラムセレクタ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−37899(JP,A) 特開 平1−125799(JP,A) 特開 昭57−179998(JP,A) 特開 平2−21500(JP,A) 特開 昭63−53794(JP,A) (58)調査した分野(Int.Cl.7,DB名) G11C 29/00 G11C 11/401
Claims (3)
- 【請求項1】 正規のメモリセル群からなる第1のアレ
イと、 この第1のアレイにおける不良行あるいは不良列を救済
するために設けられた予備のメモリセル群からなる第2
のアレイと、 前記第1のアレイからデータを読み出そうとするメモリ
セルを選択する第1のメモリセル選択回路と、 前記第2のアレイからデータを読み出そうとするメモリ
セルを選択する第2のメモリセル選択回路と、 前記第1のアレイの選択セルからの読み出し出力が入力
する第1のセンスアンプ回路と、 前記第2のアレイの選択セルからの読み出し出力が入力
され、前記第1のアレイが選択されているときにも活性
化される第2のセンスアンプ回路と、 前記第2のアレイが選択されているか否かに応じて前記
第2のセンスアンプ回路の出力または前記第1のセンス
アンプ回路の出力を切換え選択して出力する切換え回路
とを具備し、 前記第1のセンスアンプ回路及び前記第2のセンスアン
プ回路は、前記第1のアレイと前記第2のアレイとの間
に配置されている ことを特徴とする半導体記憶装置。 - 【請求項2】 請求項1記載の半導体記憶装置におい
て、前記切換え回路は、前記第1のセンスアンプ回路の
出力側に設けられた第1のスイッチ回路と、前記第2の
センスアンプ回路の出力側に設けられた第2のスイッチ
回路と、前記第2のアレイの各ワード線を駆動するため
の信号の論理和をとる論理和回路と、この論理和回路の
出力に基ずいて前記第1のスイッチ回路および第2のス
イッチ回路を相補的にスイッチ制御する制御回路とを有
することを特徴とする半導体記憶装置。 - 【請求項3】 正規のメモリセル群からなる第1のアレ
イと、 この第1のアレイにおける不良行あるいは不良列を救済
するために設けられた予備のメモリセル群からなる第2
のアレイと、 前記第1のアレイからデータを読み出そうとするメモリ
セルを選択する第1の メモリセル選択回路と、 前記第2のアレイからデータを読み出そうとするメモリ
セルを選択する第2のメモリセル選択回路と、 前記第1のアレイの選択セルからの読み出し出力が入力
する第1のセンスアンプ回路と、 前記第2のアレイの選択セルからの読み出し出力が入力
する第2のセンスアンプ回路と、 前記第2のアレイが選択されているか否かに応じて前記
第2のセンスアンプ回路の出力または前記第1のセンス
アンプ回路の出力を切換え選択して出力する切換え回路
とを具備し、 前記切換え回路は、前記第1のセンスアンプ回路の出力
側に設けられた第1のスイッチ回路と、前記第2のセン
スアンプ回路の出力側に設けられた第2のスイッチ回路
と、前記第2のアレイの各ワード線を駆動するための信
号の論理和をとる論理和回路と、この論理和回路の出力
に基ずいて前記第1のスイッチ回路および第2のスイッ
チ回路を相補的にスイッチ制御する制御回路とを有する
ことを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30597291A JP3256562B2 (ja) | 1991-11-21 | 1991-11-21 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30597291A JP3256562B2 (ja) | 1991-11-21 | 1991-11-21 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05144289A JPH05144289A (ja) | 1993-06-11 |
JP3256562B2 true JP3256562B2 (ja) | 2002-02-12 |
Family
ID=17951520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30597291A Expired - Fee Related JP3256562B2 (ja) | 1991-11-21 | 1991-11-21 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3256562B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06139797A (ja) * | 1992-10-22 | 1994-05-20 | Sanyo Electric Co Ltd | 半導体記憶装置 |
JP2012203977A (ja) * | 2011-03-28 | 2012-10-22 | Elpida Memory Inc | 半導体装置及びその制御方法並びにその情報処理システム |
-
1991
- 1991-11-21 JP JP30597291A patent/JP3256562B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05144289A (ja) | 1993-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3176228B2 (ja) | 半導体記憶装置 | |
JPH06209083A (ja) | 半導体記憶装置および半導体記憶装置からデータをアクセスする方法 | |
JPH09147551A (ja) | メモリデバイス回路及びマルチバンクメモリアレイのマルチバンク列の同時アドレス方法 | |
EP0881571B1 (en) | Semiconductor memory device with redundancy | |
JPH06103777A (ja) | 集積回路メモリ | |
JPH10162585A (ja) | トリミング機能付きセンスアンプを備えた半導体メモリ素子 | |
US6067273A (en) | Semiconductor memory burst length count determination detector | |
JP2689768B2 (ja) | 半導体集積回路装置 | |
JPH01251397A (ja) | 半導体メモリ装置 | |
JPH0383299A (ja) | 半導体記憶装置 | |
US5768199A (en) | Semiconductor memory device with dual precharge operations | |
JPS6353785A (ja) | Cmos半導体メモリのワ−ドまたはビツト線の復号方法 | |
USRE41013E1 (en) | Method of and apparatus for providing look ahead column redundancy access within a memory | |
US4875189A (en) | Random access memory device with nibble mode operation | |
JP3256562B2 (ja) | 半導体記憶装置 | |
JP2596180B2 (ja) | 半導体集積メモリ回路 | |
JPH06333393A (ja) | 高信頼性のデータ出力回路及びデータ出力方法を使用した半導体集積回路 | |
US6414879B1 (en) | Semiconductor memory device | |
US6330198B1 (en) | Semiconductor storage device | |
US4835743A (en) | Semiconductor memory device performing multi-bit Serial operation | |
KR100195671B1 (ko) | 반도체 메모리 장치 | |
JPH0449196B2 (ja) | ||
JP3645366B2 (ja) | 集積半導体メモリ | |
KR100309802B1 (ko) | 리던던시동작을수행하는반도체메모리장치 | |
JPH10134565A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071130 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |