CN114205486B - 一种基于Scaler的视频文件实时缩放方法及视频处理器 - Google Patents
一种基于Scaler的视频文件实时缩放方法及视频处理器 Download PDFInfo
- Publication number
- CN114205486B CN114205486B CN202210102262.3A CN202210102262A CN114205486B CN 114205486 B CN114205486 B CN 114205486B CN 202210102262 A CN202210102262 A CN 202210102262A CN 114205486 B CN114205486 B CN 114205486B
- Authority
- CN
- China
- Prior art keywords
- video data
- random access
- dynamic random
- synchronous dynamic
- access module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 230000001360 synchronised effect Effects 0.000 claims abstract description 106
- 230000011218 segmentation Effects 0.000 claims description 6
- 238000007726 management method Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000003862 health status Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013341 scale-up Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/148—Video amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/45—Management operations performed by the client for facilitating the reception of or the interaction with the content or administrating data related to the end-user or to the client device itself, e.g. learning user preferences for recommending movies, resolving scheduling conflicts
- H04N21/462—Content or additional data management, e.g. creating a master electronic program guide from data received from the Internet and a Head-end, controlling the complexity of a video stream by scaling the resolution or bit-rate based on the client capabilities
Landscapes
- Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
本发明涉及视频处理技术领域，具体公开了一种基于Scaler的视频文件实时缩放方法及视频处理器，方法包括：预设同步动态随机存取模块的视频数据写入速度以及视频数据读出速度；视频数据读出速度不大于视频数据写入速度；按照视频数据写入速度，向同步动态随机存取模块中按帧写入视频数据；对同步动态随机存取模块做buffer管理；按照视频数据读出速度以及预设的视频数据实时缩放策略，读取同步动态随机存取模块中写入的视频数据，并送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据。本发明实现了视频数据的实时缩放，解决了缓存溢出的问题，也避免了非实时缩放方式导致的系统延迟变多的问题发生。
Description
技术领域
本发明涉及视频处理技术领域，尤其涉及一种基于Scaler的视频文件实时缩放方法及视频处理器。
背景技术
缩放器Scaler是一个设置在FPGA中的IP，它可以将输入视频的大小按照需求进行放大或者缩小。在使用Scaler时，Scaler会提供ready信号指示上位机可以输入数据输入至Scaler中，此时，Scaler需要一定的处理时间输出变形后的输出数据，且该处理时间与缩放比例相关，例如宽度不变，将高度放大5倍的时间比高度放大1倍的时间更长。
在视频处理器(包括以FPGA组成的发送设备)中，主要数据就是从视频处理器中的视频接口进来的视频数据，且需要处理的视频数据是与视频数据的数据量、分辨率以及帧率相关，此时，数据量是比较大的，因此若要完全存储视频数据，则需要用外挂存储器DDR3，因为FPGA中的dpram仅仅能缓存一部分视频数据，且视频数据的到达不由FPGA控制，而是有一定时序，源源不断到达的。
实时缩放是指不能完全控制视频数据进入至缩放ip Scaler的数据速度，也就是视频数据是进入至FPGA存储而不进DDR3存储，也即直接经过dpram缓存进入Scaler中，当前存在的问题为有一些缩放比不能支持，因为缩放器从输入数据到输出数据的时间会比较长，此时源源不断的视频数据已经到达视频处理器，而Scaler一直在处理中且不接受新的视频数据输入，对于dpram来说，缓存溢出，视频数据的数据流就会乱掉，并导致缩放不正常。非实时缩放是指将视频数据送入至DDR3存取，比如将一帧视频数据写入DDR3，读取DDR3中完整的上一帧视频数据后进入至Scaler，此时完全可以根据Scaler的状态从DDR3中读取数据，而不存在数据溢出的情况，但当前的代价是整个系统的延迟变多。
因此，需要寻找一种方法来平衡实时缩放存在的对缩放比敏感以及非实时缩放导致系统延迟变多的问题。
发明内容
针对现有技术中的技术问题，本发明提供一种基于Scaler的视频文件实时缩放方法及视频处理器。
一种基于Scaler的视频文件实时缩放方法，包括：
预设同步动态随机存取模块的视频数据写入速度以及视频数据读出速度；视频数据读出速度不大于视频数据写入速度；
按照视频数据写入速度，向同步动态随机存取模块中按帧写入视频数据；
对同步动态随机存取模块做buffer管理；
按照视频数据读出速度以及预设的视频数据实时缩放策略，读取同步动态随机存取模块中写入的视频数据，并送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据。
进一步的，按照视频数据读出速度以及预设的视频数据实时缩放策略，读取同步动态随机存取模块中写入的视频数据，并送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据，包括：
按照视频数据读出速度读取当前时刻下同步动态随机存取模块中按照视频数据写入速度写入的最后一行视频数据；
按照预设的视频数据缩放要求，将最后一行视频数据送入一个Scaler中进行缩放处理，得到实时缩放后的视频数据。
进一步的，按照视频数据读出速度以及预设的视频数据实时缩放策略，读取同步动态随机存取模块中写入的视频数据，并送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据，包括：
按照视频数据读出速度读取当前时刻下同步动态随机存取模块中按照视频数据写入速度写入的最后一行视频数据；
将最后一行视频数据按照所设Scaler的数量分割为多个视频子数据；
将多个视频子数据按照预设的视频数据缩放要求，分别送入对应的Scaler中进行缩放处理，得到实时缩放后的视频子数据；
将缩放后的视频子数据按照分割方式进行拼合，得到实时缩放后的视频数据。
进一步的，预设同步动态随机存取模块的视频数据写入速度以及视频数据读出速度；视频数据读出速度不大于视频数据写入速度，包括：
设置写入控制指令wr_burst_num；
将写入控制指令发送给同步动态随机存取模块。
进一步的，向同步动态随机存取模块中按帧写入视频数据，以及读取当前时刻下同步动态随机存取模块中按照视频数据写入速度写入的最后一行视频数据时，在同步动态随机存取模块的同一个buffer内进行。
进一步的，在下一场Vsync到达之前，Scaler将视频数据的最后一帧缩放完成。
进一步的，将视频数据按照所设Scaler的数量分割为多个视频子数据，包括：
将一行视频数据分割为多段视频子数据。
本发明还包括一种视频处理器，视频处理器包括FPGA模块和同步动态随机存取模块，其中：
同步动态随机存取模块，与FPGA模块相连接；同步动态随机存取模块用于存储视频数据；
FPGA模块，与同步动态随机存取模块相连接；FPGA模块用于预设同步动态随机存取模块的视频数据写入速度以及视频数据读出速度；视频数据读出速度不大于视频数据写入速度；以及，按照视频数据写入速度，向同步动态随机存取模块中按帧写入视频数据；以及，对同步动态随机存取模块做buffer管理；以及，按照视频数据读出速度以及预设的视频数据实时缩放策略，读取同步动态随机存取模块中写入的视频数据，并送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据。
进一步的，FPGA模块按照视频数据读出速度以及预设的视频数据实时缩放策略，读取同步动态随机存取模块中写入的视频数据，并送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据，包括：
按照视频数据读出速度读取当前时刻下同步动态随机存取模块中按照视频数据写入速度写入的最后一行视频数据；
按照预设的视频数据缩放要求，将最后一行视频数据送入一个Scaler中进行缩放处理，得到实时缩放后的视频数据。
进一步的，FPGA模块按照视频数据读出速度以及预设的视频数据实时缩放策略，读取同步动态随机存取模块中写入的视频数据，并送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据，包括：
按照视频数据读出速度读取当前时刻下同步动态随机存取模块中按照视频数据写入速度写入的最后一行视频数据；
将最后一行视频数据按照所设Scaler的数量分割为多个视频子数据；
将多个视频子数据按照预设的视频数据缩放要求，分别送入对应的Scaler中进行缩放处理，得到实时缩放后的视频子数据；
将缩放后的视频子数据按照分割方式进行拼合，得到实时缩放后的视频数据。
本发明的基于Scaler的视频文件实时缩放方法及视频处理器，通过预设同步动态随机存取模块的视频数据写入速度以及视频数据读出速度，且设定视频数据读出速度不大于视频数据写入速度的前提下，对视频数据进行写入以及读取，再此过程中对同步动态随机存取模块做buffer管理，以及按照预设的视频数据实时缩放策略，将所读取的同步动态随机存取模块中写入的视频数据送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据，实现了视频数据的实时缩放，从而解决了缓存溢出的问题，也避免了非实时缩放方式导致的系统延迟变多的问题发生。
附图说明
为了更清楚的说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见的，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1为本发明一种实施例的基于Scaler的视频文件实时缩放方法的步骤流程图；
图2为本发明另一种实施例的基于Scaler的视频文件实时缩放方法的步骤流程图；
图3为本发明又一种实施例的基于Scaler的视频文件实时缩放方法的步骤流程图；
图4为本发明实施例的视频处理器的结构组成图。
具体实施方式
下面将结合本发明中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通的技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明的保护范围。
本发明实施例的一种基于Scaler的视频文件实时缩放方法，如图1所示，包括以下步骤：
步骤S10：预设同步动态随机存取模块的视频数据写入速度以及视频数据读出速度；视频数据读出速度不大于视频数据写入速度。
本发明实施例中的同步动态随机存取模块可视为现有技术手段中存储视频数据的存储器DDR3以及DDR4，，以DDR3为例，DDR3与FPGA模块连接，本步骤对视频数据写入DDR3的速度以及从DDR3读取视频数据的速度进行设定，具体方式可为：先设置写入控制指令wr_burst_num，num的取值即为一次写入的数据个数，根据条件ddr_cnt＝＝WR_BURST_NUM来判断，当ddr_cnt计数没有计数到WR_BURST_NUM的值，则继续保持数据写入状态。本实施例限定视频数据读出速度不能比视频数据写入速度还快，所以将写入控制指令wr_burst_num发送给同步动态随机存取模块，DDR3中的视频数据往外读时，根据条件ddr_cnt>＝RD_BURST_CNT来判断，当计数没有达到设定的数量，则会继续在该状态下读取DDR3中的数据。本实施例限定视频数据读出速度不大于视频数据写入速度，包含两种情况：(一)视频数据读出速度等于视频数据写入速度；(二)视频数据读出速度小于视频数据写入速度，这样设置的目的在于避免数据读出速度超出数据写入速度，保证发生后续步骤的文件缩放的效果。
步骤S20：按照视频数据写入速度，向同步动态随机存取模块中按帧写入视频数据。
按照步骤S10对视频数据写入速度的设定，向同步动态随机存取模块中按帧写入视频数据。
步骤S30：对同步动态随机存取模块做buffer管理。
在视频数据写入同步动态随机存取模块后，对同步动态随机存取模块做buffer管理。buffer管理英文名称为Buffer Management，中文又称缓冲管理，是指在项目执行过程中对于计划阶段设定缓冲的消耗和补充的跟踪和评估。其目的是为项目提供一个简单，易用的项目健康状态视图。这个项目状态会和项目计划和前期承诺进行比较，当出现较大的偏差的时候即需要采用相关的纠正行动。同步动态随机存取模块在视频数据写入和读出的过程中进行跟踪管理，避免出现较大的偏差。
步骤S40：按照视频数据读出速度以及预设的视频数据实时缩放策略，读取同步动态随机存取模块中写入的视频数据，并送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据。
按照视频数据读出速度读取同步动态随机存取模块中写入的视频数据，所读取出的视频数据送入对应的Scaler中进行缩放处理，具体缩放操作则由预设的视频数据实时缩放策略决定，视频数据实时缩放策略中至少包含对视频数据的宽度及高度的缩放倍数。
本实施例采用“实时缩放”的方式，在视频数据写入的过程中就实时地对视频数据进行缩放处理，并不是如背景技术中所提出的非实时缩放方式，从而解决了缓存溢出的问题，也避免了非实时缩放方式导致的系统延迟变多的问题发生。
具体的，如图2所示，本发明实施例的步骤S40：按照视频数据读出速度以及预设的视频数据实时缩放策略，读取同步动态随机存取模块中写入的视频数据，并送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据，包括：
步骤S401a：按照视频数据读出速度读取当前时刻下同步动态随机存取模块中按照视频数据写入速度写入的最后一行视频数据。
步骤S402a：按照预设的视频数据缩放要求，将最后一行视频数据送入一个Scaler中进行缩放处理，得到实时缩放后的视频数据。
本实施例所读取的是“当前时刻”下的同步动态随机存取模块中写入的最后一行视频数据，而通过一个Scaler对该行视频数据进行缩放，当同步动态随机存取模块源源不断的写入视频数据时，步骤S401a每次执行都是对最新写入的那一行视频数据进行缩放处理，直至当前视频数据写入完毕。本实施例在视频数据写入的过程中就实时地对视频数据进行缩放处理，缩短了单次缩放处理的时长，解决了缓存溢出的问题，也避免了非实时缩放方式导致的系统延迟变多的问题发生。
具体的，如图3所示，为本发明的另一实施例，在以上实施例的基础上，本实施例的步骤S40：按照视频数据读出速度以及预设的视频数据实时缩放策略，读取同步动态随机存取模块中写入的视频数据，并送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据，包括：
步骤S401b：按照视频数据读出速度读取当前时刻下同步动态随机存取模块中按照视频数据写入速度写入的最后一行视频数据。
步骤S402b：将最后一行视频数据按照所设Scaler的数量分割为多个视频子数据。
步骤S403b：将多个视频子数据按照预设的视频数据缩放要求，分别送入对应的Scaler中进行缩放处理，得到实时缩放后的视频子数据；
步骤S404b：将缩放后的视频子数据按照分割方式进行拼合，得到实时缩放后的视频数据。
本实施例设置多个Scaler，将当前时刻下同步动态随机存取模块中按照视频数据写入速度写入的最后一行行视频数据分割成与Scaler数量对应份数的视频子数据，然后由多个Scaler分别去处理对应部分的视频子数据，来平衡视频到达的突发问题。由于视频数据是一行一行到达的，所以本实施例将当前时刻最后到达的一行视频数据分割为多段视频子数据，每个Scaler负责这一行视频数据中的一段，本实施例中每个Scaler对视频子数据的缩放处理过程与上一实施例中一个Scaler对视频数据的缩放处理过程相同，但相比于上一实施例采用一个Scaler，本实施例的每个Scaler处理的视频数据更少，而且多个Scaler同时工作，这样FPGA模块的Dpram的出口速度更快，缓冲压力更进一步地减小。
不过本实施例在得出实时缩放后的视频子数据之后，还需要按照分割方式进行拼合，此过程需考虑视频子数据之间拼合时缝隙部分的衔接效果，此问题的解决可由本领域技术人员采用现有技术自行解决，不属于本发明的主要构思，所以此处不做赘述。
具体的，本发明实施例中，向同步动态随机存取模块中按帧写入视频数据，以及读取当前时刻下同步动态随机存取模块中按照视频数据写入速度写入的最后一行视频数据时，应当在同步动态随机存取模块的同一个buffer内进行，从而实现对整个视频数据写入和读出的过程进行跟踪管理。
具体的，本发明实施例中，在下一场Vsync到达之前，Scaler将视频数据的最后一帧应当缩放完成，下一场Vsync达到的时间就是整个视频数据的最后一行视频数据到达之后，所以当视频数据的最后一行到达后至下一视频数据到达之前，需要对当前视频数据完成所有的缩放工作。
本发明实施例的一种视频处理器100，如图4所示，视频处理器100包括FPGA模块10和同步动态随机存取模块20，其中：
同步动态随机存取模块20，与FPGA模块10相连接；同步动态随机存取模块20用于存储视频数据；
FPGA模块10，与同步动态随机存取模块20相连接；FPGA模块10用于预设同步动态随机存取模块20的视频数据写入速度以及视频数据读出速度；视频数据读出速度不大于视频数据写入速度；以及，按照视频数据写入速度，向同步动态随机存取模块20中按帧写入视频数据；以及，对同步动态随机存取模块20做buffer管理；以及，按照视频数据读出速度以及预设的视频数据缩放策略，读取同步动态随机存取模块20中写入的视频数据，并送入对应Scaler中进行缩放处理，得到缩放后的视频数据。
如图1所示，本发明实施例的FPGA模块10，通过以下步骤实现对应的功能：
步骤S10：预设同步动态随机存取模块的视频数据写入速度以及视频数据读出速度；视频数据读出速度不大于视频数据写入速度。
步骤S20：按照视频数据写入速度，向同步动态随机存取模块中按帧写入视频数据。
步骤S30：对同步动态随机存取模块做buffer管理。
步骤S40：按照视频数据读出速度以及预设的视频数据实时缩放策略，读取同步动态随机存取模块中写入的视频数据，并送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据。
本发明实施例的视频处理器100所实现的功能可参照前述对于一种基于Scaler的视频文件实时缩放方法的实施例来实现，此处将不再赘述。
具体的，本发明实施例中的FPGA模块10按照视频数据读出速度以及预设的视频数据实时缩放策略，读取同步动态随机存取模块20中写入的视频数据，并送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据，如图2所示，包括以下步骤：
步骤S401a：按照视频数据读出速度读取当前时刻下同步动态随机存取模块中按照视频数据写入速度写入的最后一行视频数据；
步骤S402a：按照预设的视频数据缩放要求，将最后一行视频数据送入一个Scaler中进行缩放处理，得到实时缩放后的视频数据。
本发明实施例的FPGA模块10所实现的功能可参照前述对于图2所示的一种基于Scaler的视频文件实时缩放方法的实施例来实现，此处将不再赘述。
具体的，本发明实施例中的FPGA模块10按照视频数据读出速度以及预设的视频数据实时缩放策略，读取同步动态随机存取模块20中写入的视频数据，并送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据，如图3所示，包括以下步骤：
步骤S401b：按照视频数据读出速度读取当前时刻下同步动态随机存取模块中按照视频数据写入速度写入的最后一行视频数据；
步骤S402b：将最后一行视频数据按照所设Scaler的数量分割为多个视频子数据；
步骤S403b：将多个视频子数据按照预设的视频数据缩放要求，分别送入对应的Scaler中进行缩放处理，得到实时缩放后的视频子数据；
步骤S404b：将缩放后的视频子数据按照分割方式进行拼合，得到实时缩放后的视频数据。
本发明实施例的FPGA模块10所实现的功能可参照前述对于图3所示的一种基于Scaler的视频文件实时缩放方法的实施例来实现，此处将不再赘述。
本发明实施例的基于Scaler的视频文件实时缩放方法及视频处理器，通过预设同步动态随机存取模块的视频数据写入速度以及视频数据读出速度，且设定视频数据读出速度不大于视频数据写入速度的前提下，对视频数据进行写入以及读取，再此过程中对同步动态随机存取模块做buffer管理，以及按照预设的视频数据实时缩放策略，将所读取的同步动态随机存取模块中写入的视频数据送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据，实现了视频数据的实时缩放，从而解决了缓存溢出的问题，也避免了非实时缩放方式导致的系统延迟变多的问题发生。
以上借助具体实施例对本发明做了进一步描述，但是应该理解的是，这里具体的描述，不应理解为对本发明的实质和范围的限定，本领域内的普通技术人员在阅读本说明书后对上述实施例做出的各种修改，都属于本发明所保护的范围。
Claims (7)
1.一种基于Scaler的视频文件实时缩放方法，其特征在于，包括：
预设同步动态随机存取模块的视频数据写入速度以及视频数据读出速度；所述视频数据读出速度不大于所述视频数据写入速度；
按照所述视频数据写入速度，向同步动态随机存取模块中按帧写入视频数据；
对同步动态随机存取模块做buffer管理；
按照所述视频数据读出速度以及预设的视频数据实时缩放策略，读取同步动态随机存取模块中写入的视频数据，并送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据；
按照所述视频数据读出速度以及预设的视频数据实时缩放策略，读取同步动态随机存取模块中写入的视频数据，并送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据，包括：
按照所述视频数据读出速度读取当前时刻下同步动态随机存取模块中按照所述视频数据写入速度写入的最后一行视频数据；
按照预设的视频数据缩放要求，将最后一行视频数据送入一个Scaler中进行缩放处理，得到实时缩放后的视频数据；
所述向同步动态随机存取模块中按帧写入视频数据，以及所述读取当前时刻下同步动态随机存取模块中按照所述视频数据写入速度写入的最后一行视频数据时，在同步动态随机存取模块的同一个buffer内进行。
2.如权利要求1所述的基于Scaler的视频文件实时缩放方法，其特征在于，按照所述视频数据读出速度以及预设的视频数据实时缩放策略，读取同步动态随机存取模块中写入的视频数据，并送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据，包括：
按照所述视频数据读出速度读取当前时刻下同步动态随机存取模块中按照所述视频数据写入速度写入的最后一行视频数据；
将最后一行视频数据按照所设Scaler的数量分割为多个视频子数据；
将多个所述视频子数据按照预设的视频数据缩放要求，分别送入对应的Scaler中进行缩放处理，得到实时缩放后的视频子数据；
将缩放后的视频子数据按照分割方式进行拼合，得到实时缩放后的视频数据。
3.如权利要求1或2任一项所述的基于Scaler的视频文件实时缩放方法，其特征在于，预设同步动态随机存取模块的视频数据写入速度以及视频数据读出速度；所述视频数据读出速度不大于所述视频数据写入速度，包括：
设置写入控制指令wr_burst_num；
将所述写入控制指令发送给同步动态随机存取模块。
4.如权利要求1或2任一项所述的基于Scaler的视频文件实时缩放方法，其特征在于，在下一场Vsync到达之前，Scaler将视频数据的最后一帧缩放完成。
5.如权利要求2所述的基于Scaler的视频文件实时缩放方法，其特征在于，将所述视频数据按照所设Scaler的数量分割为多个视频子数据，包括：
将一行所述视频数据分割为多段所述视频子数据。
6.一种视频处理器，其特征在于，所述视频处理器包括FPGA模块和同步动态随机存取模块，其中：
所述同步动态随机存取模块，与所述FPGA模块相连接；所述同步动态随机存取模块用于存储视频数据；
所述FPGA模块，与所述同步动态随机存取模块相连接；所述FPGA模块用于预设同步动态随机存取模块的视频数据写入速度以及视频数据读出速度；所述视频数据读出速度不大于所述视频数据写入速度；以及，按照所述视频数据写入速度，向同步动态随机存取模块中按帧写入视频数据；以及，对同步动态随机存取模块做buffer管理；以及，按照所述视频数据读出速度以及预设的视频数据实时缩放策略，读取同步动态随机存取模块中写入的视频数据，并送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据；
所述FPGA模块按照所述视频数据读出速度以及预设的视频数据实时缩放策略，读取同步动态随机存取模块中写入的视频数据，并送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据，包括：
按照所述视频数据读出速度读取当前时刻下同步动态随机存取模块中按照所述视频数据写入速度写入的最后一行视频数据；
按照预设的视频数据缩放要求，将最后一行视频数据送入一个Scaler中进行缩放处理，得到实时缩放后的视频数据；
所述向同步动态随机存取模块中按帧写入视频数据，以及所述读取当前时刻下同步动态随机存取模块中按照所述视频数据写入速度写入的最后一行视频数据时，在同步动态随机存取模块的同一个buffer内进行。
7.如权利要求6所述的视频处理器，其特征在于，所述FPGA模块按照所述视频数据读出速度以及预设的视频数据实时缩放策略，读取同步动态随机存取模块中写入的视频数据，并送入对应Scaler中进行缩放处理，得到实时缩放后的视频数据，包括：
按照所述视频数据读出速度读取当前时刻下同步动态随机存取模块中按照所述视频数据写入速度写入的最后一行视频数据；
将最后一行视频数据按照所设Scaler的数量分割为多个视频子数据；
将多个所述视频子数据按照预设的视频数据缩放要求，分别送入对应的Scaler中进行缩放处理，得到实时缩放后的视频子数据；
将缩放后的视频子数据按照分割方式进行拼合，得到实时缩放后的视频数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210102262.3A CN114205486B (zh) | 2022-01-27 | 2022-01-27 | 一种基于Scaler的视频文件实时缩放方法及视频处理器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210102262.3A CN114205486B (zh) | 2022-01-27 | 2022-01-27 | 一种基于Scaler的视频文件实时缩放方法及视频处理器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114205486A CN114205486A (zh) | 2022-03-18 |
| CN114205486B true CN114205486B (zh) | 2024-05-17 |
Family
ID=80658888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210102262.3A Active CN114205486B (zh) | 2022-01-27 | 2022-01-27 | 一种基于Scaler的视频文件实时缩放方法及视频处理器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114205486B (zh) |
Citations (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04367080A (ja) * | 1991-06-13 | 1992-12-18 | Ricoh Co Ltd | 画像変倍処理装置 |
| US6674920B1 (en) * | 1998-06-02 | 2004-01-06 | Minolta Co., Ltd. | Image processing apparatus |
| JP2006067513A (ja) * | 2004-08-30 | 2006-03-09 | Sharp Corp | 画像拡大縮小変換装置およびデジタル映像システム |
| CN102427537A (zh) * | 2011-10-17 | 2012-04-25 | 天津天地伟业数码科技有限公司 | 视频图像空间尺度的变换系统及变换方法 |
| CN102868855A (zh) * | 2011-07-04 | 2013-01-09 | 安凯(广州)微电子技术有限公司 | 一种数码变焦方法和装置 |
| CN103686314A (zh) * | 2012-09-04 | 2014-03-26 | 深圳中兴力维技术有限公司 | 采用高清视频通道传输多路标清视频的解复用装置及方法 |
| WO2014101642A1 (zh) * | 2012-12-28 | 2014-07-03 | 深圳艾科创新微电子有限公司 | 视频缩放装置和方法 |
| CN103929599A (zh) * | 2014-04-30 | 2014-07-16 | 哈尔滨工程大学 | 一种基于fpga的数字视频图像实时缩放处理方法 |
| CN104104888A (zh) * | 2014-07-01 | 2014-10-15 | 大连民族学院 | 一种并行多核fpga数字图像实时缩放处理方法和装置 |
| WO2017138171A1 (ja) * | 2016-02-09 | 2017-08-17 | 三菱電機株式会社 | 映像表示装置、映像データ伝送方法、及びプログラム |
| CN206575490U (zh) * | 2017-03-16 | 2017-10-20 | 刘西成 | 图像处理系统 |
| CN110519603A (zh) * | 2019-09-04 | 2019-11-29 | 合肥工业大学 | 一种实时视频缩放的硬件电路及其缩放方法 |
| CN111107295A (zh) * | 2019-12-26 | 2020-05-05 | 长沙海格北斗信息技术有限公司 | 基于fpga和非线性插值的视频缩放方法 |
| CN111182305A (zh) * | 2018-11-12 | 2020-05-19 | 亚德诺半导体国际无限责任公司 | 图像缩放 |
| CN112017107A (zh) * | 2020-09-02 | 2020-12-01 | 镇江芯智慧电子科技有限公司 | 基于zynq平台的高并行度、低延时的图像缩放及其裁剪的处理方法 |
| CN112367384A (zh) * | 2020-10-30 | 2021-02-12 | 上海哔哩哔哩科技有限公司 | 基于Kafka集群的动态限速方法、装置以及计算机设备 |
| JP2021069087A (ja) * | 2019-10-28 | 2021-04-30 | アルパイン株式会社 | ビデオ変換装置及びタッチパネル付表示装置 |
| KR102258501B1 (ko) * | 2021-03-10 | 2021-05-31 | 주봉정보시스템 주식회사 | Fpga 기반의 다 채널 영상 조합 출력 장치 |
| CN112925499A (zh) * | 2021-05-11 | 2021-06-08 | 卡莱特云科技股份有限公司 | 一种接收卡大带载的实现方法、接收卡以及数据处理系统 |
| CN113377049A (zh) * | 2021-06-11 | 2021-09-10 | 西安应用光学研究所 | 基于fpga低延迟视频图像缓存的ddr控制方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060125835A1 (en) * | 2004-12-10 | 2006-06-15 | Li Sha | DMA latency compensation with scaling line buffer |
| GB2556115B (en) * | 2016-11-22 | 2019-09-11 | Advanced Risc Mach Ltd | Data processing systems |
| US10389962B2 (en) * | 2017-08-14 | 2019-08-20 | Himax Imaging Limited | Image pickup apparatus and method utilizing the same line rate for upscaling and outputting image |
-
2022
- 2022-01-27 CN CN202210102262.3A patent/CN114205486B/zh active Active
Patent Citations (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04367080A (ja) * | 1991-06-13 | 1992-12-18 | Ricoh Co Ltd | 画像変倍処理装置 |
| US6674920B1 (en) * | 1998-06-02 | 2004-01-06 | Minolta Co., Ltd. | Image processing apparatus |
| JP2006067513A (ja) * | 2004-08-30 | 2006-03-09 | Sharp Corp | 画像拡大縮小変換装置およびデジタル映像システム |
| CN102868855A (zh) * | 2011-07-04 | 2013-01-09 | 安凯(广州)微电子技术有限公司 | 一种数码变焦方法和装置 |
| CN102427537A (zh) * | 2011-10-17 | 2012-04-25 | 天津天地伟业数码科技有限公司 | 视频图像空间尺度的变换系统及变换方法 |
| CN103686314A (zh) * | 2012-09-04 | 2014-03-26 | 深圳中兴力维技术有限公司 | 采用高清视频通道传输多路标清视频的解复用装置及方法 |
| WO2014101642A1 (zh) * | 2012-12-28 | 2014-07-03 | 深圳艾科创新微电子有限公司 | 视频缩放装置和方法 |
| CN104782118A (zh) * | 2012-12-28 | 2015-07-15 | 深圳艾科创新微电子有限公司 | 视频缩放装置和方法 |
| CN103929599A (zh) * | 2014-04-30 | 2014-07-16 | 哈尔滨工程大学 | 一种基于fpga的数字视频图像实时缩放处理方法 |
| CN104104888A (zh) * | 2014-07-01 | 2014-10-15 | 大连民族学院 | 一种并行多核fpga数字图像实时缩放处理方法和装置 |
| WO2017138171A1 (ja) * | 2016-02-09 | 2017-08-17 | 三菱電機株式会社 | 映像表示装置、映像データ伝送方法、及びプログラム |
| CN206575490U (zh) * | 2017-03-16 | 2017-10-20 | 刘西成 | 图像处理系统 |
| CN111182305A (zh) * | 2018-11-12 | 2020-05-19 | 亚德诺半导体国际无限责任公司 | 图像缩放 |
| CN110519603A (zh) * | 2019-09-04 | 2019-11-29 | 合肥工业大学 | 一种实时视频缩放的硬件电路及其缩放方法 |
| JP2021069087A (ja) * | 2019-10-28 | 2021-04-30 | アルパイン株式会社 | ビデオ変換装置及びタッチパネル付表示装置 |
| CN111107295A (zh) * | 2019-12-26 | 2020-05-05 | 长沙海格北斗信息技术有限公司 | 基于fpga和非线性插值的视频缩放方法 |
| CN112017107A (zh) * | 2020-09-02 | 2020-12-01 | 镇江芯智慧电子科技有限公司 | 基于zynq平台的高并行度、低延时的图像缩放及其裁剪的处理方法 |
| CN112367384A (zh) * | 2020-10-30 | 2021-02-12 | 上海哔哩哔哩科技有限公司 | 基于Kafka集群的动态限速方法、装置以及计算机设备 |
| KR102258501B1 (ko) * | 2021-03-10 | 2021-05-31 | 주봉정보시스템 주식회사 | Fpga 기반의 다 채널 영상 조합 출력 장치 |
| CN112925499A (zh) * | 2021-05-11 | 2021-06-08 | 卡莱特云科技股份有限公司 | 一种接收卡大带载的实现方法、接收卡以及数据处理系统 |
| CN113377049A (zh) * | 2021-06-11 | 2021-09-10 | 西安应用光学研究所 | 基于fpga低延迟视频图像缓存的ddr控制方法 |
Non-Patent Citations (2)
| Title |
|---|
| 基于FPGA的视频源无缝切换系统设计;周家耀;张俊杰;李正璇;;电子测量技术;20200808(15);全文 * |
| 孙景琪等.《视频技术与应用》.北京工业大学出版社,2004,1-10页. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114205486A (zh) | 2022-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7529896B2 (en) | Memory modules having a memory hub containing a posted write buffer, a memory device interface and a link interface, and method of posting write requests in memory modules | |
| CN108495164B (zh) | 音视频同步处理方法及装置、计算机装置及存储介质 | |
| US10990322B2 (en) | Memory buffer chip, memory system and method of controlling the memory buffer chip | |
| US11144330B2 (en) | Algorithm program loading method and related apparatus | |
| JPS5960658A (ja) | 論理機能を備えた半導体記憶装置 | |
| WO2023134128A1 (zh) | 一种视频压缩处理方法、装置及介质 | |
| KR20180075403A (ko) | 데이터 전송 장치 및 데이터 전송 방법 | |
| CN116225990A (zh) | 基于fpga的多通道ddr读写仲裁装置 | |
| US9377966B2 (en) | Method and apparatus for efficiently processing storage commands | |
| CN110232029B (zh) | 一种基于索引的fpga中ddr4包缓存的实现方法 | |
| US9026697B2 (en) | Data processing apparatus | |
| CN114205486B (zh) | 一种基于Scaler的视频文件实时缩放方法及视频处理器 | |
| US20240021239A1 (en) | Hardware Acceleration System for Data Processing, and Chip | |
| US20140379846A1 (en) | Technique for coordinating memory access requests from clients in a mobile device | |
| CN112767978B (zh) | 一种ddr命令调度方法、装置、设备及介质 | |
| US6760273B2 (en) | Buffer using two-port memory | |
| EP3522530A1 (en) | System performance improvement method, system performance improvement device and display device | |
| KR102628629B1 (ko) | 반도체 장치 | |
| CN113658049A (zh) | 一种图像转置的方法、设备和计算机可读存储介质 | |
| US6549211B1 (en) | System and method for increasing the efficiency and reliability of the storage of sequential data | |
| CN111177027A (zh) | 动态随机存取存储器、内存管理方法、系统及存储介质 | |
| US20240126474A1 (en) | Input output control device | |
| US11961584B2 (en) | Readout integrated circuit and operation method thereof | |
| JPH1092172A (ja) | データ読取り／書込み機能を有する半導体メモリ装置 | |
| JPH06202715A (ja) | 状態変化検知記録回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |