KR102628629B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102628629B1
KR102628629B1 KR1020190066676A KR20190066676A KR102628629B1 KR 102628629 B1 KR102628629 B1 KR 102628629B1 KR 1020190066676 A KR1020190066676 A KR 1020190066676A KR 20190066676 A KR20190066676 A KR 20190066676A KR 102628629 B1 KR102628629 B1 KR 102628629B1
Authority
KR
South Korea
Prior art keywords
frame buffer
micro
processor
display controller
sequencing circuit
Prior art date
Application number
KR1020190066676A
Other languages
English (en)
Other versions
KR20200140020A (ko
Inventor
윤성철
김성운
김형석
이길환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190066676A priority Critical patent/KR102628629B1/ko
Priority to US16/791,856 priority patent/US11322119B2/en
Priority to DE102020107402.6A priority patent/DE102020107402A1/de
Priority to CN202010400375.2A priority patent/CN112053422A/zh
Publication of KR20200140020A publication Critical patent/KR20200140020A/ko
Application granted granted Critical
Publication of KR102628629B1 publication Critical patent/KR102628629B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/005—General purpose rendering architectures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0457—Improvement of perceived resolution by subpixel rendering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

반도체 장치가 제공된다. 반도체 장치는 이미지 프레임의 렌더링 오퍼레이션을 수행하여 렌더링 데이터를 생성하고 상기 렌더링 데이터를 메모리 장치에 라이트하는 프로세서; 상기 메모리 장치를 리드하여 이미지 데이터를 획득하는 리드 오퍼레이션을 수행하는 디스플레이 컨트롤러; 및 상기 프로세서의 상기 렌더링 오퍼레이션의 수행 정도에 따라, 상기 디스플레이 컨트롤러에 시작 신호를 전송하는 마이크로 시퀀싱 회로를 포함하고, 상기 디스플레이 컨트롤러는 상기 시작 신호에 대한 응답으로 상기 리드 오퍼레이션을 시작한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것이다.
최근 디스플레이 장치의 리프레시 레이트(refresh rate)를 높이기 위한 기술이 주목받고 있다. 소위 스터터링(stuttering) 또는 프레임 드롭(frame drop)과 같은 현상을 방지하기 위해, 리프레시 레이트가 높아지면 이에 부합하는 속도로 이미지 프레임을 표시해 줄 필요가 있다. 그런데 이미지 프레임의 해상도는 점점 더 높아지는 추세에 있기 때문에, 이미지 프레임을 렌더링하는 속도를 끌어올리기에는 한계가 있다.
본 발명이 해결하고자 하는 기술적 과제는, 이미지 프레임의 렌더링 후 디스플레이 컨트롤러가 렌더링된 이미지 데이터를 표시하기까지 소요되는 시간을 단축시키기 위한 반도체 장치를 제공하는 것이다.
본 발명의 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제는 아래의 기재로부터 해당 기술 분야의 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치는, 이미지 프레임의 렌더링 오퍼레이션(rendering operation)을 수행하여 렌더링 데이터를 생성하고 렌더링 데이터를 메모리 장치에 라이트(write)하는 프로세서, 메모리 장치를 리드(read)하여 이미지 데이터를 획득하는 리드 오퍼레이션(read operation)을 수행하는 디스플레이 컨트롤러, 및 프로세서의 렌더링 오퍼레이션의 수행 정도에 따라, 디스플레이 컨트롤러에 시작 신호를 전송하는 마이크로 시퀀싱 회로(micro-sequencing circuit)를 포함하고, 디스플레이 컨트롤러는 시작 신호에 대한 응답으로 리드 오퍼레이션을 시작한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치는, 이미지 프레임의 렌더링 오퍼레이션을 수행하여 렌더링 데이터를 생성하고 렌더링 데이터를 프레임 버퍼에 라이트하는 프로세서, 프로세서가 렌더링 오퍼레이션을 수행하는 동안, 프레임 버퍼에서 렌더링 데이터가 라이트되는 지점을 가리키는 라이트 포인터를 모니터링하고, 모니터링한 라이트 포인터가 프레임 버퍼의 미리 정해진 영역 또는 위치에 도달하면 라이트 포인터를 출력하는 마이크로 시퀀싱 회로, 및 마이크로 시퀀싱 회로로부터 수신한 라이트 포인터에 기초하여, 프레임 버퍼를 리드하여 이미지 데이터를 획득하는 디스플레이 컨트롤러를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치는, 미리 정의된 제1 프레임 버퍼 및 제2 프레임 버퍼를 포함하는 메모리 장치, 제1 이미지 프레임의 제1 렌더링 오퍼레이션을 수행하여 제1 렌더링 데이터를 생성하고 제1 렌더링 데이터를 제1 프레임 버퍼에 라이트하는 제1 프로세서, 제2 이미지 프레임의 제2 렌더링 오퍼레이션을 수행하여 제2 렌더링 데이터를 생성하고 제2 렌더링 데이터를 제2 프레임 버퍼에 라이트하는 제2 프로세서, 및 제1 렌더링 오퍼레이션 및 상기 제2 렌더링 오퍼레이션의 수행 정도에 따라, 디스플레이 컨트롤러의 동작을 제어하는 마이크로 시퀀싱 회로를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 동작을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 5 내지 도 7은 본 발명의 일 실시예에 따른 프레임 버퍼를 설명하기 위한 도면들이다.
도 8은 본 발명의 일 실시예에 따른 반도체 장치의 동작을 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시예에 따른 반도체 장치의 동작을 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시예에 따른 프레임 버퍼를 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 장치(1)는 CPU(Central Processing Unit)(10), GPU(Graphic Processing Unit)(20), 하드웨어 가속 회로(30), 디지털 신호 처리기(40), 메모리 장치(50), 마이크로 시퀀싱 회로(60), 디스플레이 장치(70) 및 스토리지 장치(80)를 포함할 수 있다. CPU(10), GPU(20), 하드웨어 가속 회로(30), 디지털 신호 처리기(40), 메모리 장치(50), 마이크로 시퀀싱 회로(60), 디스플레이 장치(70) 및 스토리지 장치(80)는 버스(90)를 통해 서로 데이터를 주고받을 수 있다.
CPU(10)는 반도체 장치(1)를 제어하고 반도체 장치(1)에서 실행되는 프로그램에 관한 연산을 수행할 수 있다. GPU(20)는 특히 이미지 렌더링을 위한 수학적 연산을 신속하게 수행할 수 있도록 설계된 전문화된 처리 장치이다. 하드웨어 가속 회로(30)는 CPU(10) 및 GPU(20)와 별도로 연산을 가속화하도록 설계된 장치이다. 본 명세서에서 하드웨어 가속 회로(30)는 이미지 렌더링을 위한 연산을 GPU(20)와 별도로 수행하는 장치로 이해할 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
한편, 디지털 신호 처리기(40)는 다양한 알고리즘을 이용하여 디지털 신호를 수치적으로 처리한다. 메모리 장치(50)는 반도체 장치(1)에서 사용되는 데이터를 임시적으로 저장할 수 있는 공간을 제공한다. 디스플레이 장치(70)는 사용자에게 반도체 장치(1)에서 수행하는 작업에 대한 정보를 제공하기 위해 사용된다. 스토리지 장치(80)는 반도체 장치(1)에서 사용되는 데이터를 비임시적으로 저장할 수 있는 공간을 제공한다.
본 발명의 몇몇의 실시예에서, 메모리 장치(50)는 DRAM(Dynamic Random Access Memory)를 포함할 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
마이크로 시퀀싱 회로(60)는 GPU(20) 또는 하드웨어 가속 회로(30)와 같은 장치가 이미지 프레임의 렌더링 오퍼레이션을 수행한 후, 디스플레이 장치(70)가 렌더링된 프레임을 표시하기까지 소요되는 시간을 단축시키기 위해 해당 시간 동안 발생되는 일련의 제어를 수행하는 하드웨어 장치이다. 여기서 일련의 제어는, GPU(20) 또는 하드웨어 가속 회로(30)와 같은 장치가 렌더링 데이터를 생성하여 메모리 장치(50)에 라이트하면, 디스플레이 장치(70)가 메모리 장치(50)를 리드하여 표시하기까지 필요한 작업 절차에 대한 제어를 의미한다.
GPU(20) 또는 하드웨어 가속 회로(30)와 같은 장치가 렌더링 데이터를 생성하여 메모리 장치(50)에 라이트 후 CPU(10)에 인터럽트를 발생시키면, CPU(10)가 디스플레이 장치(70)로 하여금 메모리 장치(50)를 리드하도록 제어하는 방식, 즉, CPU(10)가 상기 일련의 제어를 수행하는 소프트웨어를 실행하는 방식과 다르게, 마이크로 시퀀싱 회로(60)는 CPU(10)의 개입 없이 GPU(20) 또는 하드웨어 가속 회로(30)와 디스플레이 장치(70) 사이에서 하드웨어적으로 상기 일련의 제어를 수행할 수 있다.
따라서 본 명세서에서는 CPU(10)의 동작이 개입되지 않는 특징을 반영하여 GPU(20) 또는 하드웨어 가속 회로(30)만를 "프로세서"라고도 지칭할 할 것이다.
도 2는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 도면이고, 도 3은 본 발명의 일 실시예에 따른 반도체 장치의 동작을 설명하기 위한 도면이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 장치(2)는 프로세서(20), 메모리 장치(50), 마이크로 시퀀싱 회로(60) 및 디스플레이 장치(70)를 포함한다.
프로세서(20)는 이미지 프레임의 렌더링 오퍼레이션을 수행하여 렌더링 데이터(RD)를 생성하고, 생성된 렌더링 데이터(RD)를 메모리 장치(50)에 라이트할 수 있다.
메모리 장치(50)는 프로세서(20)가 액세스할 수 있는 프레임 버퍼(52)를 포함할 수 있다. 즉, 프로세서(20)는 생성된 렌더링 데이터(RD)를 메모리 장치(50)의 프레임 버퍼(52)에 라이트할 수 있다.
디스플레이 장치(70)는 디스플레이 컨트롤러(72), 디스플레이 인터페이스(74) 및 디스플레이(76)를 포함할 수 있다. 디스플레이 컨트롤러(72)는 디스플레이 메모리 장치(50)를 리드하여 이미지 데이터(ID)를 획득하는 리드 오퍼레이션을 수행한다. 그리고 디스플레이 컨트롤러(72)는 이미지 데이터(ID)를 합성하여 합성 이미지 데이터(CID)를 생성하고, 디스플레이 인터페이스(74)를 통해 디스플레이(76)에 합성 이미지 데이터(CID)를 표시할 수 있다.
마이크로 시퀀싱 회로(60)는 프로세서(20)의 렌더링 오퍼레이션의 수행 정도에 따라, 디스플레이 컨트롤러(72)에 시작 신호(SS)를 전송할 수 있다. 그러면 디스플레이 컨트롤러(72)는 마이크로 시퀀싱 회로(60)로부터 수신한 시작 신호(SS)에 대한 응답으로 리드 오퍼레이션을 시작할 수 있다.
구체적으로, 프로세서(20)는 렌더링 오퍼레이션을 완료한 후 알림 신호(NS)를 마이크로 시퀀싱 회로(60)에 전송할 수 있다. 그리고 마이크로 시퀀싱 회로(60)는 알림 신호(NS)에 대한 응답으로 디스플레이 컨트롤러(72)에 시작 신호(SS)를 전송할 수 있다. 그러면 디스플레이 컨트롤러(72)는 마이크로 시퀀싱 회로(60)로부터 수신한 시작 신호(SS)에 대한 응답으로 즉시 리드 오퍼레이션을 시작할 수 있다.
즉, 본 발명의 일 실시예에 따른 반도체 장치(2)에 따르면, CPU(10)의 개입 없이, 마이크로 시퀀싱 회로(60)는 프로세서(20)가 렌더링 오퍼레이션을 완료한 사실을 디스플레이 컨트롤러(72)에 바로 통지하고, 디스플레이 컨트롤러(72)는 해당 통지를 받은 즉시 리드 오퍼레이션을 시작할 수 있으므로, 프로세서(20)가 이미지 프레임의 렌더링 오퍼레이션을 수행한 후, 디스플레이 장치(70)가 렌더링된 프레임을 표시하기까지 소요되는 시간이 크게 단축될 수 있다.
예를 들어, 도 3을 참조하면, 프로세서(20)가 렌더링 데이터(RD)를 프레임 버퍼(52)에 라이트하는 작업을 완료하여 "Frame Buffer Ready IRQ" 신호가 로우(low)에서 하이(high)로 트랜지션한 후, "Frame Start from Micro-Sequencer"의 신호를 보면, 점선으로 표시된 하이 신호(제1 하이 신호)와 실선으로 표시된 하이 신호(제2 하이 신호)가 나타나 있다. 여기서 제1 하이 신호는 CPU(10)의 개입 하에 소프트웨어로 처리되는 경우 디스플레이 컨트롤러(72)가 프레임 버퍼(52)를 리드하기 시작할 수 있는 시점을 나타내고, 제2 하이 신호는 CPU(10)의 개입 없이 마이크로 시퀀싱 회로(60)에 의해 처리되는 경우 디스플레이 컨트롤러(72)가 프레임 버퍼(52)를 리드하기 시작할 수 있는 시점을 나타낸다. 이로부터 마이크로 시퀀싱 회로(60)에 의해, 프로세서(20)가 이미지 프레임의 렌더링 오퍼레이션을 수행한 후, 디스플레이 장치(70)가 렌더링된 프레임을 표시하기까지 소요되는 시간이 크게 단축됨을 알 수 있다.
다시 도 2를 참조하면, 본 실시예에서 프로세서(20)는 GPU로 도시되었으나, 본 발명의 범위가 이에 제한되는 것은 아니고, 프로세서(20)는 이미지 프레임의 렌더링 오퍼레이션을 수행하는 임의의 장치를 포함할 수 있다.
한편, 본 실시예에서 알림 신호(NS)는 인터럽트 신호를 포함할 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
도 4는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 도면이고, 도 5 내지 도 7은 본 발명의 일 실시예에 따른 프레임 버퍼를 설명하기 위한 도면들이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 반도체 장치(3)는 프로세서(20), 메모리 장치(50), 마이크로 시퀀싱 회로(60) 및 디스플레이 장치(70)를 포함한다.
도 2의 실시예와 다른 점을 위주로 설명하면, 마이크로 시퀀싱 회로(60)는, 프로세서(20)가 렌더링 오퍼레이션을 수행하는 동안 렌더링 데이터(RD)가 라이트되는 메모리 장치(50)를 모니터링(MON)할 수 있다. 모니터링 결과가 미리 정해진 조건을 만족하면 마이크로 시퀀싱 회로(60)는 디스플레이 컨트롤러(72)에 시작 신호(SS)를 전송할 수 있다. 그러면 디스플레이 컨트롤러(72)는 마이크로 시퀀싱 회로(60)로부터 수신한 시작 신호(SS)에 대한 응답으로 리드 오퍼레이션을 시작할 수 있다.
구체적으로, 마이크로 시퀀싱 회로(60)는, 메모리 장치(50)에 라이트되는 렌더링 데이터(RD)의 양을 모니터링할 수 있다. 모니터링한 양이 미리 정해진 값을 초과하면 마이크로 시퀀싱 회로(60)는 디스플레이 컨트롤러(72)에 시작 신호(SS)를 전송할 수 있다. 그러면 디스플레이 컨트롤러(72)는 마이크로 시퀀싱 회로(60)로부터 수신한 시작 신호(SS)에 대한 응답으로 즉시 리드 오퍼레이션을 시작할 수 있다.
여기서 메모리 장치(50)에 라이트되는 렌더링 데이터(RD)의 양이 미리 정해진 값을 초과했다는 것은, 프로세서(20)는 렌더링 오퍼레이션을 완료하지 않은 시점에라도, 디스플레이 컨트롤러(72)가 이미 메모리 장치(50)에 라이트된 영역을 리드해도 동작상 문제가 없는 경우를 말한다.
한편, 도 5 내지 도 7을 함께 참조하면, 마이크로 시퀀싱 회로(60)는, 메모리 장치(50)에서 렌더링 데이터(RD)가 라이트되는 지점을 가리키는 라이트 포인터(WP)를 모니터링할 수 있다. 모니터링한 라이트 포인터(WP)가 미리 정해진 영역 또는 위치에 도달하면 마이크로 시퀀싱 회로(60)는 디스플레이 컨트롤러(72)에 시작 신호(SS)를 전송할 수 있다. 그러면 디스플레이 컨트롤러(72)는 마이크로 시퀀싱 회로(60)로부터 수신한 시작 신호(SS)에 대한 응답으로 즉시 리드 오퍼레이션을 시작할 수 있다.
예를 들어, 도 5를 참조하면, 프로세서(20)가 렌더링 오퍼레이션을 수행하는 중, 마이크로 시퀀싱 회로(60)가 메모리 장치(50)의 프레임 버퍼(52)를 모니터링 하다가 라이트 포인터(WP)가 제1 위치(POS1)에 도달함을 검출할 수 있다. 그러면 마이크로 시퀀싱 회로(60)는 디스플레이 컨트롤러(72)에 시작 신호(SS)를 전송할 수 있고, 디스플레이 컨트롤러(72)는 마이크로 시퀀싱 회로(60)로부터 수신한 시작 신호(SS)에 대한 응답으로 프레임 버퍼(52)의 처음부터 제1 위치(POS1)까지의 영역을 리드하여, 디스플레이 인터페이스(74)를 통해 디스플레이(76)에 표시하거나, 합성 이미지 데이터(CID)를 생성하기 위해 이를 사용할 수 있다.
이어서 도 6을 참조하면, 마이크로 시퀀싱 회로(60)가 메모리 장치(50)의 프레임 버퍼(52)를 계속 모니터링 하다가 라이트 포인터(WP)가 제1 위치(POS2)에 도달함을 검출할 수 있다. 그러면 마이크로 시퀀싱 회로(60)는 디스플레이 컨트롤러(72)에 시작 신호(SS)를 전송할 수 있고, 디스플레이 컨트롤러(72)는 시작 신호(SS)에 대한 응답으로 프레임 버퍼(52)의 제1 위치(POS1)부터 제2 위치(POS2)까지의 영역을 리드할 수 있다.
이어서 도 7을 참조하면, 마이크로 시퀀싱 회로(60)가 메모리 장치(50)의 프레임 버퍼(52)를 계속 모니터링 하다가 라이트 포인터(WP)가 제1 위치(POS3)에 도달함을 검출할 수 있다. 그러면 마이크로 시퀀싱 회로(60)는 디스플레이 컨트롤러(72)에 시작 신호(SS)를 전송할 수 있고, 디스플레이 컨트롤러(72)는 시작 신호(SS)에 대한 응답으로 프레임 버퍼(52)의 제2 위치(POS2)부터 제3 위치(POS3)까지의 영역을 리드할 수 있다.
본 발명의 일 실시예에 따른 반도체 장치(3)에 따르면, 마이크로 시퀀싱 회로(60)는 프로세서(20)가 렌더링 오퍼레이션을 완료하기 전에라도 디스플레이 컨트롤러(72)가 메모리 장치(50)를 리드할 수 있는 상황임을 디스플레이 컨트롤러(72)에 바로 통지하고, 디스플레이 컨트롤러(72)는 해당 통지를 받은 즉시 리드 오퍼레이션을 시작할 수 있으므로, 프로세서(20)가 이미지 프레임의 렌더링 오퍼레이션 수행을 시작한 후, 디스플레이 장치(70)가 렌더링된 프레임을 표시하기까지 소요되는 시간이 크게 단축될 수 있다.
도 8은 본 발명의 일 실시예에 따른 반도체 장치의 동작을 설명하기 위한 도면이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 반도체 장치(4)는 프로세서(20), 메모리 장치(50), 마이크로 시퀀싱 회로(60) 및 디스플레이 장치(70)를 포함한다.
도 4의 실시예와 다른 점을 위주로 설명하면, 마이크로 시퀀싱 회로(60)는, 프로세서(20)가 렌더링 오퍼레이션을 수행하는 동안 렌더링 데이터(RD)가 라이트되는 메모리 장치(50)를 모니터링(MON)할 수 있다. 모니터링 결과가 미리 정해진 조건을 만족하면 마이크로 시퀀싱 회로(60)는 디스플레이 컨트롤러(72)에 라이트 포인터(WP)를 전송할 수 있다. 그러면 디스플레이 컨트롤러(72)는 마이크로 시퀀싱 회로(60)로부터 수신한 라이트 포인터(WP)에 기초하여 리드 오퍼레이션을 수행할 수 있다.
구체적으로, 마이크로 시퀀싱 회로(60)는, 메모리 장치(50)에서 렌더링 데이터(RD)가 라이트되는 지점을 가리키는 라이트 포인터(WP)를 모니터링할 수 있다. 모니터링한 라이트 포인터(WP)가 미리 정해진 영역 또는 위치에 도달하면 마이크로 시퀀싱 회로(60)는 디스플레이 컨트롤러(72)에 라이트 포인터(WP)를 전송할 수 있다.
그러면 디스플레이 컨트롤러(72)는 마이크로 시퀀싱 회로(60)로부터 수신한 라이트 포인터(WP)에 기초하여 프레임 버퍼(52)의 리드 시점을 결정할 수 있다. 즉, 라이트 포인터(WP)에 기초하여 디스플레이 컨트롤러(72) 자체적으로 즉시 프레임 버퍼(52)를 리드할 지, 소정의 시간을 대기한 후 프레임 버퍼(52)를 리드할 지 등을 결정하여, 구체적인 구현 목적에 따라 디스플레이 컨트롤러(72)가 유연하게 동작하도록 할 수 있다.
한편, 디스플레이 컨트롤러(72)는 마이크로 시퀀싱 회로(60)로부터 수신한 라이트 포인터(WP)에 기초하여 프레임 버퍼(52)의 리드 영역을 결정할 수 있다. 즉, 라이트 포인터(WP)에 기초하여 디스플레이 컨트롤러(72) 자체적으로 프레임 버퍼(52) 중 어느 영역에 대한 리드를 수행할 지를 결정하여, 구체적인 구현 목적에 따라 디스플레이 컨트롤러(72)가 유연하게 동작하도록 할 수 있다.
도 9는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 반도체 장치(5)는 제1 프로세서(20), 제2 프로세서(30), 메모리 장치(50), 마이크로 시퀀싱 회로(60) 및 디스플레이 장치(70)를 포함한다. 본 실시예에서, 메모리 장치(50)는 제1 프로세서(20)가 액세스할 수 있는 제1 프레임 버퍼(52)와, 제2 프로세서(30)가 액세스할 수 있는 제2 프레임 버퍼(54)를 포함할 수 있다.
제1 프로세서(20)는 제1 이미지 프레임의 제1 렌더링 오퍼레이션을 수행하여 제1 렌더링 데이터(RD1)를 생성하고, 생성된 제1 렌더링 데이터(RD1)를 메모리 장치(50) 내의 제1 프레임 버퍼(52)에 라이트할 수 있다.
제2 프로세서(30)는 제2 이미지 프레임의 제2 렌더링 오퍼레이션을 수행하여 제2 렌더링 데이터(RD2)를 생성하고, 생성된 제2 렌더링 데이터(RD2)를 메모리 장치(50) 내의 제2 프레임 버퍼(54)에 라이트할 수 있다.
디스플레이 장치(70)는 디스플레이 컨트롤러(72), 디스플레이 인터페이스(74) 및 디스플레이(76)를 포함할 수 있다. 디스플레이 컨트롤러(72)는 디스플레이 메모리 장치(50)를 리드하여 이미지 데이터(ID)를 획득하는 리드 오퍼레이션을 수행한다. 그리고 디스플레이 컨트롤러(72)는 이미지 데이터(ID)를 합성하여 합성 이미지 데이터(CID)를 생성하고, 디스플레이 인터페이스(74)를 통해 디스플레이(76)에 합성 이미지 데이터(CID)를 표시할 수 있다.
구체적으로 합성 이미지 데이터(CID)는 제1 렌더링 데이터(RD1)로부터 획득한 제1 이미지 데이터와, 제2 렌더링 데이터(RD2)로부터 획득한 제2 이미지 데이터를 합성할 수 있는데, 예를 들어, 제1 이미지 데이터는 디스플레이(76)의 배경에 표시되고 제2 이미지 데이터는 디스플레이(76)의 전경에 표시되기 위한 것일 수 있거나, 제1 이미지 데이터는 디스플레이(76)의 일 영역에 표시되고 제2 이미지 데이터는 디스플레이(76)의 다른 영역에 표시되기 위한 것일 수 있다.
마이크로 시퀀싱 회로(60)는 제1 렌더링 오퍼레이션 및 제2 렌더링 오퍼레이션의 수행 정도에 따라, 디스플레이 컨트롤러(72)의 동작을 제어할 수 있다.
구체적으로, 제1 프로세서(20) 및 제2 프로세서(30) 중 적어도 하나는 제1 렌더링 오퍼레이션 및 제2 렌더링 오퍼레이션 중 적어도 하나를 완료한 후 알림 신호(NS)를 마이크로 시퀀싱 회로(60)에 전송할 수 있다. 그리고 마이크로 시퀀싱 회로(60)는 알림 신호(NS)에 대한 응답으로 디스플레이 컨트롤러(72)에 상기 시작 신호(SS)를 전송할 수 있다. 그러면 디스플레이 컨트롤러(72)는 마이크로 시퀀싱 회로(60)로부터 수신한 시작 신호(SS)에 대한 응답으로 즉시 제1 프레임 버퍼(52) 및 제2 프레임 버퍼(54) 중 적어도 하나에 대한 리드 오퍼레이션을 시작할 수 있다.
즉, 본 발명의 일 실시예에 따른 반도체 장치(5)에 따르면, CPU(10)의 개입 없이, 마이크로 시퀀싱 회로(60)는 제1 프로세서(20) 및 제2 프로세서(30) 중 적어도 하나가 렌더링 오퍼레이션을 완료한 사실을 디스플레이 컨트롤러(72)에 바로 통지하고, 디스플레이 컨트롤러(72)는 해당 통지를 받은 즉시 리드 오퍼레이션을 시작할 수 있으므로, 제1 프로세서(20) 및 제2 프로세서(30) 중 적어도 하나가 이미지 프레임의 렌더링 오퍼레이션을 수행한 후, 디스플레이 장치(70)가 렌더링된 프레임을 표시하기까지 소요되는 시간이 크게 단축될 수 있다.
본 실시예에서 제1 프로세서(20)는 GPU로, 제2 프로세서(30)는 하드웨어 가속 회로로 도시되었으나, 본 발명의 범위가 이에 제한되는 것은 아니고, 제1 프로세서(20) 또는 제2 프로세서(30)는 이미지 프레임의 렌더링 오퍼레이션을 수행하는 임의의 장치를 포함할 수 있다.
한편, 본 실시예에서 알림 신호(NS)는 인터럽트 신호를 포함할 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
도 10은 본 발명의 일 실시예에 따른 반도체 장치의 동작을 설명하기 위한 도면이고, 도 11은 본 발명의 일 실시예에 따른 프레임 버퍼를 설명하기 위한 도면이다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 반도체 장치(6)는 제1 프로세서(20), 제2 프로세서(30), 메모리 장치(50), 마이크로 시퀀싱 회로(60) 및 디스플레이 장치(70)를 포함한다. 본 실시예에서, 메모리 장치(50)는 제1 프로세서(20)가 액세스할 수 있는 제1 프레임 버퍼(52)와, 제2 프로세서(30)가 액세스할 수 있는 제2 프레임 버퍼(54)를 포함할 수 있다.
도 9의 실시예와 다른 점을 위주로 설명하면, 마이크로 시퀀싱 회로(60)는, 제1 렌더링 데이터(RD1) 및 제2 렌더링 데이터(RD2)가 라이트되는 메모리 장치(50)를 모니터링(MON)할 수 있다. 모니터링 결과가 미리 정해진 조건을 만족하면 마이크로 시퀀싱 회로(60)는 디스플레이 컨트롤러(72)에 시작 신호(SS)를 전송할 수 있다. 그러면 디스플레이 컨트롤러(72)는 마이크로 시퀀싱 회로(60)로부터 수신한 시작 신호(SS)에 대한 응답으로 즉시 제1 프레임 버퍼(52) 및 제2 프레임 버퍼(54) 중 적어도 하나에 대한 리드 오퍼레이션을 시작할 수 있다.
구체적으로, 마이크로 시퀀싱 회로(60)는, 메모리 장치(50)에 라이트되는 제1 렌더링 데이터(RD1) 및 제2 렌더링 데이터(RD2)의 양을 모니터링할 수 있다. 모니터링한 양이 미리 정해진 값을 초과하면 마이크로 시퀀싱 회로(60)는 디스플레이 컨트롤러(72)에 시작 신호(SS)를 전송할 수 있다. 그러면 디스플레이 컨트롤러(72)는 마이크로 시퀀싱 회로(60)로부터 수신한 시작 신호(SS)에 대한 응답으로 즉시 제1 프레임 버퍼(52) 및 제2 프레임 버퍼(54) 중 적어도 하나에 대한 리드 오퍼레이션을 시작할 수 있다.
한편, 도 11을 함께 참조하면, 마이크로 시퀀싱 회로(60)는, 제1 프레임 버퍼(52)에서 제1 렌더링 데이터(RD1)가 라이트되는 지점을 가리키는 제1 라이트 포인터(WP1)와 제2 프레임 버퍼(54)에서 제2 렌더링 데이터(RD2)가 라이트되는 지점을 가리키는 제2 라이트 포인터(WP2)를 모니터링할 수 있다. 모니터링한 제1 라이트 포인터(WP1) 및 제2 라이트 포인터(WP2) 중 적어도 하나가 제1 프레임 버퍼(52) 및 제2 프레임 버퍼(54)의 미리 정해진 영역 또는 위치에 도달하면 마이크로 시퀀싱 회로(60)는 디스플레이 컨트롤러(72)에 상기 시작 신호(SS)를 전송할 수 있다. 그러면 디스플레이 컨트롤러(72)는 마이크로 시퀀싱 회로(60)로부터 수신한 시작 신호(SS)에 대한 응답으로 즉시 제1 프레임 버퍼(52) 및 제2 프레임 버퍼(54) 중 적어도 하나에 대한 리드 오퍼레이션을 시작할 수 있다.
예를 들어 도 11을 참조하면, 제1 프로세서(20) 및 제2 프로세서(30)가 렌더링 오퍼레이션을 수행하는 중, 마이크로 시퀀싱 회로(60)가 메모리 장치(50)의 제1 프레임 버퍼(52)를 모니터링 하다가 제1 라이트 포인터(WP1)가 제3 위치(POS3)에 도달함을 검출할 수 있다. 그러면 마이크로 시퀀싱 회로(60)는 디스플레이 컨트롤러(72)에 시작 신호(SS)를 전송할 수 있고, 디스플레이 컨트롤러(72)는 마이크로 시퀀싱 회로(60)로부터 수신한 시작 신호(SS)에 대한 응답으로 제1 프레임 버퍼(52)의 제3 위치(POS3)까지의 영역을 리드하여, 디스플레이 인터페이스(74)를 통해 디스플레이(76)에 표시하거나, 합성 이미지 데이터(CID)를 생성하기 위해 이를 사용할 수 있다.
한편, 마이크로 시퀀싱 회로(60)가 메모리 장치(50)의 제2 프레임 버퍼(54)를 모니터링 하다가 제2 라이트 포인터(WP2)가 제4 위치(POS4)에 도달함을 검출할 수 있다. 그러면 마이크로 시퀀싱 회로(60)는 디스플레이 컨트롤러(72)에 시작 신호(SS)를 전송할 수 있고, 디스플레이 컨트롤러(72)는 마이크로 시퀀싱 회로(60)로부터 수신한 시작 신호(SS)에 대한 응답으로 제2 프레임 버퍼(54)의 제4 위치(POS4)까지의 영역을 리드하여, 디스플레이 인터페이스(74)를 통해 디스플레이(76)에 표시하거나, 합성 이미지 데이터(CID)를 생성하기 위해 이를 사용할 수 있다.
본 발명의 일 실시예에 따른 반도체 장치(10)에 따르면, 마이크로 시퀀싱 회로(60)는 제1 프로세서(20) 및 제2 프로세서(30)가 렌더링 오퍼레이션을 완료하기 전에라도 디스플레이 컨트롤러(72)가 메모리 장치(50)를 리드할 수 있는 상황임을 디스플레이 컨트롤러(72)에 바로 통지하고, 디스플레이 컨트롤러(72)는 해당 통지를 받은 즉시 리드 오퍼레이션을 시작할 수 있으므로, 제1 프로세서(20) 및 제2 프로세서(30) 중 적어도 하나가 이미지 프레임의 렌더링 오퍼레이션 수행을 시작한 후, 디스플레이 장치(70)가 렌더링된 프레임을 표시하기까지 소요되는 시간이 크게 단축될 수 있다.
도 12는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 12를 참조하면, 본 발명의 일 실시예에 따른 반도체 장치(7)는 제1 프로세서(20), 제2 프로세서(30), 메모리 장치(50), 마이크로 시퀀싱 회로(60) 및 디스플레이 장치(70)를 포함한다. 본 실시예에서, 메모리 장치(50)는 제1 프로세서(20)가 액세스할 수 있는 제1 프레임 버퍼(52)와, 제2 프로세서(30)가 액세스할 수 있는 제2 프레임 버퍼(54)를 포함할 수 있다.
도 10의 실시예와 다른 점을 위주로 설명하면, 마이크로 시퀀싱 회로(60)는, 제1 렌더링 데이터(RD1) 및 제2 렌더링 데이터(RD2)가 라이트되는 메모리 장치(50)를 모니터링(MON)할 수 있다. 모니터링 결과가 미리 정해진 조건을 만족하면 마이크로 시퀀싱 회로(60)는 디스플레이 컨트롤러(72)에 제1 포인터(WP1) 및 제2 라이트 포인터(WP2) 중 적어도 하나를 전송할 수 있다. 그러면 디스플레이 컨트롤러(72)는 마이크로 시퀀싱 회로(60)로부터 수신한 제1 포인터(WP1) 및 제2 라이트 포인터(WP2) 중 적어도 하나에 기초하여 리드 오퍼레이션을 수행할 수 있다.
구체적으로, 상기 마이크로 시퀀싱 회로(60)는, 제1 프레임 버퍼(52)에서 제1 렌더링 데이터(RD1)가 라이트되는 지점을 가리키는 제1 라이트 포인터(WP1)와 제2 프레임 버퍼(54)에서 제2 렌더링 데이터(RD2)가 라이트되는 지점을 가리키는 제2 라이트 포인터(WP2)를 모니터링할 수 있다. 모니터링한 제1 라이트 포인터(WP1) 및 제2 라이트 포인터(WP2) 중 적어도 하나가 제1 프레임 버퍼(52) 및 제2 프레임 버퍼(54)의 미리 정해진 영역 또는 위치에 도달하면 마이크로 시퀀싱 회로(60)는 디스플레이 컨트롤러(72)에 제1 라이트 포인터(WP1) 및 제2 라이트 포인터(WP2) 중 적어도 하나를 전송할 수 있다.
그러면 디스플레이 컨트롤러(72)는 마이크로 시퀀싱 회로(60)로부터 수신한 제1 라이트 포인터(WP1) 및 제2 라이트 포인터(WP2) 중 적어도 하나에 기초하여 제1 프레임 버퍼(52) 및 제2 프레임 버퍼(54) 중 적어도 하나의 리드 시점을 결정할 수 있다. 즉, 제1 라이트 포인터(WP1) 및 제2 라이트 포인터(WP2) 중 적어도 하나에 기초하여 디스플레이 컨트롤러(72) 자체적으로 즉시 제1 프레임 버퍼(52) 및 제2 프레임 버퍼(54) 중 적어도 하나를 리드할 지, 소정의 시간을 대기한 후 제1 프레임 버퍼(52) 및 제2 프레임 버퍼(54) 중 적어도 하나를 리드할 지 등을 결정하여, 구체적인 구현 목적에 따라 디스플레이 컨트롤러(72)가 유연하게 동작하도록 할 수 있다.
한편, 디스플레이 컨트롤러(72)는 마이크로 시퀀싱 회로(60)로부터 수신한 제1 라이트 포인터(WP1) 및 제2 라이트 포인터(WP2) 중 적어도 하나에 기초하여 제1 프레임 버퍼(52) 및 제2 프레임 버퍼(54) 중 적어도 하나의 리드 영역을 결정할 수 있다. 즉, 제1 라이트 포인터(WP1) 및 제2 라이트 포인터(WP2) 중 적어도 하나에 기초하여 디스플레이 컨트롤러(72) 자체적으로 제1 프레임 버퍼(52) 및 제2 프레임 버퍼(54) 중 적어도 하나 중 어느 영역에 대한 리드를 수행할 지를 결정하여, 구체적인 구현 목적에 따라 디스플레이 컨트롤러(72)가 유연하게 동작하도록 할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1, 2, 3, 4, 5, 6, 7: 반도체 장치 10: CPU
20: GPU 30: 하드웨어 가속 회로
40: 디지털 신호 처리기 50: 메모리 장치
52, 54: 프레임 버퍼 60: 마이크로 시퀀싱 회로
70: 디스플레이 장치 72: 디스플레이 컨트롤러
74: 디스플레이 인터페이스 76: 디스플레이
80: 스토리지 장치 90: 버스

Claims (20)

  1. 이미지 프레임의 렌더링 오퍼레이션(rendering operation)을 수행하여 렌더링 데이터를 생성하고 상기 렌더링 데이터를 메모리 장치에 라이트하는 프로세서;
    상기 메모리 장치를 리드하여 이미지 데이터를 획득하는 리드 오퍼레이션을 수행하는 디스플레이 컨트롤러; 및
    상기 프로세서의 상기 렌더링 오퍼레이션의 수행 정도에 따라, 상기 디스플레이 컨트롤러에 시작 신호를 전송하는 마이크로 시퀀싱 회로를 포함하고,
    상기 디스플레이 컨트롤러는 상기 시작 신호에 대한 응답으로 상기 리드 오퍼레이션을 시작하고,
    상기 마이크로 시퀀싱 회로는,
    상기 메모리 장치에서 상기 렌더링 데이터가 라이트되는 지점을 가리키는 라이트 포인터를 모니터링하고,
    상기 모니터링한 라이트 포인터가 미리 정해진 영역 또는 위치에 도달하였는지 결정하고,
    상기 모니터링한 라이트 포인터가 미리 정해진 영역 또는 위치에 도달한 것에 응답하여 상기 디스플레이 컨트롤러에 상기 시작 신호를 전송하는 반도체 장치.
  2. 제1항에 있어서,
    상기 프로세서는 상기 렌더링 오퍼레이션을 완료한 후 알림 신호를 상기 마이크로 시퀀싱 회로에 전송하고,
    상기 마이크로 시퀀싱 회로는 상기 알림 신호에 대한 응답으로 상기 디스플레이 컨트롤러에 상기 시작 신호를 전송하는 반도체 장치.
  3. 제2항에 있어서,
    상기 알림 신호는 인터럽트 신호를 포함하는 반도체 장치.
  4. 제1항에 있어서,
    상기 마이크로 시퀀싱 회로는,
    상기 프로세서가 상기 렌더링 오퍼레이션을 수행하는 동안 상기 렌더링 데이터가 라이트되는 상기 메모리 장치를 모니터링하고,
    상기 모니터링 결과가 미리 정해진 조건을 만족하면 상기 디스플레이 컨트롤러에 상기 시작 신호를 전송하는 반도체 장치.
  5. 제4항에 있어서,
    상기 마이크로 시퀀싱 회로는,
    상기 메모리 장치에 라이트되는 상기 렌더링 데이터의 양을 모니터링하고,
    상기 모니터링한 양이 미리 정해진 값을 초과하면 상기 디스플레이 컨트롤러에 상기 시작 신호를 전송하는 반도체 장치.
  6. 삭제
  7. 제1항에 있어서,
    상기 프로세서는 제1 프로세서 및 제2 프로세서를 포함하고,
    상기 제1 프로세서는 제1 렌더링 데이터를 생성하여 상기 메모리 장치의 제1 프레임 버퍼에 저장하고,
    상기 제2 프로세서는 제2 렌더링 데이터를 생성하여 상기 메모리 장치의 제2 프레임 버퍼에 저장하는 반도체 장치.
  8. 이미지 프레임의 렌더링 오퍼레이션을 수행하여 렌더링 데이터를 생성하고 상기 렌더링 데이터를 프레임 버퍼에 라이트하는 프로세서;
    상기 프로세서가 상기 렌더링 오퍼레이션을 수행하는 동안, 상기 프레임 버퍼에서 상기 렌더링 데이터가 라이트되는 지점을 가리키는 라이트 포인터를 모니터링하고, 상기 모니터링한 라이트 포인터가 상기 프레임 버퍼의 미리 정해진 영역 또는 위치에 도달하였는지 결정하고, 상기 모니터링한 라이트 포인터가 상기 프레임 버퍼의 미리 정해진 영역 또는 위치에 도달한 것에 응답하여 상기 라이트 포인터를 출력하는 마이크로 시퀀싱 회로; 및
    상기 마이크로 시퀀싱 회로로부터 수신한 상기 라이트 포인터에 기초하여, 상기 프레임 버퍼를 리드하여 이미지 데이터를 획득하는 디스플레이 컨트롤러를 포함하는 반도체 장치.
  9. 제8항에 있어서,
    상기 디스플레이 컨트롤러는 상기 마이크로 시퀀싱 회로로부터 수신한 상기 라이트 포인터에 기초하여 상기 프레임 버퍼의 리드 시점을 결정하는 반도체 장치.
  10. 제8항에 있어서,
    상기 디스플레이 컨트롤러는 상기 마이크로 시퀀싱 회로로부터 수신한 상기 라이트 포인터에 기초하여 상기 프레임 버퍼의 리드 영역을 결정하는 반도체 장치.
  11. 제8항에 있어서,
    상기 프로세서는 제1 프로세서 및 제2 프로세서를 포함하고,
    상기 프레임 버퍼는 제1 프레임 버퍼 및 제2 프레임 버퍼를 포함하고,
    상기 제1 프로세서는 제1 이미지 프레임의 제1 렌더링 오퍼레이션을 수행하여 제1 렌더링 데이터를 생성하고 상기 제1 렌더링 데이터를 상기 제1 프레임 버퍼에 라이트하고,
    상기 제2 프로세서는 제2 이미지 프레임의 제2 렌더링 오퍼레이션을 수행하여 제2 렌더링 데이터를 생성하고 상기 제2 렌더링 데이터를 상기 제2 프레임 버퍼에 라이트하고,
    상기 마이크로 시퀀싱 회로는, 상기 제1 프레임 버퍼에서 상기 제1 렌더링 데이터가 라이트되는 지점을 가리키는 제1 라이트 포인터와 상기 제2 프레임 버퍼에서 상기 제2 렌더링 데이터가 라이트되는 지점을 가리키는 제2 라이트 포인터를 모니터링하고, 상기 모니터링한 제1 라이트 포인터 및 제2 라이트 포인터 중 적어도 하나가 상기 제1 프레임 버퍼 및 제2 프레임 버퍼의 미리 정해진 영역 또는 위치에 도달하면 상기 제1 라이트 포인터 및 상기 제2 라이트 포인터 중 적어도 하나를 출력하는 반도체 장치.
  12. 제11항에 있어서,
    상기 디스플레이 컨트롤러는 상기 마이크로 시퀀싱 회로로부터 수신한 상기 제1 라이트 포인터 및 상기 제2 라이트 포인터 중 적어도 하나에 기초하여 상기 제1 프레임 버퍼 및 상기 제2 프레임 버퍼 중 적어도 하나의 리드 시점을 결정하는 반도체 장치.
  13. 제11항에 있어서,
    상기 디스플레이 컨트롤러는 상기 마이크로 시퀀싱 회로로부터 수신한 상기 제1 라이트 포인터 및 상기 제2 라이트 포인터 중 적어도 하나에 기초하여 상기 제1 프레임 버퍼 및 상기 제2 프레임 버퍼 중 적어도 하나의 리드 영역을 결정하는 반도체 장치.
  14. 미리 정의된 제1 프레임 버퍼 및 제2 프레임 버퍼를 포함하는 메모리 장치;
    제1 이미지 프레임의 제1 렌더링 오퍼레이션을 수행하여 제1 렌더링 데이터를 생성하고 상기 제1 렌더링 데이터를 상기 제1 프레임 버퍼에 라이트하는 제1 프로세서;
    제2 이미지 프레임의 제2 렌더링 오퍼레이션을 수행하여 제2 렌더링 데이터를 생성하고 상기 제2 렌더링 데이터를 상기 제2 프레임 버퍼에 라이트하는 제2 프로세서; 및
    상기 제1 렌더링 오퍼레이션 및 상기 제2 렌더링 오퍼레이션의 수행 정도에 따라, 디스플레이 컨트롤러의 동작을 제어하는 마이크로 시퀀싱 회로를 포함하고,
    상기 마이크로 시퀀싱 회로는,
    상기 제1 프레임 버퍼에서 상기 제1 렌더링 데이터가 라이트되는 지점을 가리키는 제1 라이트 포인터와 상기 제2 프레임 버퍼에서 상기 제2 렌더링 데이터가 라이트되는 지점을 가리키는 제2 라이트 포인터를 모니터링하고,
    상기 모니터링한 제1 라이트 포인터 및 제2 라이트 포인터 중 적어도 하나가 상기 제1 프레임 버퍼 및 제2 프레임 버퍼의 미리 정해진 영역 또는 위치에 도달하였는지 결정하고,
    상기 모니터링한 제1 라이트 포인터 및 제2 라이트 포인터 중 적어도 하나가 상기 제1 프레임 버퍼 및 제2 프레임 버퍼의 미리 정해진 영역 또는 위치에 도달한 것에 응답하여, 시작 신호와, 상기 제1 라이트 포인터와, 상기 제2 라이트 포인터 중 적어도 하나를 출력하는 반도체 장치.
  15. 제14항에 있어서,
    상기 제1 프로세서 및 상기 제2 프로세서 중 적어도 하나는 상기 제1 렌더링 오퍼레이션 및 상기 제2 렌더링 오퍼레이션 중 적어도 하나를 완료한 후 알림 신호를 상기 마이크로 시퀀싱 회로에 전송하고,
    상기 마이크로 시퀀싱 회로는 상기 알림 신호에 대한 응답으로 상기 디스플레이 컨트롤러에 상기 시작 신호를 전송하는 반도체 장치.
  16. 제15항에 있어서,
    상기 알림 신호는 인터럽트 신호를 포함하는 반도체 장치.
  17. 제14항에 있어서,
    상기 마이크로 시퀀싱 회로는,
    상기 제1 렌더링 데이터 및 상기 제2 렌더링 데이터가 라이트되는 상기 메모리 장치를 모니터링하고,
    상기 모니터링 결과가 미리 정해진 조건을 만족하면 상기 디스플레이 컨트롤러에 상기 시작 신호를 전송하는 반도체 장치.
  18. 제17항에 있어서,
    상기 마이크로 시퀀싱 회로는,
    상기 메모리 장치에 라이트되는 상기 제1 렌더링 데이터 및 상기 제2 렌더링 데이터의 양을 모니터링하고,
    상기 모니터링한 양이 미리 정해진 값을 초과하면 상기 디스플레이 컨트롤러에 상기 시작 신호를 전송하는 반도체 장치.
  19. 제17항에 있어서,
    상기 마이크로 시퀀싱 회로는,
    상기 모니터링한 제1 라이트 포인터 및 제2 라이트 포인터 중 적어도 하나가 상기 제1 프레임 버퍼 및 제2 프레임 버퍼의 미리 정해진 영역 또는 위치에 도달하면 상기 디스플레이 컨트롤러에 상기 시작 신호를 전송하는 반도체 장치.
  20. 제14항에 있어서,
    상기 마이크로 시퀀싱 회로는,
    상기 모니터링한 제1 라이트 포인터 및 제2 라이트 포인터 중 적어도 하나가 상기 제1 프레임 버퍼 및 제2 프레임 버퍼의 미리 정해진 영역 또는 위치에 도달하면 상기 제1 라이트 포인터 및 상기 제2 라이트 포인터 중 적어도 하나를 출력하는 반도체 장치.
KR1020190066676A 2019-06-05 2019-06-05 반도체 장치 KR102628629B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190066676A KR102628629B1 (ko) 2019-06-05 2019-06-05 반도체 장치
US16/791,856 US11322119B2 (en) 2019-06-05 2020-02-14 Semiconductor device
DE102020107402.6A DE102020107402A1 (de) 2019-06-05 2020-03-18 Halbleiterbauelement
CN202010400375.2A CN112053422A (zh) 2019-06-05 2020-05-12 半导体设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190066676A KR102628629B1 (ko) 2019-06-05 2019-06-05 반도체 장치

Publications (2)

Publication Number Publication Date
KR20200140020A KR20200140020A (ko) 2020-12-15
KR102628629B1 true KR102628629B1 (ko) 2024-01-23

Family

ID=73459757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190066676A KR102628629B1 (ko) 2019-06-05 2019-06-05 반도체 장치

Country Status (4)

Country Link
US (1) US11322119B2 (ko)
KR (1) KR102628629B1 (ko)
CN (1) CN112053422A (ko)
DE (1) DE102020107402A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115061648A (zh) * 2022-05-13 2022-09-16 合肥杰发科技有限公司 车载显示系统的操作方法和车载显示系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160078851A1 (en) * 2013-04-26 2016-03-17 Sharp Kabushiki Kaisha Memory control device and mobile terminal

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11149283A (ja) 1997-11-17 1999-06-02 Hitachi Ltd マルチディスプレイの同期方式
JP2000322039A (ja) 1999-05-13 2000-11-24 Mitsubishi Electric Corp 表示装置、制御装置および多画面表示システム
KR100718381B1 (ko) 2004-12-17 2007-05-14 주식회사 팬택앤큐리텔 수직 동기 신호의 비활성 구간을 활용한 ｌｃｄ 화면 갱신시스템과, 이를 탑재한 이동통신 단말기 및 수직 동기신호의 비활성 구간을 활용한 ｌｃｄ 화면 갱신 방법
US8223159B1 (en) * 2006-06-20 2012-07-17 Nvidia Corporation System and method for transferring data between unrelated API contexts on one or more GPUs
US8704732B2 (en) 2010-09-29 2014-04-22 Qualcomm Incorporated Image synchronization for multiple displays
US8907963B2 (en) * 2011-11-14 2014-12-09 2236008 Ontario Inc. Concurrent graphic content on multiple displays
KR101935356B1 (ko) 2012-04-27 2019-01-04 엘지전자 주식회사 디스플레이 프로세서 제어방법
JP2014052902A (ja) * 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
TWI562122B (en) 2013-01-14 2016-12-11 Apple Inc Low power display device with variable refresh rate
US20160358303A1 (en) 2015-06-08 2016-12-08 Nvidia Corporation Low-power state with a variable refresh rate display
US9940898B2 (en) 2016-02-25 2018-04-10 Nvidia Corporation Variable refresh rate video capture and playback
JP6500199B2 (ja) 2017-01-13 2019-04-17 株式会社アクセル 画像処理装置、および画像処理システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160078851A1 (en) * 2013-04-26 2016-03-17 Sharp Kabushiki Kaisha Memory control device and mobile terminal

Also Published As

Publication number Publication date
KR20200140020A (ko) 2020-12-15
US20200388249A1 (en) 2020-12-10
US11322119B2 (en) 2022-05-03
DE102020107402A1 (de) 2020-12-10
CN112053422A (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
US9293119B2 (en) Method and apparatus for optimizing display updates on an interactive display device
US9383851B2 (en) Method and apparatus for buffering sensor input in a low power system state
CN107515759B (zh) 截屏方法、装置、电子设备及可读存储介质
TWI528169B (zh) 在閒置顯示情況中之記憶體電力節省
JP4982347B2 (ja) 画像情報の更新を検出するプログラム、方法および画像処理装置
KR101862180B1 (ko) 스푸프 클록의 사용 및 미세 수준 주파수 제어를 통한 역 호환성
US9817431B2 (en) Frame based clock rate adjustment for processing unit
CN108140234B (zh) 基于命令流标记的gpu操作算法选择
US20100020090A1 (en) Monitoring graphics processing
US11164496B2 (en) Interrupt-free multiple buffering methods and systems
US20140139535A1 (en) Buffer Underrun Handling
KR102628629B1 (ko) 반도체 장치
TW201531940A (zh) 橫越時脈領域的斷定控制
JP6352627B2 (ja) コンピュータシステム及びその動作方法
US11507413B2 (en) Tracking method, apparatus, device, and machine-readable medium
KR102550886B1 (ko) 시스템 온 칩 및 그 동작 방법
EP3522530A1 (en) System performance improvement method, system performance improvement device and display device
CN114443442A (zh) 日志存储方法及电子设备
KR101772547B1 (ko) 컴퓨팅 디바이스에서의 전력 소비 감축
US7865776B2 (en) Adaptive prevention of data loss during continuous event tracing with limited buffer size
US20240168658A1 (en) System and Method to Reduce Power Consumption When Conveying Data to a Device
CN114205486B (zh) 一种基于Scaler的视频文件实时缩放方法及视频处理器
US20200175642A1 (en) Pixel wait synchronization
TWI515659B (zh) 動態選擇開機作業系統方法以及使用該方法的裝置
JPH0652099A (ja) Ｆｉｆｏメモリ、そのアクセス制御方式及びｆｉｆｏメモリを用いた処理システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant