CN112053422A - 半导体设备 - Google Patents

Abstract

一种半导体设备包括：处理器，被配置为执行图像帧的渲染操作以获取渲染数据，并且将所获取的渲染数据写在存储器件上；以及显示控制器，被配置为执行对其上写入渲染数据的存储器件的读取操作，以获取图像数据。该半导体设备还包括微时序电路，该微时序电路被配置为基于渲染操作的执行程度将开始信号发送给显示控制器。该显示控制器还被配置为基于所发送的开始信号来开始读取操作。

Description

半导体设备

相关申请的交叉引用

本申请基于并要求于2019年6月5日在韩国知识产权局提交的韩国专利申请No.10-2019-0066676的优先权，其公开内容通过引用整体并入本文。

技术领域

本公开涉及半导体设备。

背景技术

近来，用于提高显示设备的刷新率的技术已引起了关注。为了防止诸如所谓的溅射或掉帧的现象，当刷新率增大时，以与其相对应的速度显示图像帧。然而，由于图像帧的分辨率趋于逐渐增大，因此对于提高图像帧渲染速度存在限制。

发明内容

根据实施例，一种半导体设备包括：处理器，被配置为：执行图像帧的渲染操作以获取渲染数据；和将所获取的渲染数据写在存储器件上，以及显示控制器，被配置为执行对其上写入所述渲染数据的所述存储器件的读取操作，以获取图像数据。该半导体设备还包括微时序电路，该微时序电路被配置为基于渲染操作的执行程度将开始信号发送给显示控制器。该显示控制器还被配置为基于所发送的开始信号来开始读取操作。

根据实施例，一种半导体设备包括：处理器，被配置为执行图像帧的渲染操作以获取渲染数据，并将所获取的渲染数据写在帧缓冲器上；以及微时序电路，被配置为在所述处理器执行所述渲染操作时，监控对所述渲染数据写入所述帧缓冲器中的点进行指示的写指针，并且基于所监控的写指针到达所述帧缓冲器的预定区域或位置，发送所监控的写指针。所述半导体设备还包括显示控制器，所述显示控制器被配置为基于所发送的写指针，执行对其上写入所述渲染数据的所述帧缓冲器的读取操作，以获取图像数据。

根据实施例，一种半导体设备包括：存储器件，包括第一帧缓冲器和第二帧缓冲器；第一处理器，被配置为执行第一图像帧的第一渲染操作以获取第一渲染数据，并将所获取的第一渲染数据写在所述第一帧缓冲器上；以及第二处理器，被配置为执行第二图像帧的第二渲染操作以获取第二渲染数据，并将所获取的第二渲染数据写在所述第二帧缓冲器上。所述半导体设备还包括微时序电路，所述微时序电路被配置为基于所述第一渲染操作和所述第二渲染操作中的每一个的执行程度来控制显示控制器的操作。

附图说明

图1是根据实施例的半导体设备的框图。

图2是根据实施例的半导体设备的框图。

图3是示出根据实施例的半导体设备的操作的图。

图4是根据实施例的半导体设备的框图。

图5、图6和图7是根据实施例的帧缓冲器的图。

图8是根据实施例的半导体设备的框图。

图9是根据实施例的半导体设备的框图。

图10是根据实施例的半导体设备的框图。

图11是根据实施例的帧缓冲器的框图。

图12是根据实施例的半导体设备的框图。

具体实施方式

实施例的各方面提供了一种半导体设备，用于缩短在图像帧的渲染之后直到显示控制器显示渲染的图像数据为止所用的时间。

在下文中，将参考附图来描述示例实施例。

图1是示出了根据实施例的半导体设备1的框图。

参考图1，半导体设备1可以包括中央处理单元(CPU)10、图形处理单元(GPU)20、硬件加速电路30(HW ACC)、数字信号处理器40(DSP)、存储器件50、微时序(MS)电路60、显示设备70和存储设备80。CPU 10、GPU 20、硬件加速电路30、数字信号处理器40、存储器件50、微时序电路60、显示设备70和存储设备80可以通过总线90彼此发送和接收数据。

CPU 10可以控制半导体设备1并执行与半导体设备1上执行的程序有关的计算。GPU 20是被设计为能够快速执行用于图像渲染的数学计算的专用处理设备。硬件加速电路30是被设计为与CPU 10和GPU 20分开地加速计算的设备。在本说明书中，尽管硬件加速电路30可以被理解为与GPU 20分开地执行用于图像渲染的计算的设备，但是本公开的范围不限于此。

另一方面，数字信号处理器40使用各种算法来数字地处理数字信号。存储器件50提供了可以临时存储在半导体设备1中使用的数据的空间。显示设备70用于向用户提供关于在半导体设备1中执行的工作的信息。存储设备80提供了可以非临时地存储半导体设备1中使用的数据的空间。

在实施例中，尽管存储器件50可以包括动态随机存取存储器(DRAM)，但是本公开的范围不限于此。

微时序电路60是硬件器件，其执行一系列控制，以缩短在设备(例如，GPU 20或硬件加速电路30)执行图像帧的渲染操作之后直到显示设备70显示渲染的帧为止所使用的时间。在本文中，一系列控制是指当诸如GPU 20或硬件加速电路30等的设备生成渲染数据并将其写在存储器件50上时，对直到显示设备70读取存储器件50并显示渲染数据为止所执行的工作程序的控制。

当诸如GPU 20或硬件加速电路30等的设备生成渲染数据，将其写在存储器件50上，然后在CPU 10上生成中断(与CPU 10控制显示设备70读取存储器件50的方法(即，CPU10执行用于执行所述一系列控制的软件的方法)不同)时，微时序电路60可以在GPU 20或硬件加速电路30与显示设备70之间以硬件执行上述一系列控制，而无需CPU 10的介入。

因此，在本说明书中，考虑到不介入CPU 10的操作的特征，仅GPU 20或硬件加速电路30可以被称为“处理器”。

图2是根据实施例的半导体设备2的框图，图3是示出根据实施例的半导体设备2的操作的图。

参考图2，半导体设备2包括GPU 20、存储器件50、MS电路60和显示设备70。

GPU 20可以执行图像帧的渲染操作以生成渲染数据RD，并将所生成的渲染数据RD写在存储器件50上。

存储器件50可以包括可以由GPU 20访问的帧缓冲器(FB)52。也就是说，GPU 20可以将所生成的渲染数据RD写在存储器件50的帧缓冲器52上。

显示设备70可以包括显示控制器72、显示接口74和显示器76。显示控制器72执行用于读取存储器件50的读取操作以获取图像数据ID。此外，显示控制器72合成图像数据ID以生成合成的图像数据CID，并且可以通过显示接口74在显示器76上显示合成的图像数据CID。

微时序电路60可以根据GPU 20的渲染操作的执行程度，将开始信号SS发送给显示控制器72。然后，显示控制器72可以响应于从微时序电路60接收的开始信号SS而开始读取操作。

在完成渲染操作之后，GPU 20可以将通知信号NS发送给微时序电路60。此外，微时序电路60可以响应于通知信号NS而将开始信号SS发送给显示控制器72。然后，显示控制器72可以响应于从微时序电路60接收的开始信号SS而立即开始读取操作。

也就是说，根据半导体设备2，微时序电路60可以直接向显示控制器72通知GPU 20完成渲染操作的事实，而无需CPU 10介入，并且显示控制器72可以在接收到通知之后立即开始读取。因此，可以显著地减少在GPU 20执行图像帧的渲染操作之后直到显示设备70显示渲染后的帧为止所用的时间。

例如，参考图3，考虑在GPU 20完成将渲染数据RD写在帧缓冲器52上的工作并且“帧缓冲器就绪IRQ”信号从低转变为高之后的信号“来自微时序器的帧开始”，示出了由虚线表示的高信号(第一高信号)和由实线表示的高信号(第二高信号)。在本文中，第一高信号指示当在CPU 10的介入下通过软件(SW)处理时显示控制器72可以开始读取帧缓冲器52的时间点，而第二高信号指示当无需CPU 10介入而通过微时序电路60处理时显示控制器72可以开始读取帧缓冲器52的时间点。由于减少了由软件(SW)延迟的时间，因此能够确保帧开始的高信号(第二高信号)与VSYNC的高信号之间的时间与VFP一样多。从该事实可以理解，通过微时序电路60显著地减少了在GPU 20执行图像帧的渲染操作之后直到显示设备70显示渲染的帧为止所用的时间。

再次参考图2，尽管将GPU 20示出为GPU，但是本公开的范围不限于此，并且GPU 20可以包括执行图像帧的渲染操作的任何设备。

另一方面，尽管通知信号NS可以包括中断信号，但是本公开的范围不限于此。

图4是根据实施例的半导体设备3的框图，图5、图6和图7是根据实施例的帧缓冲器的图。

参考图4，半导体设备3包括GPU 20、存储器件50、MS电路60和显示设备70。

将主要描述与图2的实施例的不同之处。当GPU 20执行渲染操作时，微时序电路60可以监控(MON)其上写入渲染数据RD的存储器件50。如果监控结果满足预定条件，则微时序电路60可以将开始信号SS发送给显示控制器72。然后，显示控制器72可以响应于从微时序电路60接收的开始信号SS而开始读取操作。

微时序电路60可以监控写在存储器件50上的渲染数据RD的量。当监控的量超过预定值时，微时序电路60可以将开始信号SS发送给显示控制器72。然后，显示控制器72可以响应于从微时序电路60接收的开始信号SS而立即开始读取操作。

在本文中，表述“写在存储器件50上的渲染数据RD的量超过预定值”是指如下情况：即使显示控制器72提前(甚至在GPU 20未完成渲染操作的时间点处)读取写在存储器件50上的区域，操作上也没有问题。

另一方面，一起参考图5至图7，微时序电路60可以监控写指针WP，该写指针WP指示渲染数据RD写入存储器件50中的点。当监控的写指针WP到达预定区域或位置时，微时序电路60可以将开始信号SS发送给显示控制器72。然后，显示控制器72可以响应于从微时序电路60接收的开始信号SS而立即开始读取操作。

例如，参考图5，当GPU 20执行渲染操作时，微时序电路60在监控存储器件50的帧缓冲器52时可以检测到写指针WP到达第一位置POS1。然后，微时序电路60可以将开始信号SS发送给显示控制器72，并且显示控制器72可以响应于从微时序电路60接收的开始信号SS来读取从帧缓冲器52的开始到第一位置POS1的区域，通过显示接口74在显示器76上显示或使用该区域来生成合成的图像数据CID。

接下来，参考图6，在连续地监控存储器件50的帧缓冲器52时，微时序电路60可以检测到写指针WP到达第二位置POS2。然后，微时序电路60可以将开始信号SS发送给显示控制器72，并且显示控制器72可以响应于开始信号SS来读取从帧缓冲器52的第一位置POS1到第二位置POS2的区域。

接下来，参考图7，在连续地监控存储器件50的帧缓冲器52时，微时序电路60可以检测到写指针WP到达第三位置POS3。然后，微时序电路60可以将开始信号SS发送给显示控制器72，并且显示控制器72可以响应于开始信号而读取从帧缓冲器52的第二位置POS2到第三位置POS3的区域。

根据半导体设备3，微时序电路60直接向显示控制器72通知显示控制器72可以读取存储器件50的情况，甚至在GPU 20完成渲染操作之前，并且显示控制器72可以在接收到通知时立即开始读取操作。因此，可以显著地减少在GPU 20开始执行图像帧的渲染操作之后由显示设备70显示渲染的帧所用的时间。

图8是根据实施例的半导体设备4的框图。

参考图8，半导体设备4包括GPU 20、存储器件50、MS电路60和显示设备70。

将主要描述与图4的实施例的不同之处。当GPU 20执行渲染操作时，微时序电路60可以监控(MON)在其上写入渲染数据RD的存储器件50。如果监控结果满足预定条件，则微时序电路60可以将写指针WP发送给显示控制器72。然后，显示控制器72可以基于从微时序电路60接收的写指针WP来执行读取操作。

微时序电路60可以监控写指针WP，该写指针WP指示将渲染数据RD写在存储器件50上的点。当监控的写指针WP到达预定区域或位置时，微时序电路60可以将写指针WP发送给显示控制器72。

然后，显示控制器72可以基于从微时序电路60接收的写指针WP来确定帧缓冲器52的读取时间点。也就是说，通过确定显示控制器72是否基于写指针WP而主动地立即读取帧缓冲器52，或者通过确定是否在等待预定时间之后读取帧缓冲器52，可以根据实现目的灵活地操作显示控制器72。

另一方面，显示控制器72可以基于从微时序电路60接收的写指针WP来确定帧缓冲器52的读取区域。也就是说，通过确定显示控制器72基于写指针WP而主动地执行读取帧缓冲器52的哪个区域，可以根据实现目的灵活地操作显示控制器72。

图9是根据实施例的半导体设备5的框图。

参考图9，半导体设备5包括GPU 20、硬件加速电路30、存储器件50、MS电路60和显示设备70。存储器件50可以包括可以由GPU 20访问的第一帧缓冲器(FB1)52和可以由硬件加速电路30访问的第二帧缓冲器(FB2)54。

GPU 20可以执行第一图像帧的第一渲染操作以生成第一渲染数据RD1，并且可以将所生成的第一渲染数据RD1写在存储器件50中的第一帧缓冲器52上。

硬件加速电路30执行第二图像帧的第二渲染操作以生成第二渲染数据RD2，并且可以将所生成的第二渲染数据RD2写在存储器件50中的第二帧缓冲器54上。

显示设备70可以包括显示控制器72、显示接口74和显示器76。显示控制器72执行用于读取存储器件50的读取操作以获取图像数据ID。此外，显示控制器72合成图像数据ID以生成合成的图像数据CID，并且可以通过显示接口74在显示器76上显示合成的图像数据CID。

合成的图像数据CID可以包括从第一渲染数据RD1获取的第一图像数据和从第二渲染数据RD2获取的第二图像数据。例如，第一图像数据可以显示在显示器76的背景上，第二图像数据可以显示在显示器76的前景上，或者第一图像数据可以显示在显示器76的一个区域上，第二图像数据可以显示在显示器76的另一区域上。

微时序电路60可以根据第一渲染操作和第二渲染操作的执行程度来控制显示控制器72的操作。

在完成第一渲染操作和第二渲染操作之一或二者之后，GPU 20和硬件加速电路30之一或二者可以将通知信号NS2发送给微时序电路60。此外，微时序电路60可以响应于通知信号NS2将开始信号SS发送给显示控制器72。然后，显示控制器72可以响应于从微时序电路60接收到的开始信号SS而立即开始在第一帧缓冲器52和第二帧缓冲器54之一或二者上的读取操作。

也就是说，根据半导体设备5，微时序电路60可以直接向显示控制器72通知GPU 20和硬件加速电路30之一或二者完成渲染操作的事实，无需CPU介入，并且显示控制器72可以在接收到通知后立即开始读取操作。因此，可以显著地减少在GPU 20和硬件加速电路30之一或二者执行图像帧的渲染操作之后由显示设备70显示渲染的帧所用的时间。

尽管GPU 20被示为GPU并且硬件加速电路30被示为硬件加速电路，但是本公开的范围不限于此。GPU 20或硬件加速电路30可以包括执行图像帧的渲染操作的任何设备。

另一方面，尽管通知信号NS2可以包括中断信号，但是本公开的范围不限于此。

图10是根据实施例的半导体设备6的框图，图11是根据实施例的帧缓冲器的图。

参考图10，半导体设备6包括GPU 20、硬件加速电路30、存储器件50、MS电路60和显示设备70。存储器件50可以包括可以由GPU 20访问的第一帧缓冲器52和可以由硬件加速电路30访问的第二帧缓冲器54。

将主要描述与图9的实施例的不同之处。微时序电路60可以监控(MON)其上写入第一渲染数据RD1和第二渲染数据RD2的存储器件50。如果监控结果满足预定条件，则微时序电路60可以将开始信号SS发送到显示控制器72。然后，显示控制器72可以响应于从微时序电路60接收到的开始信号SS而立即开始在第一帧缓冲器52和第二帧缓冲器54之一或二者上的读取操作。

微时序电路60可以监控写在存储器件50上的第一渲染数据RD1和第二渲染数据RD2的量。当监控的量超过预定值时，微时序电路60可以将开始信号SS发送给显示控制器72。然后，显示控制器72可以响应于从微时序电路60接收到的开始信号SS而立即开始在第一帧缓冲器52和第二帧缓冲器54之一或二者上的读取操作。

另一方面，一起参考图11，微时序电路60可以监控第一写指针WP1和第二写指针WP2，第一写指针WP1指示第一渲染数据RD1写入第一帧缓冲器52中的点，第二写指针WP2指示第二渲染数据RD2写入第二帧缓冲器54中的点。当监控的第一写指针WP1和第二写指针WP2之一或二者到达第一帧缓冲器52和第二帧缓冲器54之一或二者的预定区域或位置时，微时序电路60可以将开始信号SS发送给显示控制器72。然后，显示控制器72可以响应于从微时序电路60接收到的开始信号SS而立即开始在第一帧缓冲器52和第二帧缓冲器54之一或二者上的读取操作。

例如，参考图11，当GPU 20和硬件加速电路30执行渲染操作时，微时序电路60可以在监控存储器件50的第一帧缓冲器52时检测到第一写指针WP1到达第三位置POS3。然后，微时序电路60可以将开始信号SS发送给显示控制器72，并且显示控制器72可以响应于从微时序电路60接收到的开始信号SS而读取直到第一帧缓冲器52的第三位置POS3的区域，并通过显示接口74在显示器76上显示该区域，或使用该区域生成合成的图像数据CID。

另一方面，微时序电路60可以在监控存储器件50的第二帧缓冲器54时检测到第二写指针WP2到达第四位置POS4。然后，微时序电路60可以将开始信号SS发送给显示控制器72，并且显示控制器72可以响应于从微时序电路60接收到的开始信号SS而读取直到第二帧缓冲器54的第四位置POS4的区域，并通过显示接口74在显示器76上显示该区域，或使用该区域生成合成的图像数据CID。

根据半导体设备6，微时序电路60可以直接向显示控制器72通知显示控制器72可以读取存储器件50的情况，甚至在GPU 20和硬件加速电路30完成渲染操作之前，并且显示控制器72可以在接收到通知后立即开始读取操作。因此，可以显著地减少在GPU 20和硬件加速电路30之一或二者开始图像帧的渲染操作执行之后由显示设备70显示渲染的帧所用的时间。

图12是根据实施例的半导体设备7的框图。

参考图12，半导体设备7包括GPU 20、硬件加速电路30、存储器件50、MS电路60和显示设备70。存储器件50可以包括可以由GPU 20访问的第一帧缓冲器52和可以由硬件加速电路30访问的第二帧缓冲器54。

将主要描述与图10的实施例的不同之处。微时序电路60可以监控(MON)其上写入第一渲染数据RD1和第二渲染数据RD2的存储器件50。如果监控结果满足预定条件，则微时序电路60可以将第一指针WP1和第二写指针WP2之一或二者发送给显示控制器72。然后，显示控制器72基于从微时序电路60接收的第一指针WP1和第二写指针WP2之一或二者来执行读取操作。

微时序电路60可以监控指示第一渲染数据RD1写入第一帧缓冲器52中的点的第一写指针WP1和指示第二渲染数据RD2写入第二帧缓冲器54中的点的第二写指针WP2。当所监控的第一写指针WP1和第二写指针WP2之一或二者到达第一帧缓冲器52和第二帧缓冲器54之一或二者的预定区域或位置时，微时序电路60可以将第一写指针WP1和第二写指针WP2之一或二者发送给显示控制器72。

然后，显示控制器72可以基于从微时序电路60接收的第一写指针WP1和第二写指针WP2之一或二者，来确定第一帧缓冲器52和第二帧缓冲器54之一或二者的读取时间点。也就是说，通过确定显示控制器72是否基于第一写指针WP1和第二写指针WP2之一或二者主动地立即读取第一帧缓冲器52和第二帧缓冲器54之一或二者，或者是否在等待预定时间之后读取第一帧缓冲器52和第二帧缓冲器54之一或二者，可以根据实现目的灵活地操作显示控制器72。

另一方面，显示控制器72可以基于从微时序电路60接收的第一写指针WP1和第二写指针WP2之一或二者来确定第一帧缓冲器52和第二帧缓冲器54之一或二者的读取区域。也就是说，通过确定显示控制器72基于第一写指针WP1和第二写指针WP2之一或二者对第一帧缓冲器52和第二帧缓冲器54之一或二者的哪个区域主动地执行读取，可以根据实现来灵活地操作显示控制器72。

如本发明构思的领域中的惯例，在附图中从功能块、单元和/或模块的方面描述和示出了实施例。本领域技术人员将理解，这些块、单元和/或模块通过诸如逻辑电路、分立组件、微处理器、硬连线电路、存储器元件、布线连接等的电子(或光学)电路物理地实现，其中所述电子(或光学)电路可以使用基于半导体的制造技术或其他制造技术来形成。在块、单元和/或模块由微处理器等实现的情况下，它们可以使用软件(例如，微代码)来编程以执行本文讨论的各种功能，并且可以可选地由固件和/或软件驱动。备选地，每个块、单元和/或模块可以通过专用硬件实现或实现为执行一些功能的专用硬件和执行其他功能的处理器(例如，一个或多个编程的微处理器和相关联的电路)的组合。此外，在不脱离本发明构思的范围的情况下，实施例的每个块、单元和/或模块可以物理地分成两个或更多个交互和分立的块、单元和/或模块。此外，在不脱离本发明构思的范围的情况下，实施例的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块。

在结束详细描述时，本领域技术人员将理解，可以对实施例进行许多变化和修改而实质上不脱离本公开的原理。因此，所公开的本公开实施例仅用于一般性和描述性意义，而不是为了限制的目的。

Claims (20)

1.一种半导体设备，包括：

处理器，被配置为：

执行图像帧的渲染操作以获取渲染数据；和

将所获取的渲染数据写在存储器件上；

显示控制器，被配置为执行对其上写入所述渲染数据的所述存储器件的读取操作，以获取图像数据；以及

微时序电路，被配置为基于所述渲染操作的执行程度，将开始信号发送给所述显示控制器，

其中，所述显示控制器还被配置为基于所发送的开始信号来开始所述读取操作。

2.根据权利要求1所述的半导体设备，其中，所述处理器还被配置为基于所述渲染操作完成，将通知信号发送给所述微时序电路，以及

其中，所述微时序电路还被配置为基于所发送的通知信号将所述开始信号发送给所述显示控制器。

3.根据权利要求2所述的半导体设备，其中，所述通知信号包括中断信号。

4.根据权利要求1所述的半导体设备，其中，所述微时序电路还被配置为在所述处理器执行所述渲染操作时，执行对所述存储器件的监控操作，并且

其中，所述微时序电路还被配置为基于所述监控操作的结果满足预定条件，将所述开始信号发送给所述显示控制器。

5.根据权利要求4所述的半导体设备，其中，所述微时序电路还被配置为监控写在所述存储器件上的所述渲染数据的量，并且

其中，所述微时序电路还被配置为基于所监控的量超过预定值，将所述开始信号发送给所述显示控制器。

6.根据权利要求4所述的半导体设备，其中，所述微时序电路还被配置为：

监控对所述渲染数据写入所述存储器件中的点进行指示的写指针；以及

基于所监控的写指针到达所述存储器件的预定区域或位置，将所述开始信号发送给所述显示控制器。

7.根据权利要求1所述的半导体设备，其中，所述处理器包括第一处理器和第二处理器，

其中所述第一处理器被配置为：

获取第一渲染数据；以及

将所获取的第一渲染数据存储在所述存储器件的第一帧缓冲器中，

其中所述第二处理器被配置为：

获取第二渲染数据；以及

将所获取的第二渲染数据存储在所述存储器件的第二帧缓冲器中。

8.一种半导体设备，包括：

处理器，被配置为：

执行图像帧的渲染操作以获取渲染数据；和

将所获取的渲染数据写在帧缓冲器上；

微时序电路，被配置为：

在所述处理器执行所述渲染操作时，监控对所述渲染数据写入所述帧缓冲器中的点进行指示的写指针；和

基于所监控的写指针到达所述帧缓冲器的预定区域或位置，发送所监控的写指针；以及

显示控制器，被配置为基于所发送的写指针，执行对其上写入所述渲染数据的所述帧缓冲器的读取操作，以获取图像数据。

9.根据权利要求8所述的半导体设备，其中，所述显示控制器还被配置为基于所发送的写指针来获取其上写入所述渲染数据的所述帧缓冲器的读取时间点。

10.根据权利要求8所述的半导体设备，其中，所述显示控制器还被配置为基于所发送的写指针来获取其上写入所述渲染数据的所述帧缓冲器的读取区域。

11.根据权利要求8所述的半导体设备，其中，所述处理器包括第一处理器和所述第二处理器，

其中，所述帧缓冲器包括第一帧缓冲器和第二帧缓冲器，

其中，所述第一处理器还被配置为：

执行第一图像帧的第一渲染操作以获取第一渲染数据；以及

将所获取的第一渲染数据写在所述第一帧缓冲器上，

其中，所述第二处理器还被配置为：

执行第二图像帧的第二渲染操作以获取第二渲染数据；以及

将所获取的第二渲染数据写在所述第二帧缓冲器上，并且

其中，所述微时序电路还被配置为：

监控对所述第一渲染数据写入所述第一帧缓冲器中的第一点进行指示的第一写指针和对所述第二渲染数据写入所述第二帧缓冲器中的第二点进行指示的第二写指针；以及

基于所监控的第一写指针到达所述第一帧缓冲器的第一预定区域或位置和所监控的第二写指针到达所述第二帧缓冲器的第二预定区域或位置之一或二者，将所监控的第一写指针和所监控的第二写指针之一或二者发送给所述显示控制器。

12.根据权利要求11所述的半导体设备，其中，所述显示控制器还被配置为基于所发送的第一写指针和所发送的第二写指针之一或二者来获取所述第一帧缓冲器和所述第二帧缓冲器之一或各自的读取时间点。

13.根据权利要求11所述的半导体设备，其中，所述显示控制器还被配置为基于所发送的第一写指针和所发送的第二写指针之一或二者来获取所述第一帧缓冲器和所述第二帧缓冲器之一或各自的读取区域。

14.一种半导体设备，包括：

存储器件，包括第一帧缓冲器和第二帧缓冲器；

第一处理器，被配置为：

执行第一图像帧的第一渲染操作以获取第一渲染数据；和

将所获取的第一渲染数据写在所述第一帧缓冲器上；

第二处理器，被配置为：

执行第二图像帧的第二渲染操作以获取第二渲染数据；和

将所获取的第二渲染数据写在所述第二帧缓冲器上；以及

微时序电路，被配置为基于所述第一渲染操作和所述第二渲染操作中的每一个的执行程度来控制显示控制器的操作。

15.根据权利要求14所述的半导体设备，其中，所述第一处理器还被配置为基于所述第一渲染操作完成，将第一通知信号发送给所述微时序电路，

其中，所述第二处理器还被配置为基于所述第二渲染操作完成，将第二通知信号发送给所述微时序电路，并且

其中，所述微时序电路还被配置为基于所发送的第一通知信号或所发送的第二通知信号，将开始信号发送给所述显示控制器。

16.根据权利要求15所述的半导体设备，其中，所述第一通知信号和所述第二通知信号中的每一个包括中断信号。

17.根据权利要求14所述的半导体设备，其中，所述微时序电路还被配置为执行对其上写入所述第一渲染数据和所述第二渲染数据的所述存储器件的监控操作，并且

其中，所述微时序电路还被配置为基于所述监控操作的结果满足预定条件，将开始信号发送给所述显示控制器。

18.根据权利要求17所述的半导体设备，其中，所述微时序电路还被配置为监控写在所述存储器件上的所述第一渲染数据的第一量和写在所述存储器件上的所述第二渲染数据的第二量，并且

其中，所述微时序电路还被配置为基于所监控的第一量和所监控的第二量中的一个或每个均超过预定值，将所述开始信号发送给所述显示控制器。

19.根据权利要求17所述的半导体设备，其中，所述微时序电路还被配置为：

监控对所述第一渲染数据写入所述第一帧缓冲器中的第一点加以指示的第一写指针和对所述第二渲染数据写入所述第二帧缓冲器中的第二点加以指示的第二写指针；以及

基于所监控的第一写指针到达所述第一帧缓冲器的第一预定区域或位置和所监控的第二写指针到达所述第二帧缓冲器的第二预定区域或位置之一或二者，将所述开始信号发送给所述显示控制器。

20.根据权利要求18所述的半导体设备，其中，所述微时序电路还被配置为：

监控对所述第一渲染数据写入所述第一帧缓冲器中的第一点加以指示的第一写指针和对所述第二渲染数据写入所述第二帧缓冲器中的第二点加以指示的第二写指针；以及

基于所监控的第一写指针到达所述第一帧缓冲器的第一预定区域或位置和所监控的第二写指针到达所述第二帧缓冲器的第二预定区域或位置之一或二者，将所监控的第一写指针和所监控的第二写指针之一或二者发送给所述显示控制器。

Images