WO2017138171A1 - 映像表示装置、映像データ伝送方法、及びプログラム - Google Patents

映像表示装置、映像データ伝送方法、及びプログラム Download PDF

Info

Publication number
WO2017138171A1
WO2017138171A1 PCT/JP2016/074704 JP2016074704W WO2017138171A1 WO 2017138171 A1 WO2017138171 A1 WO 2017138171A1 JP 2016074704 W JP2016074704 W JP 2016074704W WO 2017138171 A1 WO2017138171 A1 WO 2017138171A1
Authority
WO
WIPO (PCT)
Prior art keywords
buffer
data
video
video data
writing
Prior art date
Application number
PCT/JP2016/074704
Other languages
English (en)
French (fr)
Inventor
尚司 大塚
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2017566501A priority Critical patent/JP6513235B2/ja
Priority to US16/072,377 priority patent/US10620899B2/en
Priority to CN201680081024.1A priority patent/CN108713226B/zh
Publication of WO2017138171A1 publication Critical patent/WO2017138171A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/10—Adaptations for transmission by electrical cable
    • H04N7/102—Circuits therefor, e.g. noise reducers, equalisers, amplifiers
    • H04N7/104—Switchers or splitters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Definitions

  • the present invention relates to a video display device, a video data transmission method, and a program.
  • a video display device having a display composed of a plurality of modules is known.
  • a display of a large-sized video display device installed on a wall of a stadium or a building is configured by connecting a plurality of modules for easy production.
  • Patent Document 1 discloses a configuration in which video data for one frame is transmitted to a corresponding module for each video data for one module in such a video display device. Each module displays a video corresponding to the video data transmitted to itself.
  • Patent Document 2 discloses a configuration in which two buffers each having a storage capacity for one line are interposed between a memory storing image data and an output destination of the image data. Image data is alternately written to the two buffers for each line, and the image data is read from the buffer that has not been written.
  • JP 2004-56614 A Japanese Patent Laid-Open No. 5-110785
  • the present inventor provided a buffer in the video data transmission path leading to each module, and read the video data from the buffer at a speed slower than the video data writing speed to the buffer. A configuration that reduces the speed was considered.
  • An object of the present invention is to provide a video display device, a video data transmission method, and a program capable of reducing the transmission speed of video data to each module while maintaining the frame rate with a configuration that suppresses an increase in size. That is.
  • a video display device includes: A display composed of three or more modules, each displaying a video corresponding to video data input from the outside;
  • Each of the repeaters includes a buffer for storing the video data, a write unit for writing the video data given from the outside to the buffer, and the write unit.
  • the video data is read from the buffer at a speed slower than the writing speed, and the video data read out is output to the corresponding module, and a relay group having a read unit; Reading the video data from the buffer in one repeater for each piece of divided data of less than one module in one frame, the reading of the divided data into the buffers in the other repeaters
  • a video data supplier that sequentially distributes the data to three or more repeaters so as to be performed during a period of writing the divided data; Is provided.
  • the read unit reads the video data from the buffer at a speed slower than the write speed of the write unit, the transmission rate of the video data to each module can be reduced.
  • each buffer since each buffer only needs to have a storage capacity sufficient to store divided data of less than one module, it is possible to suppress an increase in size of the configuration.
  • FIG. 1 is a conceptual diagram illustrating a configuration of a video display device according to a first embodiment.
  • Conceptual diagram of modules constituting the display according to the first embodiment The block diagram which shows the structure of the repeater which concerns on Embodiment 1.
  • FIG. 5 is a conceptual diagram showing the order of distribution of line data according to the first embodiment. Timing chart of operation of write unit and read unit according to embodiment 1 The block diagram which shows the structure of the repeater concerning Embodiment 2.
  • Timing chart of operation of write unit and read unit according to embodiment 2 Timing chart of operation of write unit and read unit according to embodiment 3
  • Schematic diagram showing the order of sorting 1/2 line data according to the fourth embodiment Schematic diagram showing the order of 1/8 line data distribution according to the fifth embodiment
  • a video display device 100 As shown in FIG. 1, a video display device 100 according to the present embodiment is disposed on a display 10 that displays video corresponding to video data input to the video display device 100 and a video data transmission path that reaches the display 10.
  • a repeater group 20 that reduces the transmission speed of the video data, and a video data supplier 30 that supplies the video data to the repeater group 20 are provided.
  • the display 10 includes a rectangular display area 10a having a horizontal direction as a longitudinal direction when viewed from the front.
  • the display area 10a is composed of pixels arranged in a matrix of vertical 1080 pixels ⁇ horizontal 1920 pixels.
  • the area of the display region 10a is 10 m 2 or more.
  • a partial area composed of pixels arranged in one horizontal line of the display area 10a is called a line.
  • L [1],... L [1080] are assigned to the 1080 lines constituting the display area 10a from the top in the vertical direction to the bottom in the front view.
  • the display 10 has a structure divided into eight in the vertical direction. Specifically, the display 10 includes first to eighth modules M-1 to M-8 that are each long in the horizontal direction when viewed from the front, and are connected in a vertical direction as a short direction perpendicular to the longitudinal direction. It has a structure. Each of the first to eighth modules M-1 to M-8 displays a video corresponding to video data input from the outside.
  • i is a variable representing an arbitrary integer from 1 to 8.
  • the i-th module Mi displays the video on the line L [135 * (i ⁇ 1) +1] to the line L [135 * (i ⁇ 1) +135].
  • “*” is a symbol representing multiplication.
  • the i-th module Mi has a structure in which a plurality of display units 11 are arranged in the horizontal direction.
  • Each display unit 11 has a structure in which the light emitting elements 12 are arranged in a matrix in the vertical and horizontal directions.
  • Each light emitting element 12 has a structure in which a red LED (Light Emitting Diode), a blue LED, and a green LED are mounted in a common package.
  • One light emitting element 12 constitutes a pixel of one pixel.
  • one display unit 11 is composed of 64 vertical light by 64 horizontal light emitting elements 12.
  • the repeater group 20 includes first to eighth repeaters RX-1 to RX-8.
  • the i-th repeater RX-i is provided corresponding to the i-th module Mi.
  • the i-th repeater RX-i is arranged on the video data transmission path to the i-th module Mi.
  • the i-th repeater RX-i reduces the transmission speed of the video data that goes to the i-th module Mi.
  • the i-th repeater RX-i includes a transmission cable 21 that transmits video data to the i-th module Mi.
  • the i-th repeater RX-i includes an acquisition unit Ri that acquires video data through the transmission cable 33, a buffer BM-i that stores video data, and a buffer BM-i.
  • the write unit MW-i that writes the video data acquired by the acquisition unit Ri, and the read unit that reads the video data from the buffer BM-i when the writing by the write unit MW-i is completed and outputs the read video data MR-i and a transmission unit Si that transmits the video data output by the lead unit MR-i to the i-th module Mi through the transmission cable 21.
  • the read unit MR-i is slower than the video data writing rate by the write unit MW-i, and the video data from the buffer BM-i. Is read.
  • the buffer BM-i has a FIFO (First (In First Out) structure.
  • the read part MR-i first reads the video data written in the buffer BM-i first.
  • the buffer BM-i has a capacity capable of storing video data for one line (hereinafter referred to as line data) as divided data of less than the i-th module Mi in one frame. That is, the acquisition unit Ri acquires line data through the transmission cable 33, the write unit MW-i writes line data, and the read unit MR-i reads line data.
  • the video data supplier 30 reads out video data from the memory 31 that stores video data for a plurality of frames in advance, and reads the read video data for each line data from the first to eighth relays RX- A distribution unit 32 that sequentially distributes to 1 to RX-8; and a transmission cable 33 that transmits the line data distributed to the i-th repeater RX-i by the distribution unit 32.
  • the frame rate of the video displayed on the display 10 is determined by the speed at which the distribution unit 32 reads the video data from the memory 31.
  • the speed at which the video data is read from the memory 31 is equal to the speed at which the video data is transmitted from the distribution unit 32 to the repeater group 20.
  • the speed refers to an information amount [bit] per unit time.
  • the distribution unit 32 acquires video data from the memory 31 by serial communication. That is, the distribution unit 32 sequentially reads video data from the memory 31 bit by bit.
  • the repeater group 20 provides serial format video data to a plurality of modules of the display 10 in parallel. For this reason, even if the transmission rate of the video data is reduced by the repeater group 20, it is possible to maintain a frame rate corresponding to the video data reading and transmission rate by the distribution unit 32.
  • the distribution unit 32 starts transmission of line data representing video displayed on the line L [m] (hereinafter referred to as L [m] line data) to the k-th repeater RX-k (step S ⁇ b> 1). S12).
  • the acquisition unit Rk acquires the L [m] line data from the distribution unit 32 and outputs the acquired L [m] line data to the write unit MW-k. To do.
  • the write unit MW-k acquires the L [m] line data from the acquisition unit Rk and writes the acquired L [m] line data to the buffer BM-k (step S13).
  • the read unit MR-k moves from the buffer BM-k to the L [m] line at a speed 1/7 of the write speed of the write unit MW-k.
  • start reading data That is, the lead part MR-k is L [m] line data to the k-th module Mk at a rate 1/7 of the transmission speed of the video data from the distribution part 32 to the acquisition part Rk. Is started (step S14).
  • the allocating unit 32 proceeds to the processing from step S15 onward without waiting for the reading of the read unit MR-k to be completed.
  • the distribution unit 32 increases the value of k by 1 and increases the value of m by 135 (step S15).
  • step S16 YES
  • step S17 YES
  • the distribution unit 32 indicates that output of L [1080] line data to the eighth module M-8 has already started. This process is terminated.
  • FIG. 4 shows the flow of processing for transmitting video data for one frame. Each time video data for one frame is transmitted from the video data supplier 30 to the display 10, the process shown in FIG.
  • line data is input in the order of numbers (1), (2), (3)... (16),.
  • the distribution unit 32 sequentially and sequentially sends the first to eighth repeaters RX-1 to RX-8 to the i-th repeater RX-i according to the line number. As given, it is realized by distributing the line data.
  • the line data is given in order according to the line number means that after line data corresponding to a certain line L [j] is given, line data corresponding to the lower line L [j + 1] is given.
  • FIG. 5 is a conceptual diagram showing the order of input of line data to the display 10, and does not show the order of display switching on the display 10.
  • the display 10 can simultaneously switch the display when the input of video data for one frame to the first to eighth modules M-1 to M-8 is completed.
  • W represents a writing period of line data to the buffer BM-i by the write unit MW-i. Since the distributing unit 32 sequentially distributes the line data to the first to eighth repeaters RX-1 to RX-8, the writing to the buffers BM-1 to BM-8 is sequentially performed periodically.
  • L [1] line data is written to the buffer BM-1
  • L [136] line data is written to the buffer BM-2
  • BM-8 To the buffer BM-8.
  • the line data for L [946] is written in this order.
  • mod (n, 8) is a function that represents n when n ⁇ 8, and represents a remainder when n is divided by 8 when n> 8.
  • R represents a period for reading line data from the buffer BM-i by the read unit MR-i.
  • the reading of line data from the buffer BM-i is performed in parallel with the writing of line data to the other buffers BM-j (where j is an arbitrary natural number from 1 to 8 where j ⁇ i). .
  • L [1] line data from the buffer BM-1 L [136] line data is written to the buffer BM-2, and L [271] is written to the buffer BM-3.
  • Write line data write L [406] line data to buffer BM-4, write L [541] line data to buffer BM-5, write L [676] line data to buffer BM-6, buffer Write L [811] line data to BM-7 and write L [946] line data to buffer BM-8.
  • the L [271] line data is written to the buffer BM-3, and the L [406] line data is written to the buffer BM-4.
  • L [541] line data write to buffer BM-5
  • L [676] line data write to buffer BM-6
  • L [811] line data write to buffer BM-7
  • buffer BM-8 The L [946] line data is written into the buffer BM-1 and the L [2] line data is written into the buffer BM-1.
  • the distribution unit 32 transfers all of the remaining buffers BM-mod (i + 1,8) to BM-mod (i + 7,8) during the reading of line data from a certain buffer BM-i.
  • the line data is distributed to the first to eighth repeaters RX-1 to RX-8 so that the line data is written.
  • the read unit MR-i reads video data from the buffer BM-i at a speed slower than the writing speed of the write unit MW-i.
  • the transmission speed of video data can be made lower than the transmission speed of video data in the transmission cable 33 that connects the distribution unit 32 and the repeater group 20.
  • the time length of the video data read period by the read unit MR-i is equal to seven times the time period of the write period by the write unit MW-i. For this reason, the i-th repeater RX-i can reduce the transmission rate of the video data toward the i-th module Mi to 1/7.
  • the transmission rate of the video data is reduced to 1/7 by the repeater group 20
  • the line to the repeater group 20 by the distribution unit 32 is generated without causing any buffer BM-i to overflow.
  • Data distribution can be performed sequentially without interruption.
  • the frame rate commensurate with the transmission rate of the video data from the distribution unit 32 to the repeater group 20 can be maintained.
  • the frame rate is 60 [fps].
  • the buffer BM-i Since the buffer BM-i only needs to have a storage capacity sufficient to store line data for one line, an increase in the size of the configuration can be suppressed. Specifically, if the buffer BM-i has a storage capacity for one line, it can be installed in an FPGA (Field Programmable GateArray) or ASIC (Application Specific Integrated Circuit), and the i-th repeater RX-i Functions other than the transmission cable 21 can be realized by a single integrated circuit chip.
  • FPGA Field Programmable GateArray
  • ASIC Application Specific Integrated Circuit
  • the number of repeaters constituting the repeater group 20 and the number of modules constituting the display 10 are eight, but the number is not particularly limited to eight.
  • each repeater when the number of repeaters constituting the repeater group 20 is L (where L is a natural number of 3 or more), each repeater has a transmission rate of video data of 1 / (L -1).
  • the buffer BM-i may be composed of a plurality of independent partial buffers.
  • the writing of certain line data distributed to the i-th repeater RX-i is performed to one partial buffer constituting the buffer BM-i, and then to the i-th repeater RX-i.
  • the distributed line data can be written to another partial buffer constituting the buffer BM-i.
  • each repeater can reduce the transmission rate of video data to less than 1 / (L ⁇ 1). Specific examples thereof will be described below.
  • the i-th repeater RX-i includes an independent partial buffer BMa-i and a partial buffer BMb-i.
  • Other configurations are the same as those of the first embodiment.
  • the write unit MW-i switches the writing destination each time line data is given to the acquisition unit Ri through the transmission cable 33. That is, the write unit MW-i writes certain line data to one of the partial buffer BMa-i and the partial buffer BMb-i, and then writes the next given line data to the other.
  • the read unit MR-i performs reading from the buffer BMa-i and the buffer BMb-i which has been written by the write unit MW-i.
  • the writing period to one of the partial buffer BMa-i and the partial buffer BMb-i overlaps with the reading period from the other. Can be made.
  • the i-th repeater RX-i can reduce the transmission rate of the video data to the i-th module Mi to 1/8.
  • the number of repeaters constituting the repeater group 20 is L.
  • each repeater can reduce the transmission rate of video data to 1 / L.
  • the distribution unit 32 switches the distribution destination in the repeater group 20 for each line data.
  • the distribution unit 32 May switch the distribution destination for each of the plurality of line data. Specific examples thereof will be described below.
  • the distribution unit 32 stores the L [1] line data written in the partial buffer BMa-1 and the partial buffer BMb-1 in the first repeater RX-1. After the L [2] line data to be written are transmitted in this order, the L [136] line data written to the partial buffer BMa-2 and the partial buffer BMb-2 are transmitted to the second repeater RX-2. The L [137] line data to be written is transmitted in this order.
  • the distributing unit 32 uses the L [x] line data written in the partial buffer BMa-i and the L [x + 1] written in the partial buffer BMb-i to the i-th relay RX-i. After the line data is transmitted in this order, the L [y] line data written to the partial buffer BMa-mod (i + 1,8) in the mod (i + 1,8) repeater RX-mod (i + 1,8) Then, the distribution destination is switched every two line data so that the L [y + 1] line data written in the partial buffer BMb-mod (i + 1, 8) is transmitted in this order.
  • the distribution unit 32 only needs to switch the distribution destination for every two lines of data, so that the speed of the distribution operation by the distribution unit 32 is reduced compared to the case where the distribution destination is switched for every line data. The effect that it can be obtained.
  • the distribution unit 32 distributes line data for one line as divided data to the repeater group 20.
  • the divided data distributed by the distribution unit 32 may be video data of less than one line. Specific examples thereof will be described below.
  • the distribution unit 32 distributes 1/2 line data for 1/2 line as divided data.
  • the sorting unit 32 is configured so that input of 1/2 line data to the display 10 in the order of numbers (1), (2), (3)... (33),.
  • Sort 1/2 line data That is, 1/2 line data is sequentially and periodically supplied to the first to eighth repeaters RX-1 to RX-8.
  • the i-th repeater RX-i is given 1 ⁇ 2 line data in order from the left half to the right half of one line in the horizontal direction, and sequentially in accordance with the line number in the vertical direction.
  • the buffer BM-i only needs to have a storage capacity sufficient to store video data for 1 ⁇ 2 line. Therefore, the i-th repeater RX is more than the case of the first embodiment. -I can be downsized.
  • the display 10 had the structure divided
  • the display 10 may have a structure divided in the horizontal direction when viewed from the front. Specific examples will be described below.
  • the display 10 has a structure in which first to eighth modules M-1 to M-8, which are long in the vertical direction when viewed from the front, are connected in the horizontal direction.
  • the allocating unit 32 is configured so that 1/8 line data corresponding to 1/8 line as divided data is input to the display 10 in the order of numbers (1), (2), (3). Sort line data. 1/8 line data is sequentially and periodically supplied to the first to eighth repeaters RX-1 to RX-8. The i-th repeater RX-i is given 1/8 line data in order according to the line number in the vertical direction.
  • the i-th repeater RX-i can be further downsized. It is done.
  • the display 10 that is long in the horizontal direction may have a structure that is divided in the vertical direction as shown in FIG. preferable.
  • the i-th module Mi needs to have a structure in which the display unit 11 shown in FIG. 2 is connected in both the vertical and horizontal directions.
  • the i-th module Mi only needs to have a structure in which the display units 11 shown in FIG. 2 are connected only in the horizontal direction.
  • the display unit 11 shown in FIG. 2 is formed in a square shape when viewed from the front.
  • the configuration is adopted in which video data is transmitted to the i-th module Mi as soon as it is read by the read unit MR-i.
  • the second buffer SM-i is interposed between the lead part MR-i and the transmission part Si, and the transmission timing of the video data from the i-th repeater RX-i to the i-th module Mi is determined. It may be possible to adjust. Specific examples thereof will be described below.
  • the i-th repeater RX-i receives the video data output by the lead unit MR-i between the lead unit MR-i and the transmission unit Si.
  • the second buffer SM-i that is temporarily stored and the second read unit SMR that reads out the video data from the second buffer SM-i at a speed equal to the reading speed by the read unit MR-i and outputs it to the transmission unit Si -I.
  • the present embodiment it is possible to flexibly adjust the transmission timing of video data from the i-th repeater RX-i to the i-th module Mi, and the first to eighth repeaters RX-1 to RX It is possible to align the transmission timing of video data from ⁇ 8 to the display 10.
  • FIG. 1 schematically shows how the distribution unit 32 switches the transmission cable 33 for easy understanding.
  • the distribution of the divided data can be realized without switching the transmission cable 33. That is, it is not necessary to provide the eight transmission cables 33 that connect the distribution unit 32 and each of the acquisition units R-1 to R-8 of the first to eighth repeaters.
  • a serial transmission cable for connecting the acquisition units R-1 to R-8 of the eighth repeater in series may be provided.
  • the distributing unit 32 sends each divided data with address information for identifying a relay device as a destination to the serial transmission cable, and each relay device only transmits the divided data to which its own address information is attached. You only have to get it.
  • the display area 10a of the display 10 is composed of pixels of vertical 1080 pixels ⁇ horizontal 1920 pixels, but the number of pixels of the display area 10a is not particularly limited.
  • the number of pixels in the display area 10a may be, for example, vertical 1024 pixels ⁇ horizontal 1280 pixels, or vertical 480 ⁇ horizontal 640 pixels.
  • (Iii) In the video display device 100 according to each of the above embodiments, (a) a distribution unit that sequentially writes video data into the eight buffers BM-1 to BM-8 for each divided data of less than one module of one frame 32 and the function of the write unit MW-i, and (b) dividing the divided data from the buffer BM-i in which the divided data is written into all other buffers BM-mod (i + 1, 8) to BM-mod (i + 7, 8
  • the function of the read portion MR-i that reads at a speed slower than the writing speed of the divided data using the writing period to () can be realized by a computer-executable program.
  • the computer can also function as the distribution unit 32, the write unit MW-i, and the read unit MR-i.
  • the distribution method of the program is arbitrary and may be distributed via a communication network, CD-ROM (Compact Disk Read-Only Memory), DVD (Digital Versatile Disk), MO (Magneto Optical Disk), memory card, etc. It may be stored in a computer-readable recording medium and distributed.
  • the video display device can be used by installing it on exercise facilities such as a stadium, a baseball field, and a soccer field, a playground facility such as a racetrack and a racetrack, a wall surface of a building, and the like.
  • SYMBOLS 10 ... Display, 10a ... Display area, 11 ... Display unit, 12 ... Light emitting element, 20 ... Repeater group, 21 ... Transmission cable, 30 ... Video data supply device, 31 ... Memory, 32 ... Distribution part, 33 ... Transmission cable , 100 ... Video display device, M-1 to M-8 ... First to eighth modules, RX-1 to RX-8 ... First to eighth repeaters, R-1 to R-8 ...
  • MW-1 to MW-8 write unit, BM-1 to BM-8, buffer, BMa-1 to BMa-8, BMb-1 to BMb-8, partial buffer, MR-1 to MR-9, read , SM-1 to SM-8, second buffer, SMR-1 to SMR-2, second read unit, S-1 to S-8, transmission unit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

ディスプレイ（１０）は、８つのモジュールで構成される。中継器群（２０）は、モジュール毎に設けられた中継器で構成される。各中継器は、バッファ、バッファに映像データを書き込むライト部、及びライト部による書き込みが終了すると、その書き込み速度より遅い速度でバッファから映像データを読み出して、対応するモジュールに出力するリード部を有する。映像データ供給器（３０）は、映像データを、１ライン分のラインデータ毎に、１つの中継器におけるバッファからのラインデータの読み出しが、他の７つの中継器におけるバッファへのラインデータの書き込み期間に行われるように、８つの中継器に順次振り分ける。　

Description

映像表示装置、映像データ伝送方法、及びプログラム
　本発明は、映像表示装置、映像データ伝送方法、及びプログラムに関する。
　ディスプレイが複数のモジュールで構成された映像表示装置が知られている。例えば、競技場や建物の壁面に設置される大型の映像表示装置のディスプレイは、製作の容易化のために、複数のモジュールを連結することで構成される。
　特許文献１は、このような映像表示装置において、１フレーム分の映像データを、１モジュール分の映像データ毎に、対応するモジュールに伝送する構成を開示している。各モジュールは、自己に伝送された映像データに対応する映像を表示する。
　特許文献２は、画像データを記憶したメモリと、画像データの出力先との間に、各々１ライン分の記憶容量をもつ２つのバッファを介在させた構成を開示している。画像データを１ライン分毎に、２つのバッファに交互に書き込み、書き込みが行われていない方のバッファから画像データを読み出す。
特開２００４－５６６１４号公報 特開平５－１１０７８５号公報
　映像表示装置においては、フレームレートを保ったまま、できるだけ遅い伝送速度で、各モジュールに映像データを送ることが望まれる。これは、映像データの伝送速度が速い程、高速な伝送に対応した伝送ケーブルが必要で、高速な伝送に対応した伝送ケーブル程太くて嵩張り、電力消費も増大するといった理由による。
　本願発明者は、研究の過程で、各モジュールに至る映像データの伝送経路にバッファを設け、バッファへの映像データの書き込み速度より遅い速度で、バッファから映像データを読み出すことで、映像データの伝送速度を低下させる構成を考えた。
　しかし、この構成を、特許文献１の映像表示装置に適用した場合、１モジュール分の映像データを記憶可能な大容量のバッファを、モジュールの数だけ用意する必要がある。このため、構成の大型化を招く。
　特許文献２の技術では、小容量のバッファを用いるため、構成の大型化は抑えられる。しかし、２つのバッファに交互に書き込みを行い、書き込みが行われていない方のバッファから書き込み速度より遅い速度で読み出しを行おうとすると、双方のバッファへの書き込みを中断し、１つのバッファからの読み出しの完了を待たねばならない期間が生じる。この結果、フレームレートが低下し、ディスプレイの表示がちらつく。
　本発明の目的は、大型化を抑えた構成によって、フレームレートを保ったまま、各モジュールへの映像データの伝送速度を低下させることができる映像表示装置、映像データ伝送方法、及びプログラムを提供することである。
　上記目的を達成するために、本発明に係る映像表示装置は、
　３つ以上のモジュールで構成され、各々の前記モジュールが、外部から入力された映像データに対応する映像を表示するディスプレイと、
　前記モジュール毎に設けられた中継器で構成され、各々の前記中継器が、前記映像データを記憶するバッファ、該バッファに、外部から与えられた前記映像データを書き込むライト部、及び該ライト部による書き込みが終了すると、その書き込み速度より遅い速度で該バッファから該映像データを読み出し、読み出した該映像データを、対応する前記モジュールに向けて出力するリード部を有する中継器群と、
　前記映像データを、１フレームの１つの前記モジュール分未満の分割データ毎に、１つの前記中継器における前記バッファからの前記分割データの読み出しが、他の複数の前記中継器における前記バッファへの前記分割データの書き込み期間に行われるように、３つ以上の前記中継器に順次振り分ける映像データ供給器と、
　を備える。
　リード部が、ライト部による書き込み速度より遅い速度で、バッファから映像データを読み出すので、各モジュールへの映像データの伝送速度を低下させることができる。
　また、１つの中継器におけるバッファからの分割データの読み出しが、他の複数の中継器におけるバッファへの分割データの書き込み期間に行われるので、各バッファへの書き込みを中断して、或るバッファからの読み出しの完了を待たねばならない期間の発生を回避できる。この結果、映像データ供給器から中継器群に至る分割データの伝送速度に見合ったフレームレートを保つことができる。
　しかも、各々のバッファは、１つのモジュール分未満の分割データを記憶するに足りる記憶容量を有していればよいので、構成の大型化を抑えることができる。
実施形態１に係る映像表示装置の構成を示す概念図 実施形態１に係るディスプレイを構成するモジュールの概念図 実施形態１に係る中継器の構成を示すブロック図 実施形態１に係るフレームデータ伝送処理のフローチャート 実施形態１に係るラインデータの振り分けの順序を示す概念図 実施形態１に係るライト部とリード部の動作のタイミングチャート 実施形態２に係る中継器の構成を示すブロック図 実施形態２に係るライト部とリード部の動作のタイミングチャート 実施形態３に係るライト部とリード部の動作のタイミングチャート 実施形態４に係る１／２ラインデータの振り分けの順序を示す概念図 実施形態５に係る１／８ラインデータの振り分けの順序を示す概念図 実施形態６に係る中継器の構成を示すブロック図
　以下、図面を参照し、本発明の実施形態に係る映像表示装置について説明する。図中、同一又は対応する部分に同一の符号を付す。
　〔実施形態１〕
　図１に示すように、本実施形態に係る映像表示装置１００は、自己に入力された映像データに対応する映像を表示するディスプレイ１０と、ディスプレイ１０に至る映像データの伝送経路上に配置され、映像データの伝送速度を低下させる中継器群２０と、中継器群２０に映像データを供給する映像データ供給器３０と、を備える。
　ディスプレイ１０は、正面視で横方向を長手方向とする長方形の表示領域１０ａを有する。表示領域１０ａは、縦１０８０ピクセル×横１９２０ピクセルのマトリクス状に配列された画素で構成されている。表示領域１０ａの面積は、１０ｍ２以上である。
　表示領域１０ａの横１行に並ぶ画素で構成される部分領域をラインと呼ぶ。表示領域１０ａを構成する１０８０本のラインに、正面視で縦方向最上部から最下部に向かって、Ｌ［１］、…Ｌ［１０８０］と符号を付す。
　ディスプレイ１０は、縦方向に８分割された構造を有する。具体的には、ディスプレイ１０は、各々正面視で横方向に長い第１～第８のモジュールＭ－１～Ｍ－８が、上記長手方向に直交する短手方向としての縦方向に連結された構造を有する。第１～第８のモジュールＭ－１～Ｍ－８の各々が、外部から入力された映像データに対応する映像を表示する。
　第１～第８のモジュールＭ－１～Ｍ－８の各々は、表示領域１０ａにおける１３５（＝１０８０÷８）ライン分、即ち縦１３５ピクセル×横１９２０ピクセルの部分領域における映像の表示を担当する。
　以下の説明中、ｉは、１～８の任意の整数を表す変数とする。
　図２に示すように、具体的には、第ｉのモジュールＭ－ｉは、ラインＬ［１３５＊（ｉ－１）＋１］～ラインＬ［１３５＊（ｉ－１）＋１３５］における映像の表示を担当する。ここで“＊”は、かけ算を表す記号である。
　また、第ｉのモジュールＭ－ｉは、複数の表示ユニット１１が横方向に配列された構造を有する。各々の表示ユニット１１は、発光素子１２が縦横にマトリクス状に配列された構造を有する。各々の発光素子１２は、赤色ＬＥＤ（Light Emitting Diode）、青色ＬＥＤ、及び緑色ＬＥＤが共通のパッケージに実装された構造を有する。
　１つの発光素子１２が、１ピクセルの画素を構成する。１つの表示ユニット１１は、具体的には、縦６４個×横６４個の発光素子１２で構成されている。第ｉのモジュールＭ－ｉは、横方向に配列された３０（＝１９２０÷６４）個の表示ユニット１１で構成されている。
　図１に戻り、次に中継器群２０について説明する。中継器群２０は、第１～第８の中継器ＲＸ－１～ＲＸ－８で構成されている。第ｉの中継器ＲＸ－ｉは、第ｉのモジュールＭ－ｉに対応して設けられている。
　即ち、第ｉの中継器ＲＸ－ｉは、第ｉのモジュールＭ－ｉに至る映像データの伝送経路上に配置されている。第ｉの中継器ＲＸ－ｉは、第ｉのモジュールＭ－ｉに向かう映像データの伝送速度を低下させる。なお、第ｉの中継器ＲＸ－ｉは、第ｉのモジュールＭ－ｉに映像データを伝送する伝送ケーブル２１を含む。
　図３に示すように、第ｉの中継器ＲＸ－ｉは、伝送ケーブル３３を通じて映像データを取得する取得部Ｒ－ｉと、映像データを記憶するバッファＢＭ－ｉと、バッファＢＭ－ｉに、取得部Ｒ－ｉで取得された映像データを書き込むライト部ＭＷ－ｉと、ライト部ＭＷ－ｉによる書き込みが終了すると、バッファＢＭ－ｉから映像データを読み出し、読み出した映像データを出力するリード部ＭＲ－ｉと、リード部ＭＲ－ｉによって出力された映像データを、伝送ケーブル２１を通じて第ｉのモジュールＭ－ｉに伝送する伝送部Ｓ－ｉと、を有する。
　リード部ＭＲ－ｉは、第ｉのモジュールＭ－ｉへの映像データの伝送速度を低下させるために、ライト部ＭＷ－ｉによる映像データの書き込み速度より遅い速度で、バッファＢＭ－ｉから映像データを読み出す。なお、バッファＢＭ－ｉはＦＩＦＯ（First In First Out）構造を有する。リード部ＭＲ－ｉは、バッファＢＭ－ｉに先に書き込まれた映像データを先に読み出す。
　バッファＢＭ－ｉは、１フレーム（frame）の第ｉのモジュールＭ－ｉ分未満の分割データとしての１ライン分の映像データ（以下、ラインデータという。）を記憶できる容量をもつ。即ち、取得部Ｒ－ｉは、伝送ケーブル３３を通じてラインデータを取得し、ライト部ＭＷ－ｉはラインデータの書き込みを行い、リード部ＭＲ－ｉはラインデータの読み出しを行う。
　図１に戻り、次に映像データ供給器３０について説明する。映像データ供給器３０は、予め複数フレーム分の映像データを記憶したメモリ３１と、メモリ３１から映像データを読み出し、読み出した映像データを、ラインデータ毎に、第１～第８の中継器ＲＸ－１～ＲＸ－８に順次振り分ける振り分け部３２と、振り分け部３２によって第ｉの中継器ＲＸ－ｉに振り分けられたラインデータが伝送する伝送ケーブル３３と、を備える。
　振り分け部３２がメモリ３１から映像データを読み出す速度によって、ディスプレイ１０に表示される映像のフレームレート（frame rate）が決まる。なお、メモリ３１から映像データを読み出す速度は、振り分け部３２から中継器群２０へ映像データを伝送する速度と等しい。本明細書において、速度とは、単位時間あたりの情報量[bit]を指す。
　振り分け部３２は、シリアル通信（Serial communication）によってメモリ３１から映像データを取得する。即ち、振り分け部３２は、メモリ３１から映像データを１ビットずつ逐次的に読み出す。一方、中継器群２０は、シリアル形式の映像データを、ディスプレイ１０の複数のモジュールに対して、並行して与える。このため、中継器群２０で映像データの伝送速度を低下させても、振り分け部３２による映像データの読み出し及び伝送の速度に見合ったフレームレートを保つことが可能である。
　以下、図４～図６を参照し、映像データ供給器３０からディスプレイ１０に映像データを伝送する際の各部の動作について具体的に説明する。
　図４を参照し、まず、１フレーム分の映像データを、映像データ供給器３０からディスプレイ１０に伝送するフレームデータ伝送処理の全体の流れを述べる。
　前提として、整数型変数ｋ、ｍ、及びｎに、それぞれ１が代入されているものとする（ステップＳ１１）。
　まず、振り分け部３２は、第ｋの中継器ＲＸ－ｋに、ラインＬ［ｍ］に表示する映像を表すラインデータ（以下、Ｌ［ｍ］用ラインデータという。）の伝送を開始する（ステップＳ１２）。
　第ｋの中継器ＲＸ－ｋでは、取得部Ｒ－ｋが、振り分け部３２からＬ［ｍ］用ラインデータを取得しつつ、取得したＬ［ｍ］用ラインデータをライト部ＭＷ－ｋに出力する。ライト部ＭＷ－ｋは、取得部Ｒ－ｋからＬ［ｍ］用ラインデータを取得しつつ、取得したＬ［ｍ］用ラインデータをバッファＢＭ－ｋに書き込む（ステップＳ１３）。
　次に、ライト部ＭＷ－ｋの書き込みが完了すると、リード部ＭＲ－ｋが、バッファＢＭ－ｋから、ライト部ＭＷ－ｋの書き込み速度の１／７の速度での、Ｌ［ｍ］用ラインデータの読み出しを開始する。即ち、リード部ＭＲ－ｋは、振り分け部３２から取得部Ｒ－ｋへの映像データの伝送速度の１／７の速度での、第ｋのモジュールＭ－ｋへのＬ［ｍ］用ラインデータの出力を開始する（ステップＳ１４）。
　なお、リード部ＭＲ－ｋの読み出し速度は、ライト部ＭＷ－ｋの書き込み速度より遅いため、リード部ＭＲ－ｋの読み出しには、ライト部ＭＷ－ｋの書き込みより長い時間を要する。振り分け部３２は、リード部ＭＲ－ｋの読み出しの完了を待たずに、ステップＳ１５以降の処理に進む。
　次に、振り分け部３２は、ｋの値を１増加させると共に、ｍの値を１３５増加させる（ステップＳ１５）。
　次に、振り分け部３２は、ｋ＝９であるか否かを判定し（ステップＳ１６）、ｋ≠９ならば（ステップＳ１６：ＮＯ）、ステップＳ１２に戻る。
　一方、振り分け部３２は、ｋ＝９ならば（ステップＳ１６：ＹＥＳ）、ｍ＝１２１５であるか否かを判定し（ステップＳ１７）、ｍ≠１２１５ならば（ステップＳ１７：ＮＯ）、ｋを１にリセットし、ｎを１増加させた後、ｍにｎを代入し（ステップＳ１８）、ステップＳ１２に戻る。
　一方、振り分け部３２は、ステップＳ１７で、ｍ＝１２１５ならば（ステップＳ１７：ＹＥＳ）、第８のモジュールＭ－８へのＬ［１０８０］用ラインデータの出力が既に開始されたことを表すので、本処理を終了する。
　以上、図４には、１フレーム分の映像データを伝送する処理の流れを示した。映像データ供給器３０からディスプレイ１０に１フレーム分の映像データが伝送される度に、図４に示す処理が繰り返し行われる。
　図５を参照し、次に、１フレームの映像を表す１０８０本のラインデータの、ディスプレイ１０への入力順序について具体的に説明する。図５中、（１），…（１６），…の番号が、ディスプレイ１０へのラインデータの入力順序を示す。
　まず、番号（１）に示すように、第１のモジュールＭ－１に、Ｌ［１］用ラインデータが入力される。これは、ｋ＝１及びｍ＝１の場合の、１巡目の図４のステップＳ１４の処理で実現される。
　次に、番号（２）に示すように、第２のモジュールＭ－２に、Ｌ［１３６］用ラインデータが入力される。これは、ｋ＝２及びｍ＝１３６の場合の、２巡目の図４のステップＳ１４の処理で実現される。
　次に、番号（３）に示すように、第３のモジュールＭ－３に、Ｌ［２７１］用ラインデータが入力される。これは、ｋ＝３及びｍ＝２７１の場合の、３巡目の図４のステップＳ１４の処理で実現される。
　このようにして、番号（１），（２），（３）…（１６），…の順序でラインデータが入力される。これは、振り分け部３２が、第１～第８の中継器ＲＸ－１～ＲＸ－８に順次周期的に、かつ第ｉの中継器ＲＸ－ｉには、ラインデータがラインの番号に従って順番に与えられるように、ラインデータを振り分けることにより実現される。
　ここで、ラインデータがラインの番号に従って順番に与えられるとは、或るラインＬ［ｊ］に対応するラインデータが与えられた後、その下方のラインＬ［ｊ＋１］に対応するラインデータが与えられることを意味する。
　なお、図５は、ディスプレイ１０へのラインデータの入力順序を示した概念図であり、ディスプレイ１０における表示の切り替わりの順序を示したものではない。ディスプレイ１０は、第１～第８のモジュールＭ－１～Ｍ－８への１フレーム分の映像データの入力が完了した段階で、一斉に表示を切り替えることができる。
　図６を参照し、次に、バッファＢＭ－１～ＢＭ－８に対する書き込みと読み出しのタイミングについて説明する。
　図６中、Ｗは、ライト部ＭＷ－ｉによるバッファＢＭ－ｉへのラインデータの書き込み期間を表す。振り分け部３２が第１～第８の中継器ＲＸ－１～ＲＸ－８にラインデータを順次振り分けるので、バッファＢＭ－１～ＢＭ－８への書き込みが順次周期的に行われる。
　具体的には、最初の１周期では、バッファＢＭ－１へのＬ［１］用ラインデータ書き込み、バッファＢＭ－２へのＬ［１３６］用ラインデータ書き込み、・・・バッファＢＭ－８へのＬ［９４６］用ラインデータ書き込みがこの順で行われる。
　このようにして、バッファＢＭ－ｉへの書き込みがなされると、バッファＢＭ－ｍｏｄ（ｉ＋１，８）への書き込みがなされる。ここで、ｍｏｄ（ｎ，８）は、ｎ≦８のとき、ｎを表し、ｎ＞８のとき、ｎを８で割った余りを表す関数である。
　図６中、Ｒは、リード部ＭＲ－ｉによるバッファＢＭ－ｉからのラインデータの読み出し期間を表す。第ｉの中継器ＲＸ－ｉにおいて、ライト部ＭＷ－ｉの書き込みが完了すると、リード部ＭＲ－ｉの読み出しが開始する。なお、リード部ＭＲ－ｉの読み出し期間が、ライト部ＭＷ－ｉの書き込み期間より長いのは、既述のように、第ｉのモジュールＭ－ｉへのラインデータの伝送速度を１／７に低下させるためである。
　バッファＢＭ－ｉからのラインデータの読み出しは、他の各バッファＢＭ－ｊへのラインデータの書き込みと並行して行われる（但し、ｊはｊ≠ｉなる１～８の任意の自然数とする）。
　具体的には、バッファＢＭ－１からのＬ［１］用ラインデータの読み出し期間中に、バッファＢＭ－２へのＬ［１３６］用ラインデータ書き込み、バッファＢＭ－３へのＬ［２７１］用ラインデータ書き込み、バッファＢＭ－４へのＬ［４０６］用ラインデータ書き込み、バッファＢＭ－５へのＬ［５４１］用ラインデータ書き込み、バッファＢＭ－６へのＬ［６７６］用ラインデータ書き込み、バッファＢＭ－７へのＬ［８１１］用ラインデータ書き込み、及びバッファＢＭ－８へのＬ［９４６］用ラインデータ書き込みが行われる。
　また、バッファＢＭ－２からのＬ［１３６］用ラインデータの読み出し期間中に、バッファＢＭ－３へのＬ［２７１］用ラインデータ書き込み、バッファＢＭ－４へのＬ［４０６］用ラインデータ書き込み、バッファＢＭ－５へのＬ［５４１］用ラインデータ書き込み、バッファＢＭ－６へのＬ［６７６］用ラインデータ書き込み、バッファＢＭ－７へのＬ［８１１］用ラインデータ書き込み、バッファＢＭ－８へのＬ［９４６］用ラインデータ書き込み、及びバッファＢＭ－１へのＬ［２］用ラインデータ書き込みが行われる。
　このようにして、振り分け部３２は、或るバッファＢＭ－ｉからのラインデータの読み出し期間中に、残りの全てのバッファＢＭ－ｍｏｄ（ｉ＋１，８）～ＢＭ－ｍｏｄ（ｉ＋７，８）へのラインデータの書き込みがなされるように、第１～第８の中継器ＲＸ－１～ＲＸ－８にラインデータを振り分ける。
　以上説明した実施形態によれば、次の効果が得られる。
　（１）リード部ＭＲ－ｉが、ライト部ＭＷ－ｉによる書き込み速度より遅い速度で、バッファＢＭ－ｉから映像データを読み出すことにより、第ｉのモジュールＭ－ｉに接続された伝送ケーブル２１における映像データの伝送速度を、振り分け部３２と中継器群２０とを接続する伝送ケーブル３３における映像データの伝送速度より低下させることができる。
　具体的には、図６に示すように、リード部ＭＲ－ｉによる映像データの読み出し期間の時間長は、ライト部ＭＷ－ｉによる書き込み期間の時間長の７倍に等しい。このため、第ｉの中継器ＲＸ－ｉは、第ｉのモジュールＭ－ｉに向かう映像データの伝送速度を、１／７に低下させることができる。
　（２）或るバッファＢＭ－ｉからのラインデータの読み出しが、残りの全てのバッファＢＭ－ｍｏｄ（ｉ＋１，８）～ＢＭ－ｍｏｄ（ｉ＋７，８）へのラインデータの書き込み期間に行われるので、バッファＢＭ－１～ＢＭ－８への書き込みを中断して、或るバッファＢＭ－ｉからの読み出しの完了を待たねばならない期間の発生を回避できる。
　つまり、中継器群２０で映像データの伝送速度を１／７に低下させるにも関わらず、いずれのバッファＢＭ－ｉにもオーバーフローを生じさせることなく、振り分け部３２による中継器群２０へのラインデータの振り分けを中断せず順次連続して行える。このため、振り分け部３２から中継器群２０への映像データの伝送速度に見合ったフレームレートを保つことができる。なお、フレームレートは、６０[fps]である。
　（３）バッファＢＭ－ｉは、１ライン分のラインデータを記憶するに足りる記憶容量を有していればよいので、構成の大型化を抑えることができる。具体的には、１ライン分の記憶容量のバッファＢＭ－ｉであれば、ＦＰＧＡ（Field Programmable GateArray）やＡＳＩＣ（Application Specific Integrated Circuit）に搭載可能であり、第ｉの中継器ＲＸ－ｉの、伝送ケーブル２１以外の機能は、単一の集積回路チップで実現できる。
　なお、本実施形態では、中継器群２０を構成する中継器の数及びディスプレイ１０を構成するモジュールの数を８つとしたが、特に８つに限定されない。実施形態１において、中継器群２０を構成する中継器の数をＬ（但し、Ｌは３以上の自然数とする。）としたとき、各中継器は、映像データの伝送速度を１／（Ｌ－１）に低下させることができる。
　〔実施形態２〕
　上記実施形態１の構成において、バッファＢＭ－ｉを、複数の独立した部分バッファで構成してもよい。この場合、第ｉの中継器ＲＸ－ｉに振り分けられた或るラインデータの書き込みは、バッファＢＭ－ｉを構成する１つの部分バッファに対して行い、次に第ｉの中継器ＲＸ－ｉに振り分けられたラインデータの書き込みは、バッファＢＭ－ｉを構成する他の部分バッファに対して行うことができる。
　これにより、バッファＢＭ－ｉを構成する１つの部分バッファからの映像データの読み出し速度を、バッファＢＭ－ｉを構成する他の部分バッファへの書き込み期間も用いて、低下させることが可能となる。このため、さらなる伝送速度の低下が図られる。即ち、各中継器は、映像データの伝送速度を１／（Ｌ－１）未満に低下させることができる。以下、その具体例について説明する。
　図７に示すように、本実施形態では、第ｉの中継器ＲＸ－ｉが、独立した部分バッファＢＭａ－ｉと部分バッファＢＭｂ－ｉとを備える。他の構成は、実施形態１と同様である。
　ライト部ＭＷ－ｉは、伝送ケーブル３３を通して取得部Ｒ－ｉにラインデータが与えられる度に、書き込み先を切り替える。即ち、ライト部ＭＷ－ｉは、或るラインデータを、部分バッファＢＭａ－ｉと部分バッファＢＭｂ－ｉの一方に書き込んだ後、次に与えられたラインデータを他方に書き込む。
　リード部ＭＲ－ｉは、バッファＢＭａ－ｉとバッファＢＭｂ－ｉのうちライト部ＭＷ－ｉによって書き込みが行われた方から読み出しを行う。
　図８に示すように、本実施形態によれば、第ｉの中継器ＲＸ－ｉにおいて、部分バッファＢＭａ－ｉと部分バッファＢＭｂ－ｉの一方への書き込み期間を、他方からの読み出し期間と重複させることができる。
　このため、リード部ＭＲ－ｉによる映像データの読み出し期間として、ライト部ＭＷ－ｉによる書き込み期間の８倍の期間を確保できる。即ち、第ｉの中継器ＲＸ－ｉは、第ｉのモジュールＭ－ｉへの映像データの伝送速度を、１／８に低下させることができる。
　なお、一般に、本実施形態のように、第ｉの中継器ＲＸ－ｉが２つの部分バッファＢＭａ－ｉ及びＢＭｂ－ｉを有する場合、中継器群２０を構成する中継器の数をＬとしたとき、各中継器は、映像データの伝送速度を１／Ｌに低下させることができる。
　〔実施形態３〕
　上記実施形態２では、振り分け部３２が、１ラインデータ毎に、中継器群２０内で振り分け先を切り替えたが、第ｉの中継器ＲＸ－ｉが複数の部分バッファを備える場合、振り分け部３２は、複数ラインデータ毎に、振り分け先を切り替えてもよい。以下、その具体例について説明する。
　図９に示すように、本実施形態では、振り分け部３２は、第１の中継器ＲＸ－１に、部分バッファＢＭａ－１に書き込まれるＬ［１］用ラインデータと、部分バッファＢＭｂ－１に書き込まれるＬ［２］用ラインデータとをこの順に伝送した後、第２の中継器ＲＸ－２に、部分バッファＢＭａ－２に書き込まれるＬ［１３６］用ラインデータと、部分バッファＢＭｂ－２に書き込まれるＬ［１３７］用ラインデータとをこの順に伝送する。
　このようにして、振り分け部３２は、第ｉの中継器ＲＸ－ｉに、部分バッファＢＭａ－ｉに書き込まれるＬ［ｘ］用ラインデータと、部分バッファＢＭｂ－ｉに書き込まれるＬ［ｘ＋１］用ラインデータとをこの順に伝送した後、第ｍｏｄ（ｉ＋１，８）の中継器ＲＸ－ｍｏｄ（ｉ＋１，８）に、部分バッファＢＭａ－ｍｏｄ（ｉ＋１，８）に書き込まれるＬ［ｙ］用ラインデータと、部分バッファＢＭｂ－ｍｏｄ（ｉ＋１，８）に書き込まれるＬ［ｙ＋１］用ラインデータとをこの順に伝送するといったように、２ラインデータ毎に、振り分け先を切り替える。
　本実施形態によれば、振り分け部３２は、２ラインデータ毎に振り分け先を切り替えればよいので、１ラインデータ毎に振り分け先を切り替える場合に比べると、振り分け部３２による振り分け動作の速度を低下させることができるといった効果が得られる。
　〔実施形態４〕
　上記実施形態１では、振り分け部３２が、分割データとして１ライン分のラインデータを中継器群２０に振り分けた。振り分け部３２が振り分ける分割データは、１ライン分未満の映像データであってもよい。以下、その具体例について説明する。
　図１０に示すように、本実施形態では、振り分け部３２は、分割データとして１／２ライン分の１／２ラインデータを振り分ける。具体的には、番号（１），（２），（３）…（３３），…の順序での１／２ラインデータのディスプレイ１０への入力が実現されるように、振り分け部３２は、１／２ラインデータを振り分ける。即ち、第１～第８の中継器ＲＸ－１～ＲＸ－８には、１／２ラインデータが、順次周期的に与えられる。第ｉの中継器ＲＸ－ｉには、１／２ラインデータが、横方向に関して１ラインの左半分から右半分の順に、縦方向に関しては、ラインの番号に従って順番に与えられる。
　本実施形態によれば、バッファＢＭ－ｉが１／２ライン分の映像データを記憶するに足りる記憶容量を有していればよいので、実施形態１の場合よりも、第ｉの中継器ＲＸ－ｉの構成の小型化が図られる。
　〔実施形態５〕
　上記各実施形態では、ディスプレイ１０が、正面視で縦方向に分割された構造を有していた。ディスプレイ１０は、正面視で横方向に分割された構造を有していてもよい。以下、その具体例について述べる。
　図１１に示すように、本実施形態では、ディスプレイ１０が、正面視で縦方向に長い第１～第８のモジュールＭ－１～Ｍ－８が、横方向に連結された構造を有する。
　振り分け部３２は、番号（１），（２），（３）…の順序で、分割データとしての１／８ライン分の１／８ラインデータがディスプレイ１０に入力されるように、１／８ラインデータを振り分ける。第１～第８の中継器ＲＸ－１～ＲＸ－８には、１／８ラインデータが、順次周期的に与えられる。第ｉの中継器ＲＸ－ｉには、１／８ラインデータが、縦方向に関してラインの番号に従って順番に与えられる。
　本実施形態によれば、バッファＢＭ－ｉが１／８ライン分の映像データを記憶するに足りる記憶容量を有していればよいので、第ｉの中継器ＲＸ－ｉのさらなる小型化が図られる。
　但し、第ｉのモジュールＭ－ｉの構成の簡素化を図る観点からは、横方向に長いディスプレイ１０は、図１に示したように、縦方向に分割された構造を有していることが好ましい。これは、図１１に示す構成の場合、第ｉのモジュールＭ－ｉは、図２に示す表示ユニット１１を、縦方向にも横方向にも連結した構造を有する必要があるのに対して、図１に示す構成の場合、第ｉのモジュールＭ－ｉは、図２に示す表示ユニット１１を、横方向にのみ連結した構造を有していればよいからである。
　また、図２に示す表示ユニット１１は、正面視で正方形に形成されている。その一辺を分割の単位とする場合、ディスプレイ１０は横方向に長いので、ディスプレイ１０を縦方向に分割する場合は、図１に示したように８分割で足りるのに対し、ディスプレイ１０を横方向に分割しようとすると、多数、具体的には、３０（＝１９２０÷６４）分割しなければならない。すると、３０本の伝送ケーブル２１が必要となってしまう。このような理由からも、ディスプレイ１０は、縦方向に分割された構造を有していることが好ましい。
　〔実施形態６〕
　上記各実施形態では、映像データが、リード部ＭＲ－ｉによって読み出され次第、第ｉのモジュールＭ－ｉに伝送される構成を採った。リード部ＭＲ－ｉと伝送部Ｓ－ｉとの間に第２バッファＳＭ－ｉを介在させ、第ｉの中継器ＲＸ－ｉから第ｉのモジュールＭ－ｉへの映像データの伝送のタイミングを調整できるようにしてもよい。以下、その具体例について説明する。
　図１２に示すように、本実施形態では、第ｉの中継器ＲＸ－ｉは、リード部ＭＲ－ｉと伝送部Ｓ－ｉとの間に、リード部ＭＲ－ｉによって出力された映像データを一旦記憶する第２バッファＳＭ－ｉと、第２バッファＳＭ－ｉから、リード部ＭＲ－ｉによる読み出し速度と等しい速度で映像データを読み出して、伝送部Ｓ－ｉに出力する第２リード部ＳＭＲ－ｉと、をさらに備える。
　本実施形態によれば、第ｉの中継器ＲＸ－ｉから第ｉのモジュールＭ－ｉへの映像データの伝送のタイミングを柔軟に調整でき、第１～第８の中継器ＲＸ－１～ＲＸ－８からの、ディスプレイ１０への映像データの伝送のタイミングを揃えるといったことが可能となる。
　以上、本発明の実施形態について説明した。本発明はこれに限られず、以下に述べる変形も可能である。
　（ｉ）図１には、理解を容易にするために、振り分け部３２が、伝送ケーブル３３を切り替える様子を模式的に示した。分割データの振り分けは、伝送ケーブル３３の切り替えによらずとも実現できる。即ち、振り分け部３２と、第１～第８の中継器の取得部Ｒ－１～Ｒ－８の各々とを接続する８本の伝送ケーブル３３を備える必要はなく、振り分け部３２と第１～第８の中継器の取得部Ｒ－１～Ｒ－８とを直列に接続する直列伝送ケーブルを備えてもよい。振り分け部３２が、各分割データに、宛先となる中継器を識別するアドレス情報を付したものを直列伝送ケーブルに送出し、各々の中継器が、自己のアドレス情報が付された分割データだけを取得するようにすればよい。
　（ｉｉ）上記各実施形態では、ディスプレイ１０の表示領域１０ａが、縦１０８０ピクセル×横１９２０ピクセルの画素で構成されていたが、表示領域１０ａの画素数は特に限定されない。表示領域１０ａの画素数は、例えば、縦１０２４ピクセル×横１２８０ピクセルであってもよいし、縦４８０×横６４０ピクセルであってもよい。
　（ｉｉｉ）上記各実施形態に係る映像表示装置１００において、（ａ）映像データを１フレームの１モジュール分未満の分割データ毎に、８つのバッファＢＭ－１～ＢＭ－８に順次書き込む、振り分け部３２及びライト部ＭＷ－ｉの機能と、（ｂ）分割データが書き込まれたバッファＢＭ－ｉから分割データを、他のすべてのバッファＢＭ－ｍｏｄ（ｉ＋１，８）～ＢＭ－ｍｏｄ（ｉ＋７，８）への書き込み期間を用いて、その分割データの書き込み速度より遅い速度で読み出すリード部ＭＲ－ｉの機能と、はコンピュータで実行可能なプログラムによって実現できる。
　かかるプログラムをコンピュータにインストールすることで、コンピュータを、振り分け部３２、ライト部ＭＷ－ｉ、及びリード部ＭＲ－ｉとして機能させることもできる。プログラムの配布方法は任意であり、通信ネットワークを介して配布してもよいし、ＣＤ－ＲＯＭ（Compact Disk Read-Only Memory）、ＤＶＤ（Digital Versatile Disk）、ＭＯ（Magneto Optical Disk）、メモリカード等のコンピュータ読み取り可能な記録媒体に格納して配布してもよい。
　本発明は、その広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされる。上記各実施形態は、本発明を説明する為のものであり、本発明の範囲を限定するものではない。本発明の範囲は、実施形態ではなく、請求の範囲によって示される。請求の範囲及びそれと同等の発明の意義の範囲内で施される様々な変形が、本発明の範囲内とみなされる。
　本出願は、２０１６年２月９日に出願された、日本国特許出願特願２０１６－０２２９５５号に基づく。本明細書中に日本国特許出願特願２０１６－０２２９５５号の明細書、特許請求の範囲、図面全体を参照として取り込むものとする。
　本発明に係る映像表示装置は、例えば、スタジアム、野球場、サッカー場といった運動施設や、競馬場、競艇場といった遊技場施設や、ビルの壁面等に設置して利用できる。
　１０…ディスプレイ、１０ａ…表示領域、１１…表示ユニット、１２…発光素子、２０…中継器群、２１…伝送ケーブル、３０…映像データ供給器、３１…メモリ、３２…振り分け部、３３…伝送ケーブル、１００…映像表示装置、Ｍ－１～Ｍ－８…第１～第８のモジュール、ＲＸ－１～ＲＸ－８…第１～第８の中継器、Ｒ－１～Ｒ－８…取得部、ＭＷ－１～ＭＷ－８…ライト部、ＢＭ－１～ＢＭ－８…バッファ、ＢＭａ－１～ＢＭａ－８，ＢＭｂ－１～ＢＭｂ－８…部分バッファ、ＭＲ－１～ＭＲ－９…リード部、ＳＭ－１～ＳＭ－８…第２バッファ、ＳＭＲ－１～ＳＭＲ－２…第２リード部、Ｓ－１～Ｓ－８…伝送部。
　

Claims (8)

  1. 　３つ以上のモジュールで構成され、各々の前記モジュールが、外部から入力された映像データに対応する映像を表示するディスプレイと、
    　前記モジュール毎に設けられた中継器で構成され、各々の前記中継器が、前記映像データを記憶するバッファ、該バッファに、外部から与えられた前記映像データを書き込むライト部、及び該ライト部による書き込みが終了すると、その書き込み速度より遅い速度で該バッファから該映像データを読み出し、読み出した該映像データを、対応する前記モジュールに向けて出力するリード部を有する中継器群と、
    　前記映像データを、１フレームの１つの前記モジュール分未満の分割データ毎に、１つの前記中継器における前記バッファからの前記分割データの読み出しが、他の複数の前記中継器における前記バッファへの前記分割データの書き込み期間に行われるように、３つ以上の前記中継器に順次振り分ける映像データ供給器と、
    　を備える映像表示装置。
  2. 　各々の前記中継器の前記バッファが、複数の部分バッファで構成され、
    　各々の前記中継器内で、前記ライト部が、前記映像データ供給器から前記分割データを与えられる度に、書き込みを行う前記部分バッファを切り替え、かつ１つの前記部分バッファからの読み出し期間が、他の前記部分バッファへの書き込み期間と重なりを有する請求項１に記載の映像表示装置。
  3. 　各々の前記中継器が、前記リード部によって出力された前記分割データを、対応する前記モジュールに伝送する伝送ケーブルを有し、
    　前記ディスプレイが、正面視で１方向を長手方向とする形状の表示領域を有し、かつ該長手方向に直交する短手方向に前記モジュールが連結された構造を有する請求項１又は２に記載の映像表示装置。
  4. 　前記分割データが、１フレームの１ライン分以下の前記映像データである請求項１から３のいずれか１項に記載の映像表示装置。
  5. 　前記中継器群を構成する前記中継器の数をＬとしたとき、各々の前記中継器が、前記映像データの伝送速度を１／（Ｌ－１）以下に低下させる請求項１から４のいずれか１項に記載の映像表示装置。
  6. 　各々の前記中継器が、前記リード部によって出力された前記分割データを一旦記憶する第２バッファをさらに有する請求項１から５のいずれか１項に記載の映像表示装置。
  7. 　各々外部から入力された映像データに対応する映像を表示し、互いに共通のディスプレイを構成する３つ以上のモジュールの各々に対応して設けられたバッファに、前記映像データを、１フレームの１つの前記モジュール分未満の分割データ毎に順次書き込む書き込みステップと、
    　前記分割データが書き込まれた前記バッファから該分割データを、他の複数の前記バッファへの前記分割データの書き込み期間を用いて、該分割データの書き込み速度より遅い速度で読み出すと共に、読み出した該分割データを、対応する前記モジュールに伝送する伝送ステップと、
    　を含む映像データ伝送方法。
  8. 　３つ以上のモジュールで構成され、各々の前記モジュールが、外部から入力された映像データに対応する映像を表示するディスプレイ、及び前記モジュール毎に設けられたバッファを備える映像表示装置に、
    　前記映像データを１フレームの１つの前記モジュール分未満の分割データ毎に、３つ以上の前記バッファに順次書き込む書き込み機能と、
    　前記分割データが書き込まれた前記バッファから該分割データを、他の複数の前記バッファへの前記分割データの書き込み期間を用いて、該分割データの書き込み速度より遅い速度で読み出す読み出し機能と、
    　を実現させるプログラム。
    　
PCT/JP2016/074704 2016-02-09 2016-08-24 映像表示装置、映像データ伝送方法、及びプログラム WO2017138171A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017566501A JP6513235B2 (ja) 2016-02-09 2016-08-24 映像表示装置、映像データ伝送方法、及びプログラム
US16/072,377 US10620899B2 (en) 2016-02-09 2016-08-24 Video display device and video data transmission method
CN201680081024.1A CN108713226B (zh) 2016-02-09 2016-08-24 视频显示装置及视频数据传输方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016022955 2016-02-09
JP2016-022955 2016-02-09

Publications (1)

Publication Number Publication Date
WO2017138171A1 true WO2017138171A1 (ja) 2017-08-17

Family

ID=59563032

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/074704 WO2017138171A1 (ja) 2016-02-09 2016-08-24 映像表示装置、映像データ伝送方法、及びプログラム

Country Status (4)

Country Link
US (1) US10620899B2 (ja)
JP (1) JP6513235B2 (ja)
CN (1) CN108713226B (ja)
WO (1) WO2017138171A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019219657A (ja) * 2018-06-14 2019-12-26 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 電子装置及びその制御方法
CN114205486A (zh) * 2022-01-27 2022-03-18 卡莱特云科技股份有限公司 一种基于Scaler的视频文件实时缩放方法及视频处理器
JP2023038156A (ja) * 2021-09-06 2023-03-16 緯創資通股▲ふん▼有限公司 ディスプレイウォールシステムに用いるイメージ処理デバイス、および、ディスプレイ制御方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019066324A (ja) * 2017-09-29 2019-04-25 株式会社ジャパンディスプレイ 検出装置及び電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH045685A (ja) * 1990-04-23 1992-01-09 Konratsukusu Matsumoto:Kk 高解像度ｌｅｄパネル表示装置
JPH05232898A (ja) * 1992-02-21 1993-09-10 Nec Corp 画像信号処理回路
JPH08190367A (ja) * 1995-01-12 1996-07-23 Hitachi Ltd 画面制御装置
JP2007164152A (ja) * 2005-12-16 2007-06-28 Chi Mei Electronics Corp フラットパネルディスプレイとその駆動装置および駆動方法
JP2009093125A (ja) * 2007-10-03 2009-04-30 Institute Of National Colleges Of Technology Japan 多色発光素子を用いた照明ならびに情報表示システムおよび表示方法
JP2013011787A (ja) * 2011-06-30 2013-01-17 Teruo Okada 電飾装置及び電飾方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62288980A (ja) 1986-06-09 1987-12-15 Fujitsu Ltd 画像表示用メモり書き込み制御方式
JP3006936B2 (ja) 1991-10-11 2000-02-07 富士写真フイルム株式会社 バッファ方式
JP2907630B2 (ja) 1992-04-23 1999-06-21 松下電送システム株式会社 フレームメモリ制御装置
JP2001109442A (ja) 1999-10-01 2001-04-20 Sanyo Electric Co Ltd 映像信号処理回路
JP2001195053A (ja) * 2000-01-06 2001-07-19 Internatl Business Mach Corp <Ibm> モニタシステム、液晶表示装置、ディスプレイ装置およびディスプレイ装置の画像表示方法
TW582015B (en) * 2000-06-30 2004-04-01 Nichia Corp Display unit communication system, communication method, display unit, communication circuit and terminal adapter
JP3819336B2 (ja) 2002-07-23 2006-09-06 三菱電機株式会社 大型映像装置
CN101000755B (zh) * 2006-12-21 2011-11-30 康佳集团股份有限公司 多屏显示拼接控制器
US8432408B2 (en) * 2010-04-07 2013-04-30 Synaptics Incorporated Data rate buffering in display port links
JP5232898B2 (ja) * 2011-06-10 2013-07-10 株式会社メガチップス トランスコーダ
CN102665135A (zh) * 2012-04-18 2012-09-12 山东大学 一种嵌入式屏幕传输系统及其操作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH045685A (ja) * 1990-04-23 1992-01-09 Konratsukusu Matsumoto:Kk 高解像度ｌｅｄパネル表示装置
JPH05232898A (ja) * 1992-02-21 1993-09-10 Nec Corp 画像信号処理回路
JPH08190367A (ja) * 1995-01-12 1996-07-23 Hitachi Ltd 画面制御装置
JP2007164152A (ja) * 2005-12-16 2007-06-28 Chi Mei Electronics Corp フラットパネルディスプレイとその駆動装置および駆動方法
JP2009093125A (ja) * 2007-10-03 2009-04-30 Institute Of National Colleges Of Technology Japan 多色発光素子を用いた照明ならびに情報表示システムおよび表示方法
JP2013011787A (ja) * 2011-06-30 2013-01-17 Teruo Okada 電飾装置及び電飾方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019219657A (ja) * 2018-06-14 2019-12-26 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 電子装置及びその制御方法
US11036455B2 (en) 2018-06-14 2021-06-15 Samsung Electronics Co., Ltd. Electronic apparatus and method for controlling thereof
JP2023038156A (ja) * 2021-09-06 2023-03-16 緯創資通股▲ふん▼有限公司 ディスプレイウォールシステムに用いるイメージ処理デバイス、および、ディスプレイ制御方法
JP7289390B2 (ja) 2021-09-06 2023-06-09 緯創資通股▲ふん▼有限公司 ディスプレイウォールシステムに用いるイメージ処理デバイス、および、ディスプレイ制御方法
CN114205486A (zh) * 2022-01-27 2022-03-18 卡莱特云科技股份有限公司 一种基于Scaler的视频文件实时缩放方法及视频处理器
CN114205486B (zh) * 2022-01-27 2024-05-17 卡莱特云科技股份有限公司 一种基于Scaler的视频文件实时缩放方法及视频处理器

Also Published As

Publication number Publication date
CN108713226A (zh) 2018-10-26
JPWO2017138171A1 (ja) 2018-06-28
JP6513235B2 (ja) 2019-05-15
US10620899B2 (en) 2020-04-14
CN108713226B (zh) 2020-11-13
US20190056903A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
WO2017138171A1 (ja) 映像表示装置、映像データ伝送方法、及びプログラム
CN101404151B (zh) 一种多屏拼接装置和方法
CN102376293A (zh) 一种基于fpga的图像拼接处理器及图像拼接方法
CN107507551B (zh) 一种显示面板、其驱动方法及显示装置
CN115132133A (zh) 像素倍增显示屏的数据传输系统、控制系统、方法和装置
CN102682686A (zh) 面板驱动装置和具有该驱动装置的显示装置
JPH0627917A (ja) ディスプレイシステム
CN208673703U (zh) 一种无缝拼接屏
KR100599916B1 (ko) 영상 표시 장치
KR101176891B1 (ko) 고해상도 ｌｅｄ 전광판
CN107993187B (zh) 半导体装置和图像处理方法
US20070262944A1 (en) Apparatus and method for driving a display panel
KR100881142B1 (ko) 엘이디 디스플레이 장치
CN115410525A (zh) 亚像素寻址方法、装置、显示控制系统和显示屏
JP2006511832A (ja) ２つの置換ステップおよび部分的に再配列された中間画像データの記憶を用いて画像データをディスプレイ向けに再配列するための装置
US6731282B2 (en) System and method for parallel rendering of images
CN107633813A (zh) 一种电致发光显示面板、其驱动方法及显示装置
CN100444238C (zh) 用于控制彩色液晶显示器的装置及其方法
CN202206487U (zh) 一种用于240Hz显示器的MEMC装置
JP2012108197A (ja) 映像表示方法およびそれを用いた液晶表示装置
US20110242091A1 (en) Image processing circuit
JPH11344949A (ja) 映像表示装置
JPH11344956A (ja) 映像表示装置
TW201616478A (zh) 省電顯示系統及其方法
CN114255670B (zh) Led显示屏及拼接显示屏

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16889872

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017566501

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16889872

Country of ref document: EP

Kind code of ref document: A1