JP2662114B2 - 画像データ境界処理装置 - Google Patents
画像データ境界処理装置Info
- Publication number
- JP2662114B2 JP2662114B2 JP19671891A JP19671891A JP2662114B2 JP 2662114 B2 JP2662114 B2 JP 2662114B2 JP 19671891 A JP19671891 A JP 19671891A JP 19671891 A JP19671891 A JP 19671891A JP 2662114 B2 JP2662114 B2 JP 2662114B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- output
- input
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、16×８ピクセルのブロ
ックを基本として画像データ圧縮処理を行うアルゴリズ
ムにおいて、任意のサイズの画像データを16×８ピクセ
ル単位のサイズに変換する画像データ境界処理装置に関
する。
ックを基本として画像データ圧縮処理を行うアルゴリズ
ムにおいて、任意のサイズの画像データを16×８ピクセ
ル単位のサイズに変換する画像データ境界処理装置に関
する。
【０００２】なお、16×８ピクセルのブロックを基本と
することは、カラー静止画像の高能率符号化方式の国際
標準化に関する検討が行われているＪＰＥＧ（Joint Ph
otographic Experts Group) から勧告されている。
することは、カラー静止画像の高能率符号化方式の国際
標準化に関する検討が行われているＪＰＥＧ（Joint Ph
otographic Experts Group) から勧告されている。
【０００３】
【従来の技術】ＪＰＥＧ勧告による画像データの圧縮処
理では、前処理として任意のサイズの原画像データを16
×８ピクセル単位のサイズに変更してから行われてい
る。すなわち、図７において原画像データ７１の端の縦
のデータＡをコピーし、ｘ方向がちょうど16×ｍ（ｍは
整数）ピクセルになるようにふくらませる。次に、原画
像データとコピーしたＡラインの端の横のラインＢをコ
ピーし、ｙ方向がちょうど８×ｎ（ｎは整数）ピクセル
になるようにふくらませる。このような境界処理を施す
ことにより、原画像データは（16×ｍ）×（８×ｎ）ピ
クセルに変換され、16×８ピクセルのブロックを基本と
する圧縮処理に移行させることができる。なお、伸張処
理では、圧縮処理時の境界処理で原画像データに付加さ
れたデータは除去される。
理では、前処理として任意のサイズの原画像データを16
×８ピクセル単位のサイズに変更してから行われてい
る。すなわち、図７において原画像データ７１の端の縦
のデータＡをコピーし、ｘ方向がちょうど16×ｍ（ｍは
整数）ピクセルになるようにふくらませる。次に、原画
像データとコピーしたＡラインの端の横のラインＢをコ
ピーし、ｙ方向がちょうど８×ｎ（ｎは整数）ピクセル
になるようにふくらませる。このような境界処理を施す
ことにより、原画像データは（16×ｍ）×（８×ｎ）ピ
クセルに変換され、16×８ピクセルのブロックを基本と
する圧縮処理に移行させることができる。なお、伸張処
理では、圧縮処理時の境界処理で原画像データに付加さ
れたデータは除去される。
【０００４】ところで、画像データが、図８に示すよう
に１ピクセル当たり３バイト（Ｒ，Ｇ，Ｂ）のデータを
32ビットワードに詰め込んだピクスマップ形式になって
いる場合に、上述の境界処理をソフトウェアで行うに
は、ピクセル単位に処理するために３バイトごとにその
境を識別する必要があった。図８では、各ピクセルは
（Ｒ1 ，Ｇ1 ，Ｂ1 ）、（Ｒ2 ，Ｇ2 ，Ｂ2 ）、…とな
る。
に１ピクセル当たり３バイト（Ｒ，Ｇ，Ｂ）のデータを
32ビットワードに詰め込んだピクスマップ形式になって
いる場合に、上述の境界処理をソフトウェアで行うに
は、ピクセル単位に処理するために３バイトごとにその
境を識別する必要があった。図８では、各ピクセルは
（Ｒ1 ，Ｇ1 ，Ｂ1 ）、（Ｒ2 ，Ｇ2 ，Ｂ2 ）、…とな
る。
【０００５】
【発明が解決しようとする課題】したがって、ピクスマ
ップ形式の画像データをピクセル単位に境界処理を行う
には、画像データの圧縮処理の前処理に極めて多くの処
理が費やされ、負荷が大きくなっていた。また、ＪＰＥ
Ｇ勧告では上述のような境界処理手順が示されているだ
けで、それを実現する装置構成については特に明らかに
されていない。
ップ形式の画像データをピクセル単位に境界処理を行う
には、画像データの圧縮処理の前処理に極めて多くの処
理が費やされ、負荷が大きくなっていた。また、ＪＰＥ
Ｇ勧告では上述のような境界処理手順が示されているだ
けで、それを実現する装置構成については特に明らかに
されていない。
【０００６】本発明は、ピクスマップ形式の画像データ
を処理する画像データ処理装置において、ピクセル単位
の処理を容易にし、画像データの境界処理を効率よく行
うことができる画像データ境界処理装置を提供すること
を目的とする。
を処理する画像データ処理装置において、ピクセル単位
の処理を容易にし、画像データの境界処理を効率よく行
うことができる画像データ境界処理装置を提供すること
を目的とする。
【０００７】
【課題を解決するための手段】図１は、請求項１に記載
の発明の原理構成を示すブロック図である。図におい
て、画像データ境界処理装置は、データ変換回路１１と
境界処理回路１３とにより構成され、16×８ピクセル単
位で圧縮・伸張処理を行う圧縮・伸張回路１５に対し
て、任意のサイズの画像データの境界処理を行う。
の発明の原理構成を示すブロック図である。図におい
て、画像データ境界処理装置は、データ変換回路１１と
境界処理回路１３とにより構成され、16×８ピクセル単
位で圧縮・伸張処理を行う圧縮・伸張回路１５に対し
て、任意のサイズの画像データの境界処理を行う。
【０００８】データ変換手段１１は、１ピクセル当たり
３バイトのデータを32ビットワードに詰め込んだピクス
マップ形式の画像データと、24ビットワードに１ピクセ
ルを割り当てたパック形式の画像データとを相互に変換
する。
３バイトのデータを32ビットワードに詰め込んだピクス
マップ形式の画像データと、24ビットワードに１ピクセ
ルを割り当てたパック形式の画像データとを相互に変換
する。
【０００９】境界処理回路１３は、パック形式のｘ×ｙ
ピクセルの原画像データが入力され、ｘ方向およびｙ方
向のそれぞれ最後に書き込まれたデータを保持し、ｘお
よびｙがそれぞれ16×ｍ（ｍは整数）および８×ｎ（ｎ
は整数）となるまで最終データを繰り返し読み出して16
×８ピクセル単位の補正済み画像データを生成し、また
16×８ピクセル単位の補正済み画像データから補正処理
前に付加された冗長データを破棄してｘ×ｙピクセルの
原画像データを生成する。
ピクセルの原画像データが入力され、ｘ方向およびｙ方
向のそれぞれ最後に書き込まれたデータを保持し、ｘお
よびｙがそれぞれ16×ｍ（ｍは整数）および８×ｎ（ｎ
は整数）となるまで最終データを繰り返し読み出して16
×８ピクセル単位の補正済み画像データを生成し、また
16×８ピクセル単位の補正済み画像データから補正処理
前に付加された冗長データを破棄してｘ×ｙピクセルの
原画像データを生成する。
【００１０】請求項２に記載の画像データ境界処理装置
のデータ変換回路は、32ビットの入出力データを８ビッ
ト単位でラッチする32ビット入出力データラッチ回路
と、24ビットの入出力データを８ビット単位でラッチす
る24ビット入出力データラッチ回路と、前記32ビット入
出力データラッチ手段に接続される４本の８ビットデー
タ線と、前記24ビット入出力データラッチ手段に接続さ
れる３本の８ビットデータ線とを取り込み、４対３の接
続を順次シフトしながら切り換える交換器とを備えたこ
とを特徴とする。
のデータ変換回路は、32ビットの入出力データを８ビッ
ト単位でラッチする32ビット入出力データラッチ回路
と、24ビットの入出力データを８ビット単位でラッチす
る24ビット入出力データラッチ回路と、前記32ビット入
出力データラッチ手段に接続される４本の８ビットデー
タ線と、前記24ビット入出力データラッチ手段に接続さ
れる３本の８ビットデータ線とを取り込み、４対３の接
続を順次シフトしながら切り換える交換器とを備えたこ
とを特徴とする。
【００１１】請求項３に記載の画像データ境界処理装置
の境界処理回路は、ｘ方向の最後の１ピクセルデータを
保持するラッチ回路と、ｙ方向の最後の１ラインデータ
を記憶するラインメモリと、入力データと前記ラッチ回
路に保持されたデータとを切り換えて出力する第１のセ
レクタと、入力データと前記ラインメモリに記憶された
データとを切り換えて出力する第２のセレクタと、ｘ方
向の最後の入力データが前記第１のセレクタから出力さ
れた後に第１のセレクタを切り換え、16×ｍ（ｍは整
数）サイズになるまで前記ラッチ回路に保持されている
データを出力させるｘ方向制御手段と、ｙ方向の最後の
ラインデータが前記第２のセレクタから出力された後に
第２のセレクタを切り換え、８×ｎ（ｎは整数）サイズ
になるまで前記ラインメモリに記憶されているデータを
出力させるｙ方向制御手段とを備えたことを特徴とす
る。
の境界処理回路は、ｘ方向の最後の１ピクセルデータを
保持するラッチ回路と、ｙ方向の最後の１ラインデータ
を記憶するラインメモリと、入力データと前記ラッチ回
路に保持されたデータとを切り換えて出力する第１のセ
レクタと、入力データと前記ラインメモリに記憶された
データとを切り換えて出力する第２のセレクタと、ｘ方
向の最後の入力データが前記第１のセレクタから出力さ
れた後に第１のセレクタを切り換え、16×ｍ（ｍは整
数）サイズになるまで前記ラッチ回路に保持されている
データを出力させるｘ方向制御手段と、ｙ方向の最後の
ラインデータが前記第２のセレクタから出力された後に
第２のセレクタを切り換え、８×ｎ（ｎは整数）サイズ
になるまで前記ラインメモリに記憶されているデータを
出力させるｙ方向制御手段とを備えたことを特徴とす
る。
【００１２】
【作用】本発明は、データ変換回路１１でピクスマップ
形式の画像データと24ビットパック形式の画像データと
の相互変換を行うことにより、境界処理回路１３におけ
るピクセル単位の処理を容易にすることができる。
形式の画像データと24ビットパック形式の画像データと
の相互変換を行うことにより、境界処理回路１３におけ
るピクセル単位の処理を容易にすることができる。
【００１３】境界処理回路１３では、任意のサイズの原
画像データに対して、ｘ方向およびｙ方向のそれぞれの
最終データ（ｘ方向では最終ピクセルデータ、ｙ方向で
は最終ラインデータ）を16×８ピクセルの整数倍になる
まで冗長データとして付加することにより、16×８ピク
セル単位の補正済み画像データを生成することができ
る。
画像データに対して、ｘ方向およびｙ方向のそれぞれの
最終データ（ｘ方向では最終ピクセルデータ、ｙ方向で
は最終ラインデータ）を16×８ピクセルの整数倍になる
まで冗長データとして付加することにより、16×８ピク
セル単位の補正済み画像データを生成することができ
る。
【００１４】16×８ピクセル単位の補正済み画像データ
から補正処理前に付加された冗長データを破棄すること
により、元の任意サイズの原画像データを復元すること
ができる。
から補正処理前に付加された冗長データを破棄すること
により、元の任意サイズの原画像データを復元すること
ができる。
【００１５】
【実施例】図２は、本発明の画像データ境界処理装置に
用いられるデータ変換回路の基本構成を示すブロック図
である。
用いられるデータ変換回路の基本構成を示すブロック図
である。
【００１６】図において、ラッチ回路２１〜２４は32ビ
ットのピクスマップデータをバイト（８ビット）単位で
ラッチし、交換器２５に送出する。交換器２５は、各ラ
ッチ回路２１〜２４に接続される４入出力端子Ａ0 ，Ａ
8 ，Ａ16，Ａ24のうち３つの入出力端子を順次選択する
接続切り換えを行い、各ピクセル対応の24ビットのパッ
クデータに変換する。ラッチ回路２６〜２８は、交換器
２５の入出力端子Ｂ0 ，Ｂ8 ，Ｂ16から出力される24ビ
ットのパックデータをバイト（８ビット）単位でラッチ
する。
ットのピクスマップデータをバイト（８ビット）単位で
ラッチし、交換器２５に送出する。交換器２５は、各ラ
ッチ回路２１〜２４に接続される４入出力端子Ａ0 ，Ａ
8 ，Ａ16，Ａ24のうち３つの入出力端子を順次選択する
接続切り換えを行い、各ピクセル対応の24ビットのパッ
クデータに変換する。ラッチ回路２６〜２８は、交換器
２５の入出力端子Ｂ0 ，Ｂ8 ，Ｂ16から出力される24ビ
ットのパックデータをバイト（８ビット）単位でラッチ
する。
【００１７】このような構成により、圧縮処理対象の32
ビットのピクスマップデータを３ワード入力すると、24
ビットのパックデータを４ワード出力させることができ
る。また、各ラッチ回路２１〜２４，２６〜２８および
交換器２５は、双方向に対応する構成になっており、圧
縮処理および伸張処理のそれぞれに応じて方向制御が行
われる。すなわち、伸張処理時には、24ビットのパック
データを４ワード入力すると、32ビットのパックデータ
を３ワード出力させることができる。
ビットのピクスマップデータを３ワード入力すると、24
ビットのパックデータを４ワード出力させることができ
る。また、各ラッチ回路２１〜２４，２６〜２８および
交換器２５は、双方向に対応する構成になっており、圧
縮処理および伸張処理のそれぞれに応じて方向制御が行
われる。すなわち、伸張処理時には、24ビットのパック
データを４ワード入力すると、32ビットのパックデータ
を３ワード出力させることができる。
【００１８】図３は、交換器２５の一実施例構成を示す
ブロック図である。図において、入出力端子Ａ0 ，
Ａ8 ，Ａ16，Ａ24には４対１セレクタ３１1 ，３１2 ，
３１3が並列に接続され、各４対１セレクタの出力がそ
れぞれドライバ３２1 ，３２2 ，３２3 を介して入出力
端子Ｂ0 ，Ｂ8 ，Ｂ16に接続される。また、入出力端子
Ｂ0 ，Ｂ8 ，Ｂ16には３対１セレクタ３３1 ，３３2 ，
３３3 ，３３4 が並列に接続され、各３対１セレクタの
出力がそれぞれドライバ３４1 ，３４2 ，３４3 ，３４
4 を介して入出力端子Ａ0 ，Ａ8 ，Ａ16，Ａ24に接続さ
れる。
ブロック図である。図において、入出力端子Ａ0 ，
Ａ8 ，Ａ16，Ａ24には４対１セレクタ３１1 ，３１2 ，
３１3が並列に接続され、各４対１セレクタの出力がそ
れぞれドライバ３２1 ，３２2 ，３２3 を介して入出力
端子Ｂ0 ，Ｂ8 ，Ｂ16に接続される。また、入出力端子
Ｂ0 ，Ｂ8 ，Ｂ16には３対１セレクタ３３1 ，３３2 ，
３３3 ，３３4 が並列に接続され、各３対１セレクタの
出力がそれぞれドライバ３４1 ，３４2 ，３４3 ，３４
4 を介して入出力端子Ａ0 ，Ａ8 ，Ａ16，Ａ24に接続さ
れる。
【００１９】方向制御信号Ｄは、ドライバ３４1 ，３４
2 ，３４3 ，３４4 に入力され、さらにインバータ３５
を介してドライバ３２1 ，３２2 ，３２3 に入力され、
そのいずれか一方のドライバ群を動作させる方向制御を
行う。また、各セレクタの選択動作を制御する選択制御
信号Ｓ（４ビット）はデコーダ３６を介して展開され、
４対１セレクタ３１1 ，３１2 ，３１3 および３対１セ
レクタ３３1 ，３３2 ，３３3 ，３３4 に与えられる。
2 ，３４3 ，３４4 に入力され、さらにインバータ３５
を介してドライバ３２1 ，３２2 ，３２3 に入力され、
そのいずれか一方のドライバ群を動作させる方向制御を
行う。また、各セレクタの選択動作を制御する選択制御
信号Ｓ（４ビット）はデコーダ３６を介して展開され、
４対１セレクタ３１1 ，３１2 ，３１3 および３対１セ
レクタ３３1 ，３３2 ，３３3 ，３３4 に与えられる。
【００２０】ここで、入出力端子Ａ0 ，Ａ8 ，Ａ16，Ａ
24には、32ビットのピクスマップデータがバイト単位に
入出力される。すなわち、第１ピクセルのデータ（ビッ
ト31〜８）がバイト単位で入出力端子Ａ24，Ａ16，Ａ8
に入出力され、第２ピクセルのデータ（ビット７〜０，
31〜16）がバイト単位で入出力端子Ａ0 ，Ａ24，Ａ16に
入出力され、以下順次入出力される。入出力端子Ｂ0 ，
Ｂ8 ，Ｂ16には、24ビットのパックデータがバイト単位
に入出力される。すなわち、第１ピクセルのデータ（ビ
ット23〜０）がバイト単位で入出力端子Ｂ16，Ｂ8 ，Ｂ
0 に入出力され、第２ピクセルのデータ（ビット23〜
０）がバイト単位で入出力端子Ｂ16，Ｂ8 ，Ｂ0 に入出
力され、以下順次入出力される。
24には、32ビットのピクスマップデータがバイト単位に
入出力される。すなわち、第１ピクセルのデータ（ビッ
ト31〜８）がバイト単位で入出力端子Ａ24，Ａ16，Ａ8
に入出力され、第２ピクセルのデータ（ビット７〜０，
31〜16）がバイト単位で入出力端子Ａ0 ，Ａ24，Ａ16に
入出力され、以下順次入出力される。入出力端子Ｂ0 ，
Ｂ8 ，Ｂ16には、24ビットのパックデータがバイト単位
に入出力される。すなわち、第１ピクセルのデータ（ビ
ット23〜０）がバイト単位で入出力端子Ｂ16，Ｂ8 ，Ｂ
0 に入出力され、第２ピクセルのデータ（ビット23〜
０）がバイト単位で入出力端子Ｂ16，Ｂ8 ，Ｂ0 に入出
力され、以下順次入出力される。
【００２１】圧縮処理対象の32ビットのピクスマップデ
ータを24ビットのパックデータに変換する場合には、ま
ず方向制御信号Ｄによりドライバ３２1 ，３２2 ，３２
3 を動作させる。次いで、選択制御信号Ｓにより４対１
セレクタ３１1 ，３１2 ，３１3 がそれぞれ入出力端子
Ａ0 ，Ａ8 ，Ａ16，Ａ24のいずれか１つを選択するよう
に制御する。すなわち、図４に示すように、タイミング
ｔ1 では４対１セレクタ３１1 ，３１2 ，３１3 がそれ
ぞれ入出力端子Ａ8 ，Ａ16，Ａ24を選択することによ
り、第１ピクセルの24ビットのパックデータが入出力端
子Ｂ0 ，Ｂ8 ，Ｂ 16に出力される。タイミングｔ2 では
４対１セレクタ３１3 が入出力端子Ａ0 を選択し、さら
に次のタイミングｔ3 で４対１セレクタ３１1 ，３１2
がそれぞれ入出力端子Ａ16，Ａ24を選択することによ
り、第２ピクセルの24ビットのパックデータが出力され
る。タイミングｔ4では４対１セレクタ３１2 ，３１3
がそれぞれ入出力端子Ａ0 ，Ａ8 を選択し、さらに次の
タイミングｔ5で４対１セレクタ３１1 が入出力端子Ａ
24を選択することにより、第３ピクセルの24ビットのパ
ックデータが出力される。タイミングｔ6 では４対１セ
レクタ３１1 ，３１2 ，３１3 がそれぞれ入出力端子Ａ
0 ，Ａ8 ，Ａ16を選択することにより、第３ピクセルの
24ビットのパックデータが出力される。以下、順次シフ
トさせながら24ビットのパックデータが出力される。
ータを24ビットのパックデータに変換する場合には、ま
ず方向制御信号Ｄによりドライバ３２1 ，３２2 ，３２
3 を動作させる。次いで、選択制御信号Ｓにより４対１
セレクタ３１1 ，３１2 ，３１3 がそれぞれ入出力端子
Ａ0 ，Ａ8 ，Ａ16，Ａ24のいずれか１つを選択するよう
に制御する。すなわち、図４に示すように、タイミング
ｔ1 では４対１セレクタ３１1 ，３１2 ，３１3 がそれ
ぞれ入出力端子Ａ8 ，Ａ16，Ａ24を選択することによ
り、第１ピクセルの24ビットのパックデータが入出力端
子Ｂ0 ，Ｂ8 ，Ｂ 16に出力される。タイミングｔ2 では
４対１セレクタ３１3 が入出力端子Ａ0 を選択し、さら
に次のタイミングｔ3 で４対１セレクタ３１1 ，３１2
がそれぞれ入出力端子Ａ16，Ａ24を選択することによ
り、第２ピクセルの24ビットのパックデータが出力され
る。タイミングｔ4では４対１セレクタ３１2 ，３１3
がそれぞれ入出力端子Ａ0 ，Ａ8 を選択し、さらに次の
タイミングｔ5で４対１セレクタ３１1 が入出力端子Ａ
24を選択することにより、第３ピクセルの24ビットのパ
ックデータが出力される。タイミングｔ6 では４対１セ
レクタ３１1 ，３１2 ，３１3 がそれぞれ入出力端子Ａ
0 ，Ａ8 ，Ａ16を選択することにより、第３ピクセルの
24ビットのパックデータが出力される。以下、順次シフ
トさせながら24ビットのパックデータが出力される。
【００２２】伸張処理された24ビットのパックデータを
32ビットのピクスマップデータに変換する場合には、ま
ず方向制御信号Ｄによりドライバ３４1 ，３４2 ，３４
3 ，３４4 を動作させる。次いで、選択制御信号Ｓによ
り３対１セレクタ３３1 ，３３2 ，３３3 ，３３4 がそ
れぞれ入出力端子Ｂ0 ，Ｂ8 ，Ｂ16のいずれか１つを選
択するように制御する。すなわち、図５に示すように、
タイミングｔ1 では３対１セレクタ３３2 ，３３3 ，３
３4 がそれぞれ入出力端子Ｂ0 ，Ｂ8 ，Ｂ16を選択し、
さらに次のタイミングｔ2 で３対１セレクタ３３1 が入
出力端子Ｂ16を選択することにより、32ビットのピクス
マップデータが入出力端子Ａ0 ，Ａ8 ，Ａ16，Ａ24に出
力される。次のタイミングｔ3 では３対１セレクタ３３
3 ，３３ 4 がそれぞれ入出力端子Ｂ0 ，Ｂ8 を選択し、
さらに次のタイミングｔ4 で３対１セレクタ３３1 ，３
３2 がそれぞれ入出力端子Ｂ8 ，Ｂ16を選択することに
より、32ビットのピクスマップデータが入出力端子
Ａ0 ，Ａ8 ，Ａ16，Ａ24に出力される。次のタイミング
ｔ5 では３対１セレクタ３３4 が入出力端子Ｂ0 を選択
し、さらに次のタイミングｔ6 で３対１セレクタ３
３1 ，３３2 ，３３3 がそれぞれ入出力端子Ｂ0 ，
Ｂ8 ，Ｂ16を選択することにより、32ビットのピクスマ
ップデータが入出力端子Ａ0 ，Ａ8 ，Ａ16，Ａ24に出力
される。以下、順次シフトさせながら32ビットのピクス
マップデータが出力される。
32ビットのピクスマップデータに変換する場合には、ま
ず方向制御信号Ｄによりドライバ３４1 ，３４2 ，３４
3 ，３４4 を動作させる。次いで、選択制御信号Ｓによ
り３対１セレクタ３３1 ，３３2 ，３３3 ，３３4 がそ
れぞれ入出力端子Ｂ0 ，Ｂ8 ，Ｂ16のいずれか１つを選
択するように制御する。すなわち、図５に示すように、
タイミングｔ1 では３対１セレクタ３３2 ，３３3 ，３
３4 がそれぞれ入出力端子Ｂ0 ，Ｂ8 ，Ｂ16を選択し、
さらに次のタイミングｔ2 で３対１セレクタ３３1 が入
出力端子Ｂ16を選択することにより、32ビットのピクス
マップデータが入出力端子Ａ0 ，Ａ8 ，Ａ16，Ａ24に出
力される。次のタイミングｔ3 では３対１セレクタ３３
3 ，３３ 4 がそれぞれ入出力端子Ｂ0 ，Ｂ8 を選択し、
さらに次のタイミングｔ4 で３対１セレクタ３３1 ，３
３2 がそれぞれ入出力端子Ｂ8 ，Ｂ16を選択することに
より、32ビットのピクスマップデータが入出力端子
Ａ0 ，Ａ8 ，Ａ16，Ａ24に出力される。次のタイミング
ｔ5 では３対１セレクタ３３4 が入出力端子Ｂ0 を選択
し、さらに次のタイミングｔ6 で３対１セレクタ３
３1 ，３３2 ，３３3 がそれぞれ入出力端子Ｂ0 ，
Ｂ8 ，Ｂ16を選択することにより、32ビットのピクスマ
ップデータが入出力端子Ａ0 ，Ａ8 ，Ａ16，Ａ24に出力
される。以下、順次シフトさせながら32ビットのピクス
マップデータが出力される。
【００２３】なお、図３に示す各ラッチ回路２１〜２
４，２６〜２８は、以上示した交換器２５の各方向性に
応じたタイミングに従ってラッチ動作が制御され、32ビ
ットのピクスマップデータと24ビットのパックデータと
の相互変換が行われる。すなわち、（ｔ1 ，ｔ2 ）、
（ｔ3 ，ｔ4 ）、（ｔ5 ，ｔ6 ）、…が、入出力端子Ａ
0 ，Ａ8 ，Ａ16，Ａ24に接続されるラッチ回路２１〜２
４のラッチタイミングとなる。また、（ｔ1 ）、
（ｔ2 ，ｔ3 ）、（ｔ4 ，ｔ5 ）、（ｔ6 ）、…が、入
出力端子Ｂ0 ，Ｂ8 ，Ｂ16に接続されるラッチ回路２６
〜２８のラッチタイミングとなる。
４，２６〜２８は、以上示した交換器２５の各方向性に
応じたタイミングに従ってラッチ動作が制御され、32ビ
ットのピクスマップデータと24ビットのパックデータと
の相互変換が行われる。すなわち、（ｔ1 ，ｔ2 ）、
（ｔ3 ，ｔ4 ）、（ｔ5 ，ｔ6 ）、…が、入出力端子Ａ
0 ，Ａ8 ，Ａ16，Ａ24に接続されるラッチ回路２１〜２
４のラッチタイミングとなる。また、（ｔ1 ）、
（ｔ2 ，ｔ3 ）、（ｔ4 ，ｔ5 ）、（ｔ6 ）、…が、入
出力端子Ｂ0 ，Ｂ8 ，Ｂ16に接続されるラッチ回路２６
〜２８のラッチタイミングとなる。
【００２４】図６は、本発明の画像データ境界処理装置
に用いられる境界処理回路の一実施例構成を示すブロッ
ク図である。図において、セレクタ６０の端子Ａおよび
ラッチ回路６１には図外のデータ変換回路が接続され、
24ビットのパックデータが入出力される。ラッチ回路６
１の出力はセレクタ６０の端子Ｂに接続される。セレク
タ６０の端子Ｃには、セレクタ６２の端子Ａおよびライ
ンメモリ６３が接続される。ラインメモリ６３の出力は
セレクタ６２の端子Ｂに接続される。セレクタ６２の端
子Ｃには、図外の圧縮／伸張回路が接続される。
に用いられる境界処理回路の一実施例構成を示すブロッ
ク図である。図において、セレクタ６０の端子Ａおよび
ラッチ回路６１には図外のデータ変換回路が接続され、
24ビットのパックデータが入出力される。ラッチ回路６
１の出力はセレクタ６０の端子Ｂに接続される。セレク
タ６０の端子Ｃには、セレクタ６２の端子Ａおよびライ
ンメモリ６３が接続される。ラインメモリ６３の出力は
セレクタ６２の端子Ｂに接続される。セレクタ６２の端
子Ｃには、図外の圧縮／伸張回路が接続される。
【００２５】ｘレジスタ６４Xには原画像ｘサイズがホ
スト側から設定され、ｙレジスタ６４Yには原画像ｙサ
イズが設定され、Ｘレジスタ６５Xには補正済み画像Ｘ
サイズがホスト側から設定され、Ｙレジスタ６５Yには
補正済み画像Ｙサイズが設定される。各レジスタの値
は、それぞれｘカウンタ６６X、ｙカウンタ６６Y、Ｘカ
ウンタ６７X、Ｙカウンタ６７Yにロードされ、１ピクセ
ルのデータ入出力ごとに１ずつ減算され、それぞれ０に
なったときにキャリ信号Ｃが出力される。ｘカウンタ６
６Xおよびｙカウンタ６６Yのキャリ信号はそれぞれフリ
ップフロップ６８，６９をセットし、Ｘカウンタ６７X
およびＹカウンタ６７Yのキャリ信号はそれぞれフリッ
プフロップ６８、６９をリセットする。 ｘカウンタ６
６XおよびＸカウンタ６７Xは、Ｘカウンタ６７Xのキャ
リ信号がロード信号Ｌとなり、ｙカウンタ６６Yおよび
Ｙカウンタ６７Yは、Ｙカウンタ６７Yのキャリ信号がロ
ード信号Ｌとなる。フリップフロップ６８の出力は、セ
レクタ６０の切り換え制御および圧縮・伸張回路のライ
ト制御或いはリード制御に用いられる。フリップフロッ
プ６９の出力は、セレクタ６２の切り換え制御および圧
縮・伸張回路のライト制御或いはリード制御に用いられ
る。またＸカウンタ６７Xの計数値はラインメモリ６３
のアドレスとなる。
スト側から設定され、ｙレジスタ６４Yには原画像ｙサ
イズが設定され、Ｘレジスタ６５Xには補正済み画像Ｘ
サイズがホスト側から設定され、Ｙレジスタ６５Yには
補正済み画像Ｙサイズが設定される。各レジスタの値
は、それぞれｘカウンタ６６X、ｙカウンタ６６Y、Ｘカ
ウンタ６７X、Ｙカウンタ６７Yにロードされ、１ピクセ
ルのデータ入出力ごとに１ずつ減算され、それぞれ０に
なったときにキャリ信号Ｃが出力される。ｘカウンタ６
６Xおよびｙカウンタ６６Yのキャリ信号はそれぞれフリ
ップフロップ６８，６９をセットし、Ｘカウンタ６７X
およびＹカウンタ６７Yのキャリ信号はそれぞれフリッ
プフロップ６８、６９をリセットする。 ｘカウンタ６
６XおよびＸカウンタ６７Xは、Ｘカウンタ６７Xのキャ
リ信号がロード信号Ｌとなり、ｙカウンタ６６Yおよび
Ｙカウンタ６７Yは、Ｙカウンタ６７Yのキャリ信号がロ
ード信号Ｌとなる。フリップフロップ６８の出力は、セ
レクタ６０の切り換え制御および圧縮・伸張回路のライ
ト制御或いはリード制御に用いられる。フリップフロッ
プ６９の出力は、セレクタ６２の切り換え制御および圧
縮・伸張回路のライト制御或いはリード制御に用いられ
る。またＸカウンタ６７Xの計数値はラインメモリ６３
のアドレスとなる。
【００２６】ここで、まず圧縮処理に先立って行われる
境界処理動作について説明する。１ピクセル単位で入力
されるデータ（24ビットのパックデータ）は、セレクタ
６０，６２を介して図外の圧縮回路に送出される。ここ
で、ｘカウンタ６６x およびＸカウンタ６７X は１ピク
セル単位のデータ入力ごとにカウントダウンされ、ｘピ
クセル分のデータが転送された時点でｘカウンタ６６x
からキャリ信号が出力され、フリップフロップ６８がセ
ットされる。このとき、ラッチ回路６１には原画像のｘ
方向の最終ピクセルのデータが保持されており、セレク
タ６０はフリップフロップ６８の出力に応じて端子Ｂ側
に切り換わり、ラッチ回路６１にラッチされたデータを
Ｘカウンタ６７X からキャリ信号が出力されるまで圧縮
回路に送出する。Ｘカウンタ６７X がキャリ信号を出力
するとフリップフロップ６８がリセットされ、セレクタ
６０は端子Ａ側に切り換わり、ｙカウンタ６６y および
Ｙカウンタ６７Y がカウントダウンする。
境界処理動作について説明する。１ピクセル単位で入力
されるデータ（24ビットのパックデータ）は、セレクタ
６０，６２を介して図外の圧縮回路に送出される。ここ
で、ｘカウンタ６６x およびＸカウンタ６７X は１ピク
セル単位のデータ入力ごとにカウントダウンされ、ｘピ
クセル分のデータが転送された時点でｘカウンタ６６x
からキャリ信号が出力され、フリップフロップ６８がセ
ットされる。このとき、ラッチ回路６１には原画像のｘ
方向の最終ピクセルのデータが保持されており、セレク
タ６０はフリップフロップ６８の出力に応じて端子Ｂ側
に切り換わり、ラッチ回路６１にラッチされたデータを
Ｘカウンタ６７X からキャリ信号が出力されるまで圧縮
回路に送出する。Ｘカウンタ６７X がキャリ信号を出力
するとフリップフロップ６８がリセットされ、セレクタ
６０は端子Ａ側に切り換わり、ｙカウンタ６６y および
Ｙカウンタ６７Y がカウントダウンする。
【００２７】以上でＸ方向の１ライン分について境界処
理が終了するが、この処理をｙライン分繰り返すことに
より、ｙカウンタ６６y からキャリ信号が出力され、フ
リップフロップ６９がセットされる。このとき、ライン
メモリ６３には原画像のｙ方向の最終ラインのデータが
保持されており、セレクタ６２はフリップフロップ６９
の出力に応じて端子Ｂ側に切り換わり、ラインメモリ６
３に保持されたデータをＹカウンタ６７Y からキャリ信
号が出力されるまで圧縮回路に送出する。Ｙカウンタ６
７Y がキャリ信号を出力するとフリップフロップ６９が
リセットされ、セレクタ６２は端子Ａ側に切り換わり、
Ｙ方向の境界処理が完了してページ処理の終了となる。
理が終了するが、この処理をｙライン分繰り返すことに
より、ｙカウンタ６６y からキャリ信号が出力され、フ
リップフロップ６９がセットされる。このとき、ライン
メモリ６３には原画像のｙ方向の最終ラインのデータが
保持されており、セレクタ６２はフリップフロップ６９
の出力に応じて端子Ｂ側に切り換わり、ラインメモリ６
３に保持されたデータをＹカウンタ６７Y からキャリ信
号が出力されるまで圧縮回路に送出する。Ｙカウンタ６
７Y がキャリ信号を出力するとフリップフロップ６９が
リセットされ、セレクタ６２は端子Ａ側に切り換わり、
Ｙ方向の境界処理が完了してページ処理の終了となる。
【００２８】次に、伸張処理後の境界処理動作について
説明する。セレクタ６０，６２は端子Ａと端子Ｃとの接
続が固定となり、セレクタとしての機能はなくなる。ｘ
カウンタ６６x およびＸカウンタ６７X は１ピクセル単
位のデータが伸張回路から読み出されるごとにカウント
ダウンされ、ｘカウンタ６６x がキャリ信号を出力して
からＸカウンタ６７X がキャリ信号を出力するまでの間
は、ホスト側がリード要求を出さなくてもｘカウンタ６
６x のキャリ信号（フリップフロップ６８の出力）をリ
ード信号とすることにより、読み出されたデータは不要
データとして捨てられる。
説明する。セレクタ６０，６２は端子Ａと端子Ｃとの接
続が固定となり、セレクタとしての機能はなくなる。ｘ
カウンタ６６x およびＸカウンタ６７X は１ピクセル単
位のデータが伸張回路から読み出されるごとにカウント
ダウンされ、ｘカウンタ６６x がキャリ信号を出力して
からＸカウンタ６７X がキャリ信号を出力するまでの間
は、ホスト側がリード要求を出さなくてもｘカウンタ６
６x のキャリ信号（フリップフロップ６８の出力）をリ
ード信号とすることにより、読み出されたデータは不要
データとして捨てられる。
【００２９】また、１ライン分についての境界処理が終
了し、同様にｙライン分の処理が繰り返された後は、ｙ
カウンタ６６y がキャリ信号を出力してからＹカウンタ
６７ Y がキャリ信号を出力するまでの間は、ホスト側が
リード要求を出さなくてもｙカウンタ６６y のキャリ信
号（フリップフロップ６９の出力）をリード信号とする
ことにより、読み出されたラインデータは不要データと
して捨てられ、有効データのみがホスト側に出力され
る。
了し、同様にｙライン分の処理が繰り返された後は、ｙ
カウンタ６６y がキャリ信号を出力してからＹカウンタ
６７ Y がキャリ信号を出力するまでの間は、ホスト側が
リード要求を出さなくてもｙカウンタ６６y のキャリ信
号（フリップフロップ６９の出力）をリード信号とする
ことにより、読み出されたラインデータは不要データと
して捨てられ、有効データのみがホスト側に出力され
る。
【００３０】
【発明の効果】以上説明したように本発明は、16×８ピ
クセル単位で処理する圧縮・伸張アルゴリズムに対し
て、任意のサイズの画像データを対応するサイズに拡張
する境界処理を高速に行うことができる。特に、ホスト
側の処理負担を増加させることなく、専用のハードウェ
アによりピクスマップ形式の画像データをピクセル単位
で処理する境界処理を容易かつ高速に行うことができ
る。
クセル単位で処理する圧縮・伸張アルゴリズムに対し
て、任意のサイズの画像データを対応するサイズに拡張
する境界処理を高速に行うことができる。特に、ホスト
側の処理負担を増加させることなく、専用のハードウェ
アによりピクスマップ形式の画像データをピクセル単位
で処理する境界処理を容易かつ高速に行うことができ
る。
【図１】本発明の原理構成を示すブロック図である。
【図２】本発明の画像データ境界処理装置に用いられる
データ変換回路の基本構成を示すブロック図である。
データ変換回路の基本構成を示すブロック図である。
【図３】交換器２５の一実施例構成を示すブロック図で
ある。
ある。
【図４】交換器２５の各セレクタ３１1 〜３１3 の動作
を説明する図である。
を説明する図である。
【図５】交換器２５の各セレクタ３３1 〜３３4 の動作
を説明する図である。
を説明する図である。
【図６】本発明の画像データ境界処理装置に用いられる
境界処理回路の一実施例構成を示すブロック図である。
境界処理回路の一実施例構成を示すブロック図である。
【図７】任意のサイズの原画像データを16×８ピクセル
のブロック単位のサイズに変更する手順を説明する図で
ある。
のブロック単位のサイズに変更する手順を説明する図で
ある。
【図８】ピクスマップ形式と24ビットパック形式のデー
タ構成を示す図である。
タ構成を示す図である。
１１ データ変換回路 １３ 境界処理回路 １５ 圧縮・伸張回路 ２１〜２４，２６〜２８ ラッチ回路 ２５ 交換器 ３１1 〜３１3 ４対１セレクタ ３２1 〜３２3 ，３４1 〜３４4 ドライバ ３３1 〜３３4 ３対１セレクタ ３５ インバータ ３６ デコーダ ６０，６２ セレクタ ６１ ラッチ回路 ６３ ラインメモリ ６４x ｘレジスタ ６４y ｙレジスタ ６５X Ｘレジスタ ６５Y Ｙレジスタ ６６x ｘカウンタ ６６y ｙカウンタ ６７X Ｘカウンタ ６７Y Ｙカウンタ ６８，６９ フリップフロップ ７１ 原画像データ
Claims (3)
- 【請求項１】 １ピクセル当たり３バイトのデータを32
ビットワードに詰め込んだピクスマップ形式の画像デー
タと、24ビットワードに１ピクセルを割り当てたパック
形式の画像データとを相互に変換するデータ変換回路
（１１）と、 パック形式のｘ×ｙピクセルの原画像データが入力さ
れ、ｘ方向およびｙ方向のそれぞれ最後に書き込まれた
データを保持し、ｘおよびｙがそれぞれ16×ｍ（ｍは整
数）および８×ｎ（ｎは整数）となるまで最終データを
繰り返し読み出して16×８ピクセル単位の補正済み画像
データを生成し、また16×８ピクセル単位の補正済み画
像データから補正処理前に付加された冗長データを破棄
してｘ×ｙピクセルの原画像データを生成する境界処理
回路（１３）とを備えたことを特徴とする画像データ境
界処理装置。 - 【請求項２】 前記データ変換回路（１１）は、 32ビットの入出力データを８ビット単位でラッチする32
ビット入出力データラッチ回路と、 24ビットの入出力データを８ビット単位でラッチする24
ビット入出力データラッチ回路と、 前記32ビット入出力データラッチ手段に接続される４本
の８ビットデータ線と、前記24ビット入出力データラッ
チ手段に接続される３本の８ビットデータ線とを取り込
み、４対３の接続を順次シフトしながら切り換える交換
器とを備えて構成したことを特徴とする請求項１記載の
画像データ境界処理装置。 - 【請求項３】 前記境界処理回路（１３）は、 ｘ方向の最後の１ピクセルデータを保持するラッチ回路
と、 ｙ方向の最後の１ラインデータを記憶するラインメモリ
と、 入力データと前記ラッチ回路に保持されたデータとを切
り換えて出力する第１のセレクタと、 入力データと前記ラインメモリに記憶されたデータとを
切り換えて出力する第２のセレクタと、 ｘ方向の最後の入力データが前記第１のセレクタから出
力された後に第１のセレクタを切り換え、16×ｍ（ｍは
整数）サイズになるまで前記ラッチ回路に保持されてい
るデータを出力させるｘ方向制御手段と、 ｙ方向の最後のラインデータが前記第２のセレクタから
出力された後に第２のセレクタを切り換え、８×ｎ（ｎ
は整数）サイズになるまで前記ラインメモリに記憶され
ているデータを出力させるｙ方向制御手段とを備えたこ
とを特徴とする請求項１記載の画像データ境界処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19671891A JP2662114B2 (ja) | 1991-08-06 | 1991-08-06 | 画像データ境界処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19671891A JP2662114B2 (ja) | 1991-08-06 | 1991-08-06 | 画像データ境界処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0541801A JPH0541801A (ja) | 1993-02-19 |
| JP2662114B2 true JP2662114B2 (ja) | 1997-10-08 |
Family
ID=16362444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19671891A Expired - Lifetime JP2662114B2 (ja) | 1991-08-06 | 1991-08-06 | 画像データ境界処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2662114B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2533537A1 (en) * | 2011-06-10 | 2012-12-12 | Panasonic Corporation | Transmission of picture size for image or video coding |
-
1991
- 1991-08-06 JP JP19671891A patent/JP2662114B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0541801A (ja) | 1993-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7352494B2 (en) | Pixel block data generating device and pixel block data generating method | |
| JP2662114B2 (ja) | 画像データ境界処理装置 | |
| EP0411633A2 (en) | Scan converter control circuit having memories and address generator for generating zigzag address signal supplied to the memories | |
| US7460718B2 (en) | Conversion device for performing a raster scan conversion between a JPEG decoder and an image memory | |
| JPH07327116A (ja) | 画像入出力制御装置 | |
| JP3416246B2 (ja) | 画像処理装置 | |
| JPH10341437A (ja) | 画像処理方法及び装置 | |
| JP2002125127A (ja) | 画像データ並び替え並び戻し装置及び画像圧縮伸長装置 | |
| JPS6362083A (ja) | 射影デ−タ生成方式 | |
| JP2795100B2 (ja) | 画像圧縮回路並びに画像伸長回路 | |
| JPS60119170A (ja) | ファクシミリ接続装置 | |
| JPS63137376A (ja) | 高速回転回路 | |
| JPH05307598A (ja) | 画像処理装置 | |
| JP2941574B2 (ja) | 高速伸張処理装置 | |
| JPS6015687A (ja) | 表示装置 | |
| JPH05265698A (ja) | 情報処理装置 | |
| JP2504582B2 (ja) | マトリクス・スキャン回路 | |
| JPS63149768A (ja) | 画情報処理装置 | |
| JPH06303439A (ja) | イメージデータ処理装置 | |
| JPH03110975A (ja) | データ伸長方法及びその装置 | |
| JPH02182473A (ja) | 文字信号等発生装置 | |
| JPH05257458A (ja) | メモリのアドレス発生回路 | |
| JPH08336114A (ja) | 画像処理装置のライン変換回路 | |
| JPH0622151A (ja) | 画像記憶装置 | |
| JPH06342276A (ja) | メモリ制御装置 |