JPH06303439A - イメージデータ処理装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 ２つのクロスコールメモリを交互に使用し
て、符号化されたイメージデータの伸張処理と，加工処
理を並行に行う。 【構成】 前ラインを参照しない方法で圧縮・伸張を、
所定のライン数のブロックを単位として行うのに、２つ
のクロスコールメモリを交互に使用して、伸張と加工と
を並列に行うイメージデータ処理装置において、前ライ
ンを参照して圧縮・伸張と、加工とを並列に行う際、前
ライン記録用バッファ５を設けて、伸張結果を一方のク
ロスコールメモリに格納するとき、上記５にも格納し、
１ブロックの全ラインの伸張を終了して、他のクロスコ
ールメモリに切り替えて、次のブロックの最初のライン
の伸張を行う際、上記５の伸張結果を参照して行い、こ
のブロックに対する一方のクロスコールメモリを使用し
た伸張処理と、他方のクロスコールメモリに格納されて
いる伸張済みのイメージデータに対する加工処理とを並
行に処理するように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、イメージデータを伸張
した後に、中央処理装置（ＣＰＵ）により加工を行い、
ビットマップメモリに書き込んで出力するイメージデー
タ処理装置に関する。

【０００２】最近のデータ処理対象のマルチメディア化
指向に鑑み、コード化データのみならず、イメージデー
タも扱うようになり、処理量が増加する動向になってい
る。一方、データ処理の多様化，複雑化により、処理す
べきデータ量が増加しており、上記イメージデータの処
理もできる限り高速化が要求されており、前ラインを参
照しないで符号化する方法、例えば、モディファイド・
ハフマン(MH)方法により符号化方法では、クロスコール
メモリを２つ設けて、一方のクロスコールメモリに、例
えば、伸張済みデータを格納しながら、他方のクロスコ
ールメモリに格納されている伸張済イメージデータを加
工するという並列処理で、イメージデータ処理の高速化
が図られている。

【０００３】然しながら、前ラインを参照して符号化す
る方法、例えば、モディファイド・リード(MR)方法によ
り符号化した場合には、該符号化データを伸張すると
き、前ラインの伸張済データを参照する必要があり、上
記のような２つのクロスコールメモリを使用している場
合には、一方のクロスコールメモリから他方のクロスコ
ールメモリに切り替えて、他方のクロスコールメモリに
格納すべきラインデータの伸張を行う際、参照すべき前
ラインのイメージデータが、対応するクロスコールメモ
リ上に存在しないことから、上記モディファイド・ハフ
マン(MH)方法により符号化方法のときのように、２つの
クロスコールメモリを交互に使用して、高速にイメージ
データを処理することができず、２つのクロスコールメ
モリを生かしきれない問題があり、２つのクロスコール
メモリを生かした効果的なイメージデータの処理装置が
必要とされる。

【０００４】

【従来の技術】図４は、従来のイメージデータ処理装置
を説明する図である。図中、2 はシステムバス 10 から
圧縮データを入力され、イメージバス 11 へ伸張データ
を出力する圧縮・伸張回路である。30,31 は一時点では
後述のクロスコールメモリ切替えレジスタ 6により、排
他的にシステムバス 10,もしくはイメージバス 11 に接
続され、読み出し及び書込みが行え、上記クロスコール
メモリ切替えレジスタ 6により、他方のバスからもアク
セス可能な２つのクロスコールメモリである。6 はクロ
スコールメモリ 30,又は、31がシステムバス 10,もしく
はイメージバス 11 のどちらかからアクセスできるか
を、中央処理装置(CPU) 1からの設定により決定する上
記クロスコールメモリ切替えレジスタである。そして、
8 は上記２つのクロスコールメモリ 30,又は、31のいず
れに伸張済みデータの書込み等を行うかを制御するクロ
スコールメモリへの書込み読み出し制御回路である。

【０００５】先ず、本イメージデータ処理装置において
は、中央処理装置(CPU) 1 で実行されるアプリケーショ
ンプログラム等において、例えば、図示されていない画
像入力装置から読み取った画像を、上記圧縮・伸張回路
2で圧縮、即ち、符号化して、例えば、これも図示され
ていないファイル記憶装置に格納しておき、上記, 又
は、他のアプリケーションプログラムで、メインバッフ
ァ 9を介して読み出し、伸張して、所定のクロスコール
メモリ 30,又は、31に格納し、該格納されている伸張済
のイメージデータに対して、中央処理装置(CPU) 1 が、
上記システムバス10 を経由して読み出し、所定の加
工、例えば、拡大, 縮小, 或いは、回転等の処理を施し
て、同じクロスコールメモリ 30,又は、31に格納したも
のを、上記クロスコールメモリ切り替えレジスタ 6でイ
メージバス 11 に切り替え、ビットマップメモリ 4に書
き込み、例えば、図示されていない表示装置，ドットプ
リンタ装置等に出力する。

【０００６】上記符号化されたデータを読み出し、伸張
して、加工し、ビットマップメモリに出力するときの、
従来の動作を以下に説明する。従来のイメージデータ処
理装置においては、イメージデータを複数ラインのイメ
ージデータを１ブロックとして、上記メインバッファ 9
からシステムバス 10経由でイメージデータの圧縮・伸
張回路 2により伸張して、イメージバス 11 経由にて、
一方のクロスコールメモリ 30,又は、31に出力、即ち、
格納する。

【０００７】次に、バスの制御レジスタ、即ち、クロス
コールメモリ切り替えレジスタ 6をシステムバス 10 側
に切り替えて、システムバス 10 経由にて、クロスコー
ルメモリ 30,又は、31上にある伸張済イメージデータ
を、中央処理装置(CPU) 1 により読み出し、加工する。

【０００８】このとき、上記イメージデータの圧縮方法
が、前ラインを参照することなく、当該ライン上の連続
した黒ドットの数, 或いは、白ドットの数に基づいて符
号化する、例えば、公知のモディファイド・ハフマン(M
H)方法の場合には、上記バッファメモリ 9から圧縮デー
タを読み出し、上記圧縮・伸張回路 2で伸張して、一方
のクロスコールメモリ 30,又は、31に伸張データを書き
込んでいるとき、中央処理装置(CPU) 1 が、他方のクロ
スコールメモリ 31,又は、30の伸張済データを、システ
ムバス 10 を経由して読み出し、加工することにより、
伸張処理と加工処理を並列に行うことで、高速なイメー
ジデータ処理を行うことができる。

【０００９】然しながら、前ラインを参照して符号化
(圧縮) する、例えば、モディファイド・リード(MR)方
法の場合には、上記従来のイメージデータ処理装置で
は、以下の処理となる。

【００１０】先ず、上記１ブロックの一番最初のライン
を伸張する場合には、前ラインを、例えば、全ドットが
白，又は、黒とみなして伸張して、一方のクロスコール
メモリ 30,又は、31に格納し、以降のラインについて
は、上記一方のクロスコールメモリ 30,又は、31に格納
されている伸張済の前のラインデータを参照して、伸張
し、イメージバス 11 を経由して、同じクロスコールメ
モリ 30,又は、31に格納することを繰り返し、上記１ブ
ロックの全ラインの伸張が終了すると、次のブロックの
各ラインの伸張を行うことになるが、このとき、クロス
コールメモリへの書き込み読み出し制御レジスタ 8は、
他方のクロスコールメモリ 31,又は、30に切り替えられ
ているので、一方のクロスコールメモリ 30,又は、31及
びイメージバス 11 は空いている状態であるが、上記次
のブロックの最初のラインを伸張するとき、該切り替え
前のクロスコールメモリ 30,又は、31に格納されている
前ラインのデータを参照できないので、次ブロックの伸
張はできない。

【００１１】そこで、従来のイメージデータ処理装置で
は、クロスコールメモリ切り替えレジスタ 6をシステム
バス 10 側に切り替え、該システムバス 10 に接続され
ているクロスコールメモリ 30,又は、31から、中央処理
装置(CPU) 1 によるイメージデータの読み出し・加工を
行い、加工が終了したら、バスの制御レジスタ、即ち、
上記クロスコールメモリ切り替えレジスタ 6を、再度、
イメージバス 11 側に切り替えて、クロスコールメモリ
30,又は、31からイメージバス 11 を介して、ビットマ
ップメモリ 4へイメージデータを書き込み、ビットマッ
プメモリ 4への書き込みが終了したら、次のブロックの
イメージデータの伸張を再開する動作となる。

【００１２】

【発明が解決しようとする課題】従って、クロスコール
メモリを２つ有していても、一方しか使用できず、又、
システムバス 10,またはイメージバス 11 が空いている
状態であっても、次のブロックの伸張処理と, 前のブロ
ックに対する加工処理を並行して行うことができないと
いう問題を生じていた。

【００１３】本発明は上記従来の欠点に鑑み、前ライン
を参照して、圧縮データの伸張を行う場合において、参
照ラインを他のバッファに持たせることで、２つのクロ
スコールメモリを、交互に、同時に使用して、イメージ
データの伸張及び加工を並行に行うことにより、イメー
ジデータ処理の高速化を行うイメージデータ処理装置を
提供することを目的とするものである。

【００１４】

【課題を解決するための手段】図１〜図３は、本発明の
一実施例を示した図であり、図１は構成例（ハードウェ
アブロック図）を示し、図２は、前ライン記憶用バッフ
ァへの書込み方法を示し、図３は、バッファ書込み制御
レジスタによる動作テーブルを示している。上記の問題
点は下記のように構成したイメージデータ処理装置によ
って解決される。

【００１５】(1) 中央処理装置(CPU) 1 が接続されてい
るシステムバス 10 と、前記システムバス 10 から圧縮
データを入力してイメージデータの圧縮・伸張を行う回
路 2と、前記イメージデータの圧縮・伸張回路 2から伸
張済イメージデータを出力するイメージバス 11 と、前
記システムバス 10 と、前記イメージバス 11 に排他的
に接続されて、データの読み出し・書込みを行う所定の
ライン数の容量を持つ２つのクロスコールメモリ 30,31
と、前記クロスコールメモリ 30,31がシステムバス 10
とイメージバス 11 のどちらからアクセスできるかを、
前記中央処理装置(CPU) 1 からの設定により制御するク
ロスコールメモリ切り替えレジスタ 6と、前記イメージ
データの圧縮・伸張回路 2が、上記システムバス 10 か
ら入力された圧縮データを伸張して、伸張済みのイメー
ジデータを、一方のクロスコールメモリ 30,又は、31に
格納するクロスコールメモリを選択するクロスコールメ
モリへの書き込み読み出し制御回路 8と、上記クロスコ
ールメモリへの書き込み読み出し制御回路 8の制御によ
り、一方のクロスコールメモリ 30,又は、31への伸張済
みのデータを格納するとき、上記クロスコールメモリ切
り替えレジスタ 6の制御の基に、他方のクロスコールメ
モリ 31,又は、30に格納されているイメージデータを、
中央処理装置(CPU) 1 がシステムバス 10 を介して読み
出し、加工するように構成されたイメージデータ処理装
置であって、上記イメージデータの伸張時に、前ライン
の伸張済みのラインデータを参照するとき、参照ライン
として使用する前ラインのイメージデータを格納する前
ライン記憶用バッファ 5と、前記前ライン記憶用バッフ
ァ 5に書き込むか否かを制御するバッファ書込み制御レ
ジスタ 7を設けて、上記バッファ書込み制御レジスタ 7
の内容を切り替えることにより、伸張済イメージデータ
を、クロスコールメモリ 30,又は、31に出力するとき、
同時に前ライン記憶用バッファ 5にも、伸張済イメージ
データを出力して、次ラインを伸張するときに、上記前
ライン記憶用バッファ 5を参照するように構成する。

【００１６】(2) 上記イメージデータ処理装置であっ
て、上記クロスコールメモリへの書き込み読み出し制御
回路 8の内容を切り替えることにより、伸張済イメージ
データを、クロスコールメモリ 30,又は、31に出力する
とき、上記バッファ書き込み制御レジスタ 7の制御の基
に、同時に、最初のラインを除いて、前ライン記憶用バ
ッファ 5にも、伸張済イメージデータを出力して、次ラ
インを伸張するときに、現在使用中のクロスコールメモ
リ 30,又は、31中の前ラインのデータを参照し、一方の
クロスコールメモリ 30,又は、31の全ラインの伸張が終
了して、他方のクロスコールメモリ 31,又は、30に切り
替えて、次のブロックの最初のラインの伸張を行うとき
のみ、上記前ライン記憶用バッファ 5に格納されている
前ラインのデータを参照するように構成する。

【００１７】(3) 上記イメージデータ処理装置であっ
て、クロスコールメモリ 30,又は、31のライン数を１ラ
インとするように構成する。 (4) 上記イメージデータ処理装置であって、クロスコー
ルメモリ 30,又は、31を、イメージバス 11,及び、シス
テムバス 10 のどちらからアクセスするかを、上記クロ
スコールメモリ切り替えレジスタ 6で切り替えて、一方
のクロスコールメモリ 30,又は、31にイメージデータの
圧縮・伸張回路 2から伸張済イメージデータを出力し、
他方のクロスコールメモリ 31,又は、30のイメージデー
タを、中央処理装置(CPU) 1 により加工を行うように構
成する。

【００１８】

【作用】図１は、本発明のイメージデータ処理装置のハ
ードウエアブロック図である。図中、5 はイメージバス
11 に接続され、２つのクロスコールメモリ 30,又は、
31のアドレス領域への書き込みを行う時に、同時に書き
込みが行え、図２に示されているように、イメージバス
アドレス空間に割付された特定アドレス領域（ｎバイ
ト）を読み出すことで、読み出し可能な前ライン記録用
バッファである。7はクロスコールメモリ 30,又は、31
のアドレス領域（イメージバス側）への書込み時に、同
時に、前ライン記憶用バッファ 5へ書込みを行うかどう
かを、中央処理装置(CPU) 1 からの設定により決定する
バッファ書込み制御レジスタである。

【００１９】本発明の上記構成のイメージデータ処理装
置において、イメージバス 11 上の伸張済イメージデー
タとバッファ書込み制御レジスタ 7の動作テーブルを図
３に示す。

【００２０】図３のテーブルに示されているように、ク
ロスコールメモリ 30,又は、31に伸張データを出力する
ときに、本発明のバッファ書込み制御レジスタ 7の設定
条件に従って、本発明の前ライン記憶用バッファ 5への
書込みを行う。

【００２１】即ち、各処理ブロックの最初の１ライン目
のときのみ、上記バッファ書き込み制御レジスタ 7をデ
ィセーブル("0") とすることで、前ライン記憶用バッフ
ァ 5に書き込まず、該前ライン記憶用バッファ 5に記憶
されている前ラインの伸張データを参照して伸張を行
い、そのときのクロスコールメモリ 30,又は、31への書
き込みのみを行う。但し、一番最初のブロックの第１ラ
インについては、前ラインデータが存在しないので、例
えば、中央処理装置(CPU) 1 からの符号化データ中の黒
ドット, 又は、白ドットの数により, 或いは、前ライン
の符号化データを、全ドットが黒, 又は、白とみなして
伸張を行う。｛図３の動作テーブルの内、クロスコール
メモリのアドレス領域への書き込み欄の、バッファ書き
込み制御レジスタ 7“０”の項を参照｝ このような動作は、通常、前ラインのイメージデータを
参照するのは、前ラインの全データではなく、一部を読
み出して、参照し、伸張を行うが、上記のように、各処
理ブロックの一番最初のラインのときは、本発明の一実
施例では、前ライン記憶用バッファ 5を参照して伸張を
行い、伸張されたイメージデータを、同じ前ライン記憶
用バッファ 5に記憶する動作となるので、この伸張デー
タを、クロスコールメモリ 30,又は、31に書き込むと同
時に、上記本発明の前ライン記録用バッファ 5への書き
込みを行ってしまうと、現在参照中のイメージデータが
破壊されてしまい、正しい伸張処理ができなくなってし
まう危険があることによる。

【００２２】２ライン目以降は、実際にクロスコールメ
モリ 30,又は、31上に出力されている前ラインの伸張済
のイメージデータを参照ラインとして読み出し、伸張を
行う。｛図３の動作テーブルの内、クロスコールメモリ
の読み出し欄を参照｝このとき、バッファ書き込み制御
レジスタ 7を、"1" に設定して、本発明の前ライン記憶
用バッファ 5への、クロスコールメモリ 30,又は、31に
書かれるデータと同一の伸張データの書き込み (実際に
は上書き) を行うことを繰り返すことで、上記処理ブロ
ックの全ラインの伸張が終了したとき、最終ラインの伸
張済みのイメージデータが、上記前ライン記憶用バッフ
ァ 5に記憶されていることになる。この２ライン目以降
では、参照ラインは、クロスコールメモリ 30,又は、31
の前のラインであり、伸張した結果であるイメージデー
タの書き込みは、クロスコールメモリ 30,又は、31の、
上記参照ラインの次のラインと, 前ライン記憶用バッフ
ァ 5であるので、上記のような問題は発生しない。

【００２３】本発明のバッファ書込み制御レジスタ 7,
及び、前ライン記憶用バッファ 5は、上記のように作用
するので、該処理ブロックの全ラインの伸張動作が終了
して、次のブロックの伸張を行うとき、そのブロックの
最初のラインの伸張時に、上記前ライン記憶用バッファ
5に格納されている前のブロックの最後のラインのイメ
ージデータを前ラインのイメージデータとすることで、
クロスコールメモリ 30,又は、31を交互に使用しなが
ら、連続して、複数ブロックの各ラインの伸張処理を続
けることができる。

【００２４】従って、一方のクロスコールメモリ 30,又
は、31に伸張済みデータを格納しているとき、中央処理
装置(CPU) 1 において、他方のクロスコールメモリ 30,
又は、31を、クロスコールメモリ切り替えレジスタ 6を
システムバス 10 側に切り替えて、該他方のクロスコー
ルメモリ 31,又は、30から伸張済みのイメージデータを
システムバス 10 を介して読み出し、加工することがで
き、１つのクロスコールメモリ 30,又は、31に着目して
見たとき、上記現ブロックに対する伸張処理と, 前ブロ
ックに対する加工処理との並行動作を実現することがで
き、前ラインを参照する伸張処理においても、イメージ
処理の高速化が達成できる効果が得られる。

【００２５】

【実施例】以下本発明の実施例を図面によって詳述す
る。前述の図１〜図３は、本発明の一実施例を示した図
である。

【００２６】本発明においては、伸張済みのイメージデ
ータを、２つのクロスコールメモリ30,又は、31に交互
に格納するとき、同時に前ライン記憶用バッファ 5に格
納しておき、次のラインの伸張時、又は、一つの処理ブ
ロックの全ラインの伸張処理が終了して、次のブロック
の最初のラインの伸張を行うときに限り、上記前ライン
記憶用バッファ 5に格納されているイメージデータを参
照して、伸張を行う手段が、本発明を実施するのに必要
な手段である。尚、全図を通して同じ符号は同じ対象物
を示している。

【００２７】以下、図１〜図３によって、本発明のイメ
ージデータ処理装置の構成と動作を説明する。図１にお
いて、先ず、一番最初のブロックの第１ラインについて
は、例えば、前ラインのイメージデータを、全ドットが
黒, 又は、白とみなして、イメージデータの伸張を行
い、伸張済みのイメージデータを、クロスコールメモリ
への書き込み読み出し制御回路 8が指示している上記ク
ロスコールメモリ(a) 30への書き込みを行う。次のライ
ンからは、上記クロスコールメモリ(a) 30へ書込まれて
いる伸張済みのラインデータを参照して伸張を続けると
共に、２ライン目以降については、上記伸張済みのイメ
ージデータを、本発明の前ライン記憶用バッファ 5にも
書込むようにする。そして、全ラインの伸張処理が終了
すると、次のブロックに対する伸張処理に移る。

【００２８】このとき、イメージデータの圧縮・伸張回
路 2から、伸張済イメージデータを、例えば、クロスコ
ールメモリ(a) 30に出力するとき、各処理ブロックのう
ち最初の１ライン目であれば、バッファ書込み制御レジ
スタ 7をディセーブル“０”にして、前ライン記憶用バ
ッファ 5には書き込まず、対応するクロスコールメモリ
30,又は31にのみ書込むようにする。

【００２９】上記のように、各処理ブロックの最初のラ
インを伸張するとき、本発明の前ライン記憶用バッファ
5への書き込みを抑止するのは、前述のように、参照ラ
イン域と、伸張後の書き込みライン域が同じとなること
による。

【００３０】従って、前述のように、２ライン目以降
は、実際にクロスコールメモリ(a) 30上に出力されてい
る前ラインの伸張済イメージデータを参照ラインとして
伸張を行い、参照ラインのイメージデータは、前ライン
記憶用バッファ 5ではないので、上記バッファ書込み制
御レジスタ 7をイネーブル“１”にして、クロスコール
メモリ(a) 30に出力する時に、前ライン記憶用バッファ
5にも同じデータを書き込む。

【００３１】このとき、前ライン記憶用バッファ 5は、
図２に示されているように、イメージバス 11 間に割付
けられた、特定のアドレス領域の、１ライン分の領域し
か持たないため、次ラインは上書きされていき、１ブロ
ックの伸張処理が終了したときには、該ブロックの最終
ラインの伸張済みのイメージデータが残ることになる。

【００３２】図２に示されているように、クロルコール
メモリ(a) 30のライン数ｍを１ブロックとして、全ての
ラインの伸張が終わると、クロスコールメモリ切替えレ
ジスタ 6により、バスを切り替えて、今伸張処理をして
きたクロスコールメモリ(a)30をシステムバス 10 に接
続し、中央処理装置(CPU) 1 によりデータの加工を行
う。

【００３３】その間、クロスコールメモリ(b) 31には、
同様にして、イメージデータの圧縮・伸張回路 2から伸
張済イメージデータを出力し、同時に、前ライン記憶用
バッファ 5にも書きこむ。但し、この場合も、当該処理
ブロックの一番最初のラインについては、上記バッファ
書き込み制御レジスタ 7をディセーブル、即ち、“０”
として、上記前ライン記憶用バッファ 5への書き込みは
抑止する。

【００３４】中央処理装置(CPU) 1 による加工と、１ブ
ロック分のイメージデータの伸張が共に終了したら、ク
ロスコールメモリ切替えレジスタ 6によりバスを、シス
テムバス 11 に切替え、クロスコールメモリ(a) 30の加
工済データをビットマップメモリ 4に書き込む。

【００３５】このクロスコールメモリ(a) 30の加工済デ
ータをビットマップメモリ 4に書き込み処理は、イメー
ジバス 11 に接続されている、ダイレクトメモリアクセ
ス(DMA) 機構 12 により、イメージバス 11 の空きサイ
クルを獲得して、上記伸張処理によるイメージバス 11
の使用とは独立に、自律的な動作で行われる。

【００３６】上記ビットマップメモリ 4への書き込みが
終了したら、直ちに、次ブロックのイメージデータの伸
張を行い、クロスコールメモリ(a) 30へ出力する。この
間、クロスコールメモリ(b) 31は、中央処理装置(CPU)
1 によりデータの加工を行う。以下同様にして、全ての
ラインの伸張が終わるまで繰り返す。

【００３７】上記の実施例においては、圧縮・伸張回路
2で、イメージデータの伸張を行い、クロスコールメモ
リ 30,又は、31に書き込む際、各処理ブロックの最初の
ラインのとき、前ライン記憶用バッファ 5への書き込み
を抑止し、次のライン以降の伸張処理を行う際、クロス
コールメモリ 30,又は、31に、既に、格納されている前
ラインを参照して伸張を行い、クロスコールメモリ 30,
又は、31に格納するとき、同時に、上記前ライン記憶用
バッファ 5に記憶するようにして、該処理ブロックの前
ラインの伸張が終了したとき、上記前ライン記憶バッフ
ァ 5に、前ライン (前のブロックの最後のライン) の伸
張データが記憶されているので、次のブロックの最初の
ラインの伸張処理は、該前ライン記憶用バッファ 5に記
憶されているイメージデータを使用する例で説明した
が、この方法に限定されるものではなく、例えば、伸張
処理のとき、前ラインの伸張データを、圧縮・伸張回路
2内の、所定のバッファに、一時記憶するようにして、
伸張完了後、前ライン記憶用バッファ 5に転送するよう
にしておくことで、処理ブロックの最初のラインから、
伸張データを、前ライン記憶用バッファ 5に記憶するこ
とができるので、伸張処理での前ラインの参照時に、本
発明の前ライン記憶用バッファ 5に格納されているイメ
ージデータを使用するようにしてもよいことはいう迄も
ないことである。 又、上記実施例においては、2 つの
クロスコールメモリ 30,又は、31に伸張済みのイメージ
データを格納する処理ブロックの単位として、１ライン
以上のｍラインを前提にして説明したが、該処理単位を
１ラインとして、１ライン処理するごとに、クロスコー
ルメモリ 30,又は、31を切り替えるように制御してもよ
いことも明らかである。この場合には、クロスコールメ
モリ 30,又は、31の容量を最小限にすることができる。

【００３８】

【発明の効果】以上、詳細に説明したように、本発明の
イメージデータ処理装置によれば、２つのクロスーコル
メモリを、交互に、同時に使用することで、イメージデ
ータの処理の高速化を図れ、イメージデータ処理装置の
性能向上に寄与するところが大きい。

【図面の簡単な説明】

【図１】本発明の一実施例を示した図（その１）

【図２】本発明の一実施例を示した図（その２）

【図３】本発明の一実施例を示した図（その３）

【図４】従来のイメージデータ処理装置を説明する図

【符号の説明】

1 中央処理装置(CPU) 2 圧縮・伸張
回路 30 クロスコールメモリ(a) 31 クロスコー
ルメモリ(b) 4 ビットマップメモリ 5 前ライン記
憶用バッファ 6 クロスコールメモリ切り替えレジスタ 7 バッファ書き込み制御レジスタ 8 クロスコールメモリへの書き込み読み出し制御回
路 9 メインバッファ 10 システムバス 11 イメージバ
ス 12 ダイレクトメモリアクセス(DMA) 機構

Claims (4)

【特許請求の範囲】
1. 【請求項１】中央処理装置(1) が接続されているシステ
   ムバス(10)と、前記システムバス(10)からイメージデー
   タを入力して、イメージデータの圧縮・伸張を行う回路
   (2)と、前記イメージデータの圧縮・伸張回路(2) から
   伸張済イメージデータを出力するイメージバス(11)と、
   前記システムバス(10)と、前記イメージバス(11)に排他
   的に接続されて、データの読み出し・書込みを行う所定
   のライン数の容量を持つ２つのクロスコールメモリ(30,
   31) と、前記クロスコールメモリ(30,31) がシステムバ
   ス(10)とイメージバス(11)のどちらからアクセスできる
   かを、前記中央処理装置(1) からの設定により制御する
   クロスコールメモリ切り替えレジスタ(6) と、前記イメ
   ージデータの圧縮・伸張回路(2) が、上記システムバス
   (10)から入力された圧縮データを伸張して、伸張済みの
   イメージデータを、一方のクロスコールメモリ(30,又
   は、31) に格納するクロスコールメモリを選択するクロ
   スコールメモリへの書き込み読み出し制御回路(8) と、
   上記クロスコールメモリへの書き込み読み出し制御回路
   (8) の制御により、一方のクロスコールメモリ(30,又
   は、31) への伸張済みのデータを格納するとき、上記ク
   ロスコールメモリ切り替えレジスタ(6) の制御の基に、
   他方のクロスコールメモリ(31,又は、30) に格納されて
   いるイメージデータを、中央処理装置(1) がシステムバ
   ス(10)を介して読み出し、加工するように構成されたイ
   メージデータ処理装置であって、 上記イメージデータの伸張時に、前ラインの伸張済みの
   ラインデータを参照するとき、参照ラインとして使用す
   る前ラインのイメージデータを格納する前ライン記憶用
   バッファ(5) と、前記前ライン記憶用バッファ(5) に書
   き込むか否かを制御するバッファ書込み制御レジスタ
   (7) を設けて、 上記バッファ書込み制御レジスタ(7) の内容を切り替え
   ることにより、伸張済イメージデータを、クロスコール
   メモリ(30,又は、31) に出力するとき、同時に前ライン
   記録用バッファ(5) にも、伸張済イメージデータを出力
   して、次ラインを伸張するときに、上記前ライン記憶用
   バッファ(5) を参照することを特徴とするイメージデー
   タ処理装置。
2. 【請求項２】上記イメージデータ処理装置であって、上
   記クロスコールメモリへの書き込み読み出し制御回路
   (8) の内容を切り替えることにより、伸張済イメージデ
   ータを、クロスコールメモリ(30,又は、31) に出力する
   とき、上記バッファ書き込み制御レジスタ(7) の制御の
   基に、同時に、最初のラインを除いて、前ライン記憶用
   バッファ(5) にも、伸張済イメージデータを出力して、
   次ラインを伸張するときに、現在使用中のクロスコール
   メモリ(30,又は、31) 中の前ラインのデータを参照し、
   一方のクロスコールメモリ(30,又は、31) の全ラインの
   伸張が終了して、他方のクロスコールメモリ(31,又は、
   30) に切り替えて、次のブロックの最初のラインの伸張
   を行うときのみ、上記前ライン記憶用バッファ(5) に格
   納されている前ラインのデータを参照することを特徴と
   するイメージデータ処理装置。
3. 【請求項３】上記イメージデータ処理装置であって、ク
   ロスコールメモリ(30,又は、31) のライン数を１ライン
   としたことを特徴とする請求項２に記載のイメージデー
   タ処理装置。
4. 【請求項４】上記イメージデータ処理装置であって、ク
   ロスコールメモリ(30,又は、31) を、イメージバス(1
   1), 及び、システムバス(10)のどちらからアクセスする
   かを、上記クロスコールメモリ切り替えレジスタ(6) で
   切り替えて、一方のクロスコールメモリ(30,又は、31)
   にイメージデータの圧縮・伸張回路(2) から伸張済イメ
   ージデータを出力し、他方のクロスコールメモリ(31,又
   は、30) のイメージデータを、中央処理装置(1) により
   加工を行うこと特徴とする請求項１，２，３に記載のイ
   メージデータ処理装置。