JPH05204747A - 半導体メモリコントローラ - Google Patents

Abstract

(57)【要約】 【目的】 データの圧縮・伸張を行う半導体メモリコン
トローラであって、複数の半導体メモリ素子を制御でき
る半導体メモリコントローラを得る。 【構成】 半導体メモリコントローラ１０は半導体メモ
リ１２に書き込まれるべきデータを圧縮する圧縮エンコ
ーダ１４と、半導体メモリ１２から読み出したデータを
伸張する伸張デコーダ１６とを備えている。また、半導
体メモリコントローラ１０は、これらの圧縮エンコーダ
１４と伸張デコーダ１６とを制御する制御回路１８と、
制御回路１８の動作モードを指定するパラメータレジス
タ群２０とを備えている。この制御回路１８はさらに半
導体メモリ１２に供給される局所アドレスや、各種制御
信号を生成する。よって、複数の半導体メモリ１２を一
括して管理可能であり、半導体メモリ１２の効率的な利
用が図れる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体メモリ素子を用
いた半導体メモリ装置に適用される半導体メモリコント
ローラに関する。

【０００２】

【従来の技術】近年、複写機や画像表示装置等の性能は
著しく向上している。それに伴い画像データなどを保持
するための半導体記憶装置の容量は極めて大きなものが
要求されている。そのため、これらの装置に用いられる
メモリ素子の数は膨大なものとなっており、実装面積も
極めて大である。メモリ素子の数を減少させるために
は、一個当たりの記憶容量を増せば良いが、半導体メモ
リ素子の集積密度に飛躍的な向上がない限り問題を解決
するには不十分であった。

【０００３】このような問題に対して、例えば、特開昭
63-183699 号、特開平2-86267 号、特開平3-105789号公
報などにおいては、データの圧縮・伸張機能付きのメモ
リ素子が提案されている。データの圧縮・伸張を各半導
体メモリにおいて行うことによって、少ない記憶容量で
多くのデータを記憶するようにしたものである。

【０００４】

【発明が解決しようとする課題】従来の圧縮・伸張機能
付きメモリ素子は、各メモリ素子毎に圧縮や伸張の回路
を備えなければならならず、同じ動作をする回路が複数
必要になるという無駄があった。

【０００５】また、圧縮方式として可変長符号化方式を
採用した場合、圧縮するデータによって圧縮後の符号長
が変化してしまうので、各メモリ素子によって、使用さ
れる実際の記憶領域が異なることになる。このため、そ
れぞれのメモリ素子に記憶されているデータ量がばらば
らになり、メモリ素子の記憶領域の効率的な利用が達成
できないという問題があった。

【０００６】本発明はこのような課題に鑑みなされたも
ので、その目的は、データの圧縮・伸張を行う半導体メ
モリコントローラであって、複数の半導体メモリ素子を
制御できる半導体メモリコントローラを得ることであ
る。

【０００７】

【課題を解決するための手段】本発明は、上述の課題を
解決するために、前記各メモリへ入力されるデータを圧
縮する圧縮手段と、前記各メモリから出力されるデータ
を伸張する伸張手段と、前記圧縮されたデータの量に応
じて前記メモリにおける記憶領域の割り当て制御を行う
手段であって、前記記憶領域を表すアドレスを生成する
制御手段と、を含み、前記複数のメモリ素子とは別体に
設けられていることを特徴とする半導体メモリコントロ
ーラである。

【０００８】したがって、連続して入・出力するデータ
をその順番毎に入・出力する、いわゆるシーケンシャル
アクセスが可能なメモリ装置を実現する半導体メモリコ
ントローラである。

【０００９】また、本発明は、前記各メモリへ入力され
るデータを圧縮する圧縮手段と、前記各メモリから出力
されるデータを伸張する伸張手段と、前記圧縮されたデ
ータの前記メモリにおける記憶領域の割り当て制御を行
う手段であって、外部から入力されるアドレスに基づい
て、前記記憶領域を表すアドレスを演算する制御手段
と、を含み、前記複数のメモリ素子とは別体に設けられ
ていることを特徴とする半導体メモリコントローラであ
る。

【００１０】したがって、アドレスによって記憶する位
置を指定する、いわゆるランダムアクセスが可能なメモ
リ装置を実現する半導体メモリコントローラである。

【００１１】

【作用】従来、圧縮・伸張手段は半導体メモリ素子毎に
設けられていた。しかし、本発明における圧縮・伸張手
段は、複数の半導体メモリを管理する一個の半導体メモ
リコントローラ内に一組だけ設けられているので、その
一組の圧縮・伸張手段で全ての半導体メモリ素子に対す
るデータ圧縮・伸張を行うことが可能である。また、一
個の半導体メモリコントローラで、複数の半導体メモリ
を管理するので、複数の半導体メモリ素子の使用状況を
一元管理可能である。

【００１２】

【実施例】実施例１ 以下、本発明の好適な実施例を図面に基づいて説明す
る。

【００１３】図１に、本発明の一実施例である半導体メ
モリコントローラを適用したメモリ装置の構成ブロック
図が示されている。図に示されているように、このメモ
リ装置は、本発明の一実施例である半導体メモリコント
ローラ１０と、半導体メモリコントローラ１０によって
圧縮されたデータを記憶する半導体メモリ１２とから構
成され、データの入出力は、全てこの半導体メモリコン
トローラ１０を介して行われる。

【００１４】半導体メモリコントローラ１０は、半導体
メモリ１２に書き込まれるべきデータを圧縮する圧縮エ
ンコーダ１４と、半導体メモリ１２から読み出したデー
タを伸張する伸張デコーダ１６とを備えている。また、
半導体メモリコントローラ１０は、これらの圧縮エンコ
ーダ１４と伸張デコーダ１６とを制御する制御回路１８
と、制御回路１８の動作モードを指定するパラメータレ
ジスタ群２０とを備えている。この制御回路１８はさら
に半導体メモリ１２に供給される局所アドレスや、各種
制御信号を生成する。これらのアドレスや信号は、局所
アドレスバス２２や局所制御バス２４などによって、各
半導体メモリ１２に供給されている。

【００１５】図１に示されている半導体メモリコントロ
ーラ１０を用いたメモリ装置は、図示されていないＣＰ
Ｕ等からの指令によって、データを入・出力する。本メ
モリ装置は、前述したパラメータレジスタ群２０により
様々な動作モードで動作することが可能である。それら
は大別すると、シーケンシャルデータの入力と出力、及
びランダムデータの入力と出力である。以下、それらの
モードについてその動作を詳細に説明する。

【００１６】（ａ）シーケンシャルデータの入力と出力 ＣＰＵ等から一定の順番で入力され、それと同一の順番
でのみ出力される、いわゆるシーケンシャルアクセスが
なされるデータには、例えば画像データのようなものが
ある。画像データなどにおいては、例えばラスタスキャ
ン型のＣＲＴディスプレイに表示する場合のように、一
行ごとにデータが入出力される。つまり本実施例は、Ｃ
ＲＴディスプレイのフレームメモリや画像データバッフ
ァ等に使用される場合の例である。

【００１７】シーケンシャルデータの入力においては、
各シーケンシャルデータがＣＰＵ等から、順次半導体メ
モリコントローラ１０に入力する。シーケンシャルデー
タにおいてはその順番のみが重要であるので、ＣＰＵ等
からはアドレスは供給されない。入力したデータは、圧
縮エンコーダ１４によって所定の圧縮が行われた後、局
所データバス２６を通じて半導体メモリ１２に書き込ま
れる。書き込まれる際の局所アドレスは制御回路１８に
よって生成され、局所アドレスバス２２を通じて半導体
メモリ１２に供給される。この局所アドレスは各データ
の圧縮後の圧縮データ長に従ってインクリメントされ
る。このインクリメントされた局所アドレスは、書込み
ポインタ制御回路１８内の書き込みポインタに保持さ
れ、次のデータの入力の際に使用される。

【００１８】このように、シーケンシャルデータの入力
においては、そのアドレスを指定しないので、制御回路
１８が外部とは独立に局所アドレスを決定することがで
きる。したがって、圧縮後の圧縮データ長が固定である
固定長符号化方式だけでなく、圧縮データ長が一定の長
さとはならない可変長符号化方式を用いることが可能で
ある。一般的には、可変長符号化方式のほうが圧縮率が
高く、画像データの圧縮にはこの符号化方式が多用され
ている。

【００１９】制御回路１８は、半導体メモリ１２に書き
込む際の局所アドレスを生成するだけでなく、書き込み
を始めた局所アドレスを保持するポインタを有してい
る。このポインタを読み出しポインタと称する。シーケ
ンシャルデータの出力の際には、この読み出しポインタ
の保持する局所アドレスが半導体メモリ１２に供給され
る。読み出された圧縮データは伸長デコーダ１６によっ
て伸長され元のデータが復元され、外部に出力される。

【００２０】以上述べたように、シーケンシャルデータ
の入出力においては、外部回路は単に順番に入力を行
い、その後、単に半導体メモリコントローラ１０に対し
て読み出しを行えばデータの出力は同一の順番で行われ
る。本実施例においては、前述したように可変長符号化
方式を用いることが可能であるが、この符号化方式の場
合においては、実際の圧縮データの量がどの程度の大き
さになるかは外部からは判断できない。したがって、何
らの手当てもなされていないと、データの記憶量が半導
体メモリ１２の総記憶容量を越えた場合にデータの入力
が行えなくなったり、以前に入力してまだ読み出されて
いないデータを破壊してしまったりする恐れがある。本
実施例における制御回路１８は、総記憶容量に対する実
際の記憶されているデータの割合を常に監視しており、
その割合が一定の値以上になったならば外部に警告信号
を出力するようになっている。この警告信号は例えば、
外部のＣＰＵ等に対する割り込み信号などに利用するこ
とが可能である。なお、この判断の基準となる割合の値
は外部からパラメータレジスタ群２０を介して指定する
ことが可能である。なお、この監視は読み出しポインタ
に保持されている局所アドレスと、書き込みポインタ保
持されている局所アドレスとを比較することによって容
易に達成できる。

【００２１】（ｂ）ランダムデータの入力と出力 ＣＰＵ等からアドレスと共に、すなわち、書き込まれる
位置を指定して入力される、いわゆるランダムアクセス
がなされるデータには、通常の文字データや配列など数
多い。また、シーケンシャルデータの説明において述べ
た画像データのようなものでも画像の一部を選択的にと
り出したい場合などがあり、そのような場合にはアドレ
スを指定したアクセスが可能であると便利なことが多
い。このようなランダムアクセスにおいては、アドレス
でその書き込まれる位置が指定されるため、可変長符号
化方式を適用することはできない。しかし固定長符号化
方式は、その圧縮データが格納される局所アドレスがＣ
ＰＵ等から与えられるアドレスから一意に決定されるの
で、ランダムアクセスに適用することが可能である。本
実施例においては、局所アドレスは制御回路１８によっ
て外部からのアドレスから計算されている。このように
して、固定長符号化方式を適用することにより、ランダ
ムデータもシーケンシャルデータと同様に圧縮が可能で
ある。

【００２２】ランダムデータの入力においては、各ラン
ダムデータがアドレスと共にＣＰＵ等から半導体メモリ
コントローラ１０に入力する。そのアドレスは制御回路
１８に入力し、制御回路１８はそのアドレスを基に半導
体メモリ１２に供給する局所アドレスを計算する。ま
た、データは圧縮エンコーダ１４によって固定長符号化
が行われ、一定の圧縮率で圧縮されたデータが半導体メ
モリ１２に書き込まれる。

【００２３】例えば、１／２の圧縮率を有する符号化方
式では、外部からのアドレスを１／２にすることによっ
て局所アドレスを生成すれば、実際の半導体メモリ１２
の総容量の２倍のデータを記憶することが可能である。
または、外部からのアドレスをそのまま局所アドレスと
して用い、各データのビット数を１／２にしても好適で
ある。

【００２４】このように、ランダムデータの入力におい
ては、外部からのアドレスに基づいて半導体メモリ１２
に供給する局所アドレスを容易に計算可能である。

【００２５】ランダムデータの出力においても同様に制
御回路１８によって局所アドレスが計算され、半導体メ
モリ１２に供給される。読み出された圧縮データは伸長
デコーダ１６によって伸長され元のデータが復元され、
外部に出力される。

【００２６】以上述べたように、ランダムデータの入出
力においては、固定長符号化方式を用いて外部からのア
ドレスと局所アドレスとを一意に対応させたので、局所
アドレスを外部からのアドレスから容易に算出すること
が可能である。したがって、シーケンシャルデータの場
合と同様にランダムデータにおいても圧縮・伸張による
データの入出力が可能である。

【００２７】（ｃ）モードの混在 本実施例においては、前述したようにシーケンシャルデ
ータ及びランダムデータの圧縮・伸張による入出力が可
能であるが、半導体メモリ１２による記憶領域を分割
し、それぞれシーケンシャルデータ用領域、ランダムデ
ータ用領域とすることにより、２種類のデータを同時に
扱うことが可能である。また、場合によっては、圧縮・
伸張をしない通常のデータの入出力を行っても良い。こ
れらの領域を総記憶領域の中で分割して設けることが可
能である。これらのモードの設定は、パラメータレジス
タ群２０に所定の値を書き込むことや、あるいはフラグ
のセットを行うことによって達成される。

【００２８】本実施例において特徴的なことは、従来半
導体メモリ素子毎に設けられていた圧縮エンコーダ・伸
張デコーダを、半導体メモリ素子とは別体に設けたの
で、複数の半導体メモリを一元的に管理可能な事であ
る。したがって、前述したように、総記憶容量に対する
領域の分割や、記憶領域に対するデータ量の増加に伴う
警告信号の出力などが容易に実現可能である。

【００２９】以下、本発明による半導体メモリコントロ
ーラの応用例を応用例１から応用例３までに示す。

【００３０】応用例１ 図２は、本応用例による半導体メモリコントローラ３０
を適用したイメージプリンタの構成ブロック図である。

【００３１】イメージプリンタにおいては、近年その大
画面化、高解像度化にともなって、画像データを一旦蓄
積する画像メモリ３２が大容量化している。本実施例は
この画像メモリ３２に本発明による半導体メモリコント
ローラ３０を用いたものである。本実施例のイメージプ
リンタは、コンピュータなどから送出される画像データ
を、入力インターフェース３４を介して、画像メモリ３
２に蓄積する。この画像メモリ３２は、本発明による半
導体メモリコントローラ３０と、それに管理される半導
体メモリ３６とから構成されている。この画像メモリ３
２に蓄積された画像データは順次読み出されて、画像処
理回路３８によって種々の画像処理が行われる。次に記
録制御回路４０によってプリンタ機構部４２に送出さ
れ、画像データが紙等にプリントされる。

【００３２】本応用例においては、半導体コントローラ
３０が扱うデータは主としてシーケンシャルデータであ
る。入力インターフェース３４から送出されてきた各画
像データはそれぞれ圧縮されて半導体メモリ３６に記憶
される。この圧縮記憶された画像データは、画像処理回
路３８によって読み出される際に、伸張されて元の画像
データに戻される。この読み出しの際には、画像の部分
切り出しや画像の回転等の編集処理のため、ランダムア
クセスを行うことも可能である。

【００３３】本応用例において特徴的なことは、入力と
出力の方向が一定であるため、半導体メモリコントロー
ラ３０が入力データ端子と出力データ端子とを別々に備
えていることである。すなわち、いわゆるデュアルポー
トＲＡＭのように、入力と出力とが別々に独立して行わ
れていることである。このような構成とすることによ
り、前の画像のプリントが終了する前に、次の画像をコ
ンピュータ等から取り込むことが可能である。

【００３４】本応用例においてはこのように、入力デー
タ端子と出力データ端子とは別々の端子を用いている
が、入力と出力とが同時に行われない場合には両データ
端子を共用することも可能である。共用することによっ
て、端子数の節約を図ることができる。

【００３５】また、実施例１で述べた警告信号は本応用
例においてはホストであるコンピュータに対するビジー
制御等の制御信号に用いられる。これによって、コンピ
ュータ等は、画像メモリに空きが出るまで待つことが可
能となり、プリンタの制御を良好に行うことが可能であ
る。

【００３６】以上述べたように、本応用例によれば、イ
メージプリンタの画像メモリ３２にデータの圧縮・伸張
を行う半導体メモリコントローラ３０を用いたので、半
導体メモリ３６を少なくすることが可能である。したが
って、イメージプリンタ内部の基板を小さく構成でき、
コストの低減に効果を奏する。

【００３７】応用例２ 図３は、本応用例による半導体メモリコントローラ５０
を適用した複写装置の構成ブロック図である。

【００３８】複写装置においては、近年さまざまなデジ
タル処理による多機能化に伴い、デジタル処理による様
々な機能が付加されている。このような複写装置におい
ては応用例１のイメージプリンタと同様に、画像データ
を一旦蓄積する画像メモリ５２が大容量化している。本
応用例はこの画像メモリ５２に本発明による半導体メモ
リコントローラ５０を用いたものである。本応用例の複
写装置は、読み取り部５４によって原稿から読み取った
画像データを、画像メモリ５２に蓄積する。この画像メ
モリ５２は、本発明による半導体メモリコントローラ５
０と、それに管理される半導体メモリ５６とから構成さ
れている。この画像メモリ５２に蓄積された画像データ
は順次読み出されて、画像処理回路５８によって種々の
画像処理が行われる。この処理後の画像データは、記録
部６０に送出され、画像データが紙等に複写される。こ
の画像の読み出しは、通常シーケンシャルアクセスにて
行われるが、画像の部分切り出しや画像の回転等の編集
処理のためにランダムアクセスを行うことも可能であ
る。

【００３９】本応用例においては、応用例１と同様に半
導体コントローラ５０が扱うデータは、主としてシーケ
ンシャルデータである。また、同様に、本応用例におい
ても入力と出力の方向が一定であるため、半導体メモリ
コントローラ５０は入力データ端子と出力データ端子と
を別々に備えており、いわゆるデュアルポートＲＡＭの
ように入力と出力とが別々に独立して行われている。こ
のような構成によって、前の原稿のプリントが終了する
前に次の原稿の読み取りを行うことが可能である。 以
上述べたように、本応用例によれば、複写装置の画像メ
モリ５２にデータの圧縮・伸張を行う半導体メモリコン
トローラ５０を用いたので、半導体メモリ５６を少なく
することが可能である。したがって、複写装置内部の基
板を小さく構成でき、コストの低減に効果を奏する。

【００４０】応用例３ また、本発明による半導体メモリコントローラは、ＣＲ
Ｔなどの画像表示装置などに用いられるフレームメモリ
を構成する際にも用いることができる。

【００４１】画像表示装置は近年、ＣＲＴ以外にも液晶
式画像表示装置やプラズマディスプレイなど様々なもの
が開発されており、高解像度化や、液晶式表示装置のカ
ラー化等が進むに連れて、フレームメモリも大容量化し
てきている。

【００４２】このフレームメモリにも前述した応用例１
や２と同様の構成を採用することができ、同様の作用・
効果を奏することが可能である。したがって、フレーム
メモリの基板を小さく構成でき、コストの低減に効果を
奏する。

【００４３】

【発明の効果】以上述べたように本発明によれば、デー
タの圧縮・伸張する手段を、半導体メモリ素子とは別体
に設けたため、複数の半導体メモリ素子に対して一組の
圧縮・伸張手段だけで、前記半導体メモリ群を一括して
管理可能である。

【００４４】したがって、複数の半導体メモリ素子の記
憶領域を効率的に管理することが可能である。したがっ
て、半導体記憶素子の効率的な利用によってコストの低
減と、装置の小型化が図れるという効果を有する。

【図面の簡単な説明】

【図１】本発明の一実施例である半導体メモリコントロ
ーラを適用したメモリ装置の構成ブロック図である。

【図２】本発明の一実施例である半導体メモリコントロ
ーラを適用したイメージプリンタの構成ブロック図であ
る。

【図３】本発明の一実施例である半導体メモリコントロ
ーラを適用した複写装置の構成ブロック図である。

【符号の説明】

１０ 半導体メモリコントローラ １２ 半導体メモリ １４ 圧縮エンコーダ １６ 伸張デコーダ １８ 制御回路 ２０ パラメータレジスタ群 ２２ 局所アドレスバス ２４ 局所制御バス ２６ 局所データバス

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数のメモリにおけるデータの入出力を
   制御する半導体メモリコントローラであって、 前記各メモリへ入力されるデータを圧縮する圧縮手段
   と、 前記各メモリから出力されるデータを伸張する伸張手段
   と、 前記圧縮されたデータの量に応じて前記メモリにおける
   記憶領域の割り当て制御を行う手段であって、前記記憶
   領域を表すアドレスを生成する制御手段と、 を含み、前記複数のメモリ素子とは別体に設けられてい
   ることを特徴とする半導体メモリコントローラ。
2. 【請求項２】 複数のメモリにおけるデータの入出力を
   制御する半導体メモリコントローラであって、 前記各メモリへ入力されるデータを圧縮する圧縮手段
   と、 前記各メモリから出力されるデータを伸張する伸張手段
   と、 前記圧縮されたデータの前記メモリにおける記憶領域の
   割り当て制御を行う手段であって、外部から入力される
   アドレスに基づいて、前記記憶領域を表すアドレスを演
   算する制御手段と、 を含み、前記複数のメモリ素子とは別体に設けられてい
   ることを特徴とする半導体メモリコントローラ。