JPH0766965A

JPH0766965A - 画像処理装置

Info

Publication number: JPH0766965A
Application number: JP5213998A
Authority: JP
Inventors: Hideo Honma; 英雄本間
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1993-08-30
Filing date: 1993-08-30
Publication date: 1995-03-10

Abstract

(57)【要約】【目的】インタフェイス，CPU，ネットワークなどの
負荷を軽減できる画像処理装置を、ユーザの使用目的に
見合ったコストで提供する。【構成】圧縮／伸長回路１０３はピクトリアルイメー
ジデータを圧縮伸長し、ピクトリアルイメージメモリ１
０４は圧縮されたピクトリアルイメージデータを記憶
し、ビットマップメモリ１０５はビットマップデータを
記憶する。プリントレイヤ制御回路１０９は、コマンド
インタプリタ１０１から送られてきた優先度情報に基づ
いて、ビットマップメモリ１０５からビットマップデー
タを読出し、かつセレクタ１１０を制御して、圧縮／伸
長回路１０３で伸長されたピクトリアルイメージデータ
と、該ビットマップデータとを合成する。ビットマップ
メモリ１０５は、ビットマップメモリモジュール１０
６,１０７,１０８,…で構成され、１ビット／画素単位
で任意にその記憶容量を増減できる。

Description

【発明の詳細な説明】

【０００１】

【産業状の利用分野】本発明は画像処理装置に関し、例
えば、カラーページプリンタのメモリ構成とその制御に
関する。

【０００２】

【従来の技術】従来のカラーページプリンタは、少なく
とも１頁分の画像を蓄積するページメモリが必要であっ
た。これは、A3フルカラー(１画素24ビット),400dpiの
プリンタで96Mバイトに相当し、コストの大きな部分を
占めるものであった。この問題を解決するため、JPEG標
準方式などの画像圧縮アルゴリズムを利用したページメ
モリがある。これは、DCT，量子化を行って画像データ
を圧縮し、プリントアウト時には圧縮データをリアルタ
イムで伸長するものであり、画像データを1/10以下に圧
縮することも可能で、メモリコストを大幅に下げること
ができる。

【０００３】このような圧縮方式は高圧縮が可能である
が、視覚特性上重要でない部分の情報をカットするため
に、情報に欠落が生じる。これは自然画像の再現ではあ
まり問題とはならないが、例えば、雑誌などに見られる
文字，ラインアートを含む画像においては、そのエッジ
部分の劣化が顕著なものになる。そこで解像度を比較的
重要視しない高圧縮データ用のページメモリ（以下「ピ
クトリアルイメージメモリ」という）とは別に、文字，
ラインアート部分を解像度を保存する別のメモリ（以下
「ビットマップメモリ」という）に分けて保持し、プリ
ントアウト時に両者を合成した出力画像データを生成す
る方法がある。この場合、一般的に文字，ラインアート
部分は画素毎の情報量が小さいため、ビットマップメモ
リは小容量でよい。これにより、フルカラー自然画像の
高圧縮保持によるローコスト化と、文字，ラインアート
部分の高品位再現の両立が可能になる。

【０００４】

【発明が解決しようとする課題】しかし、上記従来例に
おいては、次のような問題点があった。従来のページメ
モリ構成は、その機能がハードウェアで固定されていた
ため、画像の僅かな変更でも再度ホストマシンから全デ
ータを転送する必要があり、インタフェイスやCPUの負
荷が大きくなった。とりわけLANに接続されるネットワ
ークプリンタでは、ネットワーク負荷の増大が問題にな
った。

【０００５】具体的には、ピクトリアルイメージメモリ
とビットマップメモリの優先度が固定であるために、優
先度を変更するためには、ホストマシンで再度画像を生
成し転送する必要がある。また、ビットマップメモリが
１ビットの深さであるとし、文字，ラインアート情報が
各画素２ビットの情報であったとするならば、この情報
はピクトリアルイメージとして扱わなければならない。
例えば、１ビットの深さのビットマップメモリを２頁分
もつにしても、これを１ビット×２頁として扱うか、２
ビット×１頁として扱うかのどちらか一方になる。これ
らの制約のため、ホストマシンのCPU，インタフェイス
負荷が極めて増大する。また両方の機能のビットマップ
メモリを設けたとすると、コストが上昇し、その機能を
必要としないユーザに対してもコスト負担を強いること
になる。

【０００６】

【課題を解決するための手段】本発明は、前記の課題を
解決することを目的としたもので、前記の課題を解決す
る一手段として、以下の構成を備える。すなわち、第１
の画像データを圧縮伸長する圧縮伸長手段と、前記圧縮
伸長手段から出力された圧縮データを記憶する第１の記
憶手段と、第２の画像データを記憶する、画素毎に１ビ
ットの深さでモジュール化された第２の記憶手段と、前
記第１の記憶手段に記憶された圧縮データを前記圧縮伸
長手段で伸長して得られた前記第１の画像データと前記
第２の記憶手段に記憶された第２の画像データとを合成
する合成手段とを有することを特徴とする。

【０００７】好ましくは、前記第２の記憶手段は所定の
画素当りの情報量単位で任意にその記憶容量を増減でき
ることを特徴とする。さらに好ましくは、前記第２の記
憶手段は、少なくとも一つのレイヤを構成し、該レイヤ
毎に異なる画像データを記憶することを特徴とする。

【０００８】

【作用】以上の構成によれば、第１の記憶手段に記憶さ
れた圧縮データを伸長して得られた第１の画像データ
と、第２の記憶手段に記憶された第２の画像データとを
合成する画像処理装置を提供でき、例えば、画像の僅か
な変更でも再度ホストマシンから全データを転送する必
要がなく、インタフェイス，CPU，ネットワークなどの
負荷を軽減できる画像処理装置を、ユーザの使用目的に
見合ったコストで提供できる。

【０００９】

【実施例】以下、本発明にかかる一実施例の画像処理装
置を図面を参照して詳細に説明する。

【００１０】

【第１実施例】図１は本発明にかかる一実施例のプリン
タの構成例を示すブロック図である。同図において、１
００はホストマシン（図示せず）あるいはネットワーク
と接続するインタフェイス（以下「Ｉ／Ｆ」という）、
１０１はＩ／Ｆ１００を介して入力されたコマンドを解
釈するコマンドインタプリタ、１０２はＩ／Ｆ１００を
介して入力された画像データの格納先を切替えるメモリ
選択スイッチ、１０３は各画像情報が複数ビットからな
るピクトリアル画像データを圧縮／伸長する圧縮／伸長
回路、１０４は圧縮／伸長回路１０３で圧縮されたピク
トリアル画像データを格納するピクトリアルイメージメ
モリである。

【００１１】１０５は解像度が重要なデータを保持する
ビットマップメモリで、ビットマップメモリモジュール
Ａ１０６、ビットマップメモリモジュールＢ１０７、ビ
ットマップメモリモジュールＣ１０８、…の複数メモリ
モジュールで構成され、各モジュールは例えば各画素１
ビットで１プレーンの容量をもつ。ここでいう１プレー
ンとは、プリンタがもつ仮想的なプリントイメージの平
面で、一般的に物理的な１頁と一致するが、それ以上に
あるいはそれ以下の大きさであっても構わない。

【００１２】１０９はビットマップメモリ１０５の情報
とピクトリアルイメージメモリ１０４の情報との重なり
を制御するプリントレイヤ制御回路、１１０は実際にビ
ットマップメモリ１０５の情報とピクトリアルイメージ
メモリ１０４の情報とを重ね合わせるためのセレクタ、
１１１はセレクタ１１０で合成されたプリントイメージ
をプリンタエンジン特性に合わせて変換するリプロダク
ションファンクション回路（以下「Ｒ／Ｆ」という）、
１１２はＲ／Ｆ１１１の出力をプリントアウトするプリ
ンタエンジンである。

【００１３】次に、本実施例の動作について説明する。
なお、本実施例は、各画素複数ビットの情報からなり、
階調性を重視するピクトリアル画像データと、解像度を
重視するビットマップデータとを扱う。まずホストマシ
ン（不図示）は、次に転送するデータが、ピクトリアル
画像データが、ビットマップデータかをコマンドで指定
する。Ｉ／Ｆ１００はこのコマンドをコマンドインタプ
リタ１０１に送り、コマンドインタプリタ１０１はそれ
に応じてメモリ選択スイッチ１０２を切換える。ピクト
リアル画像データあるいはビットマップデータは、選択
されたメモリに転送され格納される。

【００１４】ピクトリアル画像データを転送する場合、
これがフルカラー画像データであれば一般に各画素24ビ
ットの情報をもつため、このまま圧縮せずに格納しよう
とすると、極めて大容量のメモリが必要になり非常にコ
ストがかかる。ところが、一般にピクトリアル画像は、
解像度よりも階調性が重視され、多少の解像度劣化は問
題にならない。そこで、ピクトリアル画像データは、圧
縮／伸長回路１０３によってJPEG標準方式などのアルゴ
リズムで圧縮した後、ピクトリアルイメージメモリ１０
４に格納する。

【００１５】これに対して、ビットマップデータは、解
像度を重視するので、解像度を劣化させずに、ビットマ
ップメモリ１０５に格納する。一般にビットマップデー
タはテキスト，ラインアートであり、各画素の情報量は
１ビット〜数ビット程度で、ピクトリアル画像データに
比べて極めてデータ量が少ない。従って、ビットマップ
メモリ１０５は、データをそのまま、あるいはランレン
グス符号化などロスのない方法で圧縮し格納する。

【００１６】次に、ビットマップメモリ１０５の構成お
よびプリントイメージの合成について説明する。ビット
マップメモリ１０５は単一あるいは複数のビットマップ
メモリモジュールから構成され、これらのモジュールは
例えば各画素１ビットで１プレーンの容量をもつ。この
ビットマップメモリモジュールを物理的にも１プレーン
単位で構成し、ユーザがモジュール単位で任意に増設で
きるようにしてもよい。

【００１７】本実施例は、ビットマップデータ転送に先
立ち、設置されたビットマップメモリモジュールの個数
を検出して、ホストマシンに知らせる。ホストマシンは
それに応じて、コマンドによってビットマップデータを
格納するビットマップメモリモジュールを指定した後、
ビットマップデータを転送する。ビットマップメモリモ
ジュールは、モジュール単位で１ビット深さのビットマ
ップイメージレイヤを構成してもよいし、複数のビット
マップメモリモジュールをグループ化して、複数ビット
の深さをもつレイヤを構成してもよい。これらのビット
マップイメージレイヤは優先度をもち、プリント実行時
にその優先度に応じて上書きされて、全体のビットマッ
プイメージを構成する。

【００１８】プリントレイヤ制御回路１０９は、ビット
マップメモリ１０５のビットマップイメージと、ピクト
リアルイメージとを、その優先順位に応じて上書きし合
成する。なお、実際の合成はセレクタ１１０で行われ
る。プリントアウト実行時は、プリンタエンジン１１２
の速度に同期して、ビットマップメモリ１０５からビッ
トマップデータを読出すとともに、圧縮／伸長回路１０
３を伸長モードに切換え、ピクトリアルイメージメモリ
１０４からピクトリアル画像データを読出して伸長す
る。プリントレイヤ制御回路１０９は、ビットマップイ
メージレイヤをその優先度に応じて上書き合成するとと
もに、ピクトリアルイメージとの合成を制御する。セレ
クタ１１０は、プリントレイヤ制御回路１０９からの制
御信号に応じて、イメージを画素単位で合成する。Ｒ／
Ｆ１１１はセレクタ１１０で合成されたプリントイメー
ジを、プリンタエンジン１１２の色再現性に合わせたデ
ータに変換し、プリンタエンジン１１２はこれをプリン
トアウトする。

【００１９】図２はプリントレイヤ制御回路１０９の構
成例を示すブロック図である。同図において、２０１，
２０２，２０３，…は各ビットマップメモリモジュール
のイメージ色を指定するカラーレジスタ、２０４はカラ
ーレジスタの出力を論理和するORゲート、２０５，２０
６はビットマップイメージレイヤの優先度に応じてカラ
ーレジスタ出力をコントロールするゲート、２０７は各
画素に注目したときその優先度を検出する優先度エンコ
ーダ、２０８はピクトリアル画像データの優先度を格納
するイメージ優先度エンコーダ、２０９はエンコーダ２
０７の出力とイメージ優先度レジスタ２０８の出力とを
比較して優先度の高いデータを選択するためのコンパレ
ータである。

【００２０】図２に示す構成例では、各ビットマップイ
メージレイヤは、ビットマップメモリモジュールと一対
一に対応し、１ビットの深さをもっている。また優先順
位は固定で、ビットマップメモリモジュールＡ１０６＞
Ｂ１０７＞Ｃ１０８＞…の順であり、すなわちカラーレ
ジスタＡ２０１＞Ｂ２０２＞Ｃ２０３＞…の優先度をも
つ。各カラーレジスタの色データはホストマシンによっ
て予め指定され、各カラーレジスタは‘１’が入力され
た場合は指定された色データを出力し、‘０’が入力さ
れた場合は例えば０を出力する。

【００２１】最も優先度の高いビットマップメモリモジ
ュールＡ１０６の出力が‘１’の場合、カラーレジスタ
Ａ２０１のみが色データを出力し、他のカラーレジスタ
はゲート２０５，２０６の出力が‘０’になるため０を
出力する。ビットマップメモリモジュールＡ１０６の出
力が‘０’の場合、カラーレジスタＡ２０１の出力は０
になるとともに、ゲート２０５がアクティブになり、ビ
ットマップメモリモジュールＢ１０７の出力が‘１’で
あればゲート２０５の出力は’１’になり、カラーレジ
スタＢ２０２は色データを出力する。すなわち、ビット
マップメモリモジュールの出力‘０’は、そのレイヤの
画素が透明であることを表し、透明でない画素の内、最
も優先度の高いビットマップイメージレイヤのカラーレ
ジスタのみが色データを出力する。従って、ORゲート２
０４からはカラーレジスタの何か一つが出力する色デー
タが出力される。

【００２２】優先度エンコーダ２０７は、各ビットマッ
プメモリモジュールからの信号を入力し、‘１’を出力
している最も優先度の高いビットマップメモリモジュー
ル（＝ビットマップイメージレイヤ）を検出する。この
時ORゲート２０４は、この優先度のビットマップイメー
ジを出力している。また、ホストマシンから送られてき
たピクトリアルイメージの優先順位を表すコマンドに応
じて、コマンドインタプリタ１０１はイメージ優先度レ
ジスタ２０８を予めセットする。コンパレータ２０９
は、優先度エンコーダ２０７で検出されたビットマップ
イメージの画素の優先順位と、ピクトリアルイメージの
優先順位とを比較する。セレクタ１１０は、コンパレー
タの比較結果に応じて、ピクトリアル画像データとビッ
トマップ画像データを切換えて、プリントイメージデー
タを出力する。従って、プリントイメージデータの合成
が画素単位で制御されることになる。

【００２３】このように、 (1)各画素１ビットの深さをもつビットマップメモリを
モジュール化し、ビットマップメモリをこのモジュール
単位で実装する (2)一つまたは複数のビットマップメモリモジュールに
よって構成した少なくとも一つのビットマップレイヤを
備える (3)各ビットマップレイヤの色をカラーレジスタへ任意
に設定できる (4)ピクトリアルイメージレイヤと各ビットマップレイ
ヤの優先度を指定できることによって、本実施例は、ユーザの使用目的に応じ
て、ビットマップメモリをモジュール単位で増設して、
任意のビット深さかつ層数のビットマップレイヤを構成
でき、さらに、ピクトリアルイメージレイヤと各ビット
マップレイヤの優先度と、各ビットマップレイヤの色と
を、外部から指定することができるので、ユーザの使用
目的に見合ったコストによって、ホストマシンのデータ
転送，ＣＰＵ負荷を低減することができる。

【００２４】

【第２実施例】以下、本発明にかかる第２実施例の画像
処理装置を説明する。なお、第２実施例において、第１
実施例と略同様の構成については、同一符号を付して、
その詳細説明を省略する。図３は本実施例のプリントレ
イヤ制御回路１０９の構成例を示すブロック図である。

【００２５】同図において、３０１〜３０３はビットマ
ップメモリモジュールの優先順位を設定する優先度レジ
スタ、３０４〜３０６はビットマップメモリモジュール
のデータをその設定された優先度に応じてカラーレジス
タに割当てるデマルチプレクサである。本実施例は、各
ビットマップレイヤに１ビットの深さをもち、ビットマ
ップメモリモジュールと一対一に対応している。ただ
し、その優先順位は優先度レジスタに任意に設定でき
る。

【００２６】プリントアウトに先立ち、ホストマシンは
各ビットマップメモリモジュールの優先順位を表すコマ
ンドを送出し、コマンドインタプリタ１０１は優先順位
を優先度レジスタにセットする。プリントアウト実行
時、各ビットマップメモリモジュールの出力は、その優
先順に応じてデマルチプレクサでカラーレジスタの何れ
かに割当てられる。ここで、カラーレジスタは例えばＡ
２０１＞Ｂ２０２＞Ｃ２０３＞…の順に高い優先順位を
もつ。デマルチプレクサは、優先度レジスタの値に応じ
て、ビットマップメモリモジュールの出力をカラーレジ
スタの何れかに割当てるが、割当てのないカラーレジス
タへの出力はハイインピーダンスにし、その内部でプル
ダウンするものとする。その出力‘０’は透明を表し、
その時カラーレジスタの出力が０になることは、第１実
施例と同じである。

【００２７】このように、本実施例は第１実施例と同様
の機能をもつほか、 (5)ピクトリアルイメージレイヤ，各ビットマップイメ
ージレイヤ毎に、任意に優先度を設定することができることによって、本実施例は、第１実施例と同様の効果が
期待できるほか、各レイヤの優先度を任意に設定して、
多彩な画像表現をも容易にする。

【００２８】

【第３実施例】以下、本発明にかかる第３実施例の画像
処理装置を説明する。なお、第３実施例において、第１
実施例と略同様の構成については、同一符号を付して、
その詳細説明を省略する。図４は本実施例のプリントレ
イヤ制御回路１０９の構成例を示すブロック図である。

【００２９】同図において、４０１は各優先度のビット
マップデータを選択するセレクタ、４０２はセレクタ４
０１の出力をインデックスとするカラーパレット、４０
３〜４０５は各優先度のビットマップデータに‘１’が
含まれることを検出するORゲートである。また、ビット
マップデータ（＝パレットインデックス）は‘０’を透
明とみなすものとする。

【００３０】本実施例は、任意の複数のビットマップメ
モリモジュールをグループ化し、各画素複数ビットから
なるビットマップイメージレイヤ構成を可能とする。セ
レクタ４０１は、この複数ビットからなるビットマップ
イメージレイヤの画素情報（＝ビットマップデータ）か
ら、透明でない最も優先順位の高いものを選択し、カラ
ーパレット４０２は、選択されたビットマップデータを
パレットインデックスとして、ビットマップイメージの
色データを発生する。この選択は、ゲート４０３〜４０
５を介して、優先度エンコーダ２０７が０（＝透明）で
ない最も高い優先度を検出することにより行う。

【００３１】ここで複数ヒットをビットマップイメージ
レイヤに割当てる場合は、同一レイヤに含まれる優先度
レジスタに同一の優先順位を設定する。これにより、デ
マルチプレクサは同一の優先順位をもつセレクタ４０１
の入力ポートに、ビットマップモジュールの出力を割当
てる。なお、セレクタ４０１は入力ポート毎に固定の優
先順位ともち、ここではP1＞P2＞P3＞…の順である。例
えば、優先度レジスタＡ３０１＝１位，Ｂ３０２＝２
位，Ｃ３０３＝２位であるとすると、デマルチプレクサ
Ａ３０４はビットマップメモリモジュールＡ１０６の出
力をセレクタ４０１のP1に接続し、デマルチプレクサＢ
３０５,Ｃ３０６はビットマップメモリモジュールＢ１
０７,Ｃ１０８の出力をセレクタ４０１のP2に接続す
る。優先度エンコーダ２０７は、P1入力が０でない場合
はセレクタ４０１にP1を選択させ、P1入力＝０かつP2入
力≠０の場合はP2を選択させる。P2入力はビットマップ
メモリモジュールＢ１０７,Ｃ１０８の２ビット情報を
もち、単一ビットマップイメージレイヤを形成する。

【００３２】このように、本実施例は第１実施例，第２
実施例と同様の機能をもつほか、 (6)ビットマップメモリモジュールを任意の数でグルー
プ化して、グループ化数に応じたビット深さのビットマ
ップイメージレイヤを少なくとも一つ設定する (7)カラーパレットに任意のカラーパレット情報を設定
することによって、本実施例は、第１実施例，第２実施例と
同様の効果が期待できるほか、任意のビット深さのビッ
トマップレイヤを少なくとも一つ設定して、より多彩な
画像表現をも容易にする。

【００３３】

【第４実施例】以下、本発明にかかる第４実施例の画像
処理装置を説明する。なお、第４実施例において、第１
実施例と略同様の構成については、同一符号を付して、
その詳細説明を省略する。図５は本実施例のプリントレ
イヤ制御回路１０９の構成例を示すブロック図である。

【００３４】本実施例は、デマルチプレクサが割当てた
各優先度毎のビットマップメモリモジュール出力毎に、
カラーパレットを割当てる。５０１〜５０３がそのカラ
ーパレットで、例えば５０１＞５０２＞５０３＞…の優
先順位をもつ。セレクタ５０７はカラーパレットの出力
から透明でない最も優先度の高いカラーを選択する。こ
こではカラーパレット出力０は透明を表すものとし、５
０４〜５０６のORゲートはその検出用である。また、図
４に示したセレクタ４０１と同様に、セレクタ５０７の
入力ポートはP1＞P2＞P3＞…の順に高い優先度をもつ。

【００３５】図６はセレクタ５０７の構成例を示すブロ
ック図で、各カラーデータのビット毎の構成例を示し、
各画素24ビットの深さをもつならば、同図の回路が24組
必要になる。なお、mはm番目のビットを表す。これによ
りカラーデータ≠０、すなわち透明でない最も優先度の
高いカラーを選択する。本実施例においては、第３実施
例と同様に、任意のレジスタに同一の優先順位を設定す
ることにより、複数のビットマップメモリモジュールを
グループ化し、同一のビットマップイメージレイヤに割
当てることができる。また、第３実施例ではビットマッ
プデータ（＝パレットインデックス）＝０を透明とみな
したが、本実施例はパレットから出力されるデータが０
の場合に透明とみなす。これによりパレットインデック
スの使用率が高くなる。なお透明とみなすデータ値は、
検出ゲートの構成を変更することにより、任意の値にで
きることはいうまでもない。

【００３６】このように、本実施例は第１実施例〜第３
実施例と同様の機能をもつほか、 (8)各ビットマップレイヤに対して設けたカラーパレッ
トに任意のカラーパレット情報を設定することによって、本実施例は、第１実施例〜第３実施例と
同様の効果が期待できるほか、ビットマップレイヤ毎に
設けたカラーパレットによって、より自由度の高い色設
定ができる。

【００３７】なお、本発明は、複数の機器から構成され
るシステムに適用しても、一つの機器からなる装置に適
用してもよい。また、本発明は、システムあるいは装置
にプログラムを供給することによって達成される場合に
も適用できることはいうまでもない。

【００３８】

【発明の効果】以上、本発明によれば、第１の記憶手段
に記憶された圧縮データを伸長して得られた第１の画像
データと、第２の記憶手段に記憶された第２の画像デー
タとを、優先度情報に応じて合成する画像処理装置を提
供でき、例えば、画像の僅かな変更でも再度ホストマシ
ンから全データを転送する必要がなく、インタフェイ
ス，CPU，ネットワークなどの負荷を軽減できる画像処
理装置を、ユーザの使用目的に見合ったコストで提供で
きる効果がある。

【図面の簡単な説明】

【図１】本発明にかかる一実施例のプリンタの構成例を
示すブロック図である。

【図２】図１のプリントレイヤ制御回路の構成例を示す
ブロック図である。

【図３】本発明にかかる第２実施例のプリントレイヤ制
御回路の構成例を示すブロック図である。

【図４】本発明にかかる第３実施例のプリントレイヤ制
御回路の構成例を示すブロック図である。

【図５】本発明にかかる第４実施例のプリントレイヤ制
御回路の構成例を示すブロック図である。

【図６】図５のセレクタ５０７の構成例を示すブロック
図である。

【符号の説明】

１０１コマンドインタプリタ１０３圧縮／伸長回路１０４ピクトリアルイメージメモリ１０５ビットマップメモリ１０９プリントレイヤ制御回路１１０セレクタ１１１リプロダクションファンクション回路（Ｒ／
Ｆ）１１２プリンタエンジン

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 1/41 Ｂ 1/46 4226−5ＣＨ０４Ｎ 1/46 Ｚ

Claims

【特許請求の範囲】

【請求項１】第１の画像データを圧縮伸長する圧縮伸
長手段と、前記圧縮伸長手段から出力された圧縮データを記憶する
第１の記憶手段と、第２の画像データを記憶する、画素毎に１ビットの深さ
でモジュール化された第２の記憶手段と、前記第１の記憶手段に記憶された圧縮データを前記圧縮
伸長手段で伸長して得られた前記第１の画像データと前
記第２の記憶手段に記憶された第２の画像データとを合
成する合成手段とを有することを特徴とする画像処理装
置。
【請求項２】前記第２の記憶手段は所定の画素当りの
情報量単位で任意にその記憶容量を増減できることを特
徴とする請求項１記載の画像処理装置。
【請求項３】前記第２の記憶手段は、少なくとも一つ
のレイヤを構成し、該レイヤ毎に異なる画像データを記
憶することを特徴とする請求項１または請求項２記載の
画像処理装置。
【請求項４】前記レイヤは前記優先度情報によってレ
イヤ毎に任意に優先度を設定できることを特徴とする請
求項３記載の画像処理装置。
【請求項５】前記レイヤはレイヤ毎に任意の色情報を
設定できることを特徴とする請求項３記載の画像処理装
置。
【請求項６】前記レイヤは画素当りの情報量をレイヤ
毎に任意に設定できることを特徴とする請求項３記載の
画像処理装置。
【請求項７】前記レイヤはレイヤ毎に任意のカラーパ
レット情報を設定できることを特徴とする請求項５記載
の画像処理装置。