JPH03184473A - 画像伸長装置 - Google Patents
画像伸長装置Info
- Publication number
- JPH03184473A JPH03184473A JP1323635A JP32363589A JPH03184473A JP H03184473 A JPH03184473 A JP H03184473A JP 1323635 A JP1323635 A JP 1323635A JP 32363589 A JP32363589 A JP 32363589A JP H03184473 A JPH03184473 A JP H03184473A
- Authority
- JP
- Japan
- Prior art keywords
- black
- run length
- memory
- picture
- picture data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006837 decompression Effects 0.000 claims description 21
- 238000000034 method Methods 0.000 abstract description 6
- 230000006835 compression Effects 0.000 description 7
- 238000007906 compression Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 1
- 239000004570 mortar (masonry) Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、フアツジξりにおけるモディファイドハフ
マン符号のようなランレングス符号の伸長装置に関する
ものである。
マン符号のようなランレングス符号の伸長装置に関する
ものである。
第３図は例えばアドバンスト マイクロ デバイス（＾
ｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ）社のＡ
ｍ７９７１（ＣＥ Ｐ ： Ｃｏｍｐｒｅｓｓｏｒ Ｅ
ｘｐａｎｄｅｒ Ｐｒｏｃｅｓｓｏｒ）テクニカル マ
ニュアル（Ｔｅｃｈｎｉｃａｌ Ｍａｎｕａｌ Ｒｅｖ
、Ａ）に記載された従来の画像圧縮・伸長装置の構成を
示す図である０図において、２０は圧縮・伸長処理ＬＳ
ＩであるＡｍ７９７１であり、２１は圧縮用の符号デー
タメモリ、２２は伸長用の符号データメモリ、２３は圧
縮用画像データメモリ、２４は伸長用画像データメモリ
である。
ｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ）社のＡ
ｍ７９７１（ＣＥ Ｐ ： Ｃｏｍｐｒｅｓｓｏｒ Ｅ
ｘｐａｎｄｅｒ Ｐｒｏｃｅｓｓｏｒ）テクニカル マ
ニュアル（Ｔｅｃｈｎｉｃａｌ Ｍａｎｕａｌ Ｒｅｖ
、Ａ）に記載された従来の画像圧縮・伸長装置の構成を
示す図である０図において、２０は圧縮・伸長処理ＬＳ
ＩであるＡｍ７９７１であり、２１は圧縮用の符号デー
タメモリ、２２は伸長用の符号データメモリ、２３は圧
縮用画像データメモリ、２４は伸長用画像データメモリ
である。
次に画像伸長時の動作について説明する。伸長用符号デ
ータメモリ２２には伸長されるべきモディファイドハフ
マン（ＭＨ）あるいはモディファイドリード（ＭＲ）符
号が収納されている。この符号化データは圧縮・伸長処
理ＬＳＩ２０のＤＭＡコントローラ３１によってシステ
ムバスＩ／Ｆ３０を介してＭＨ／ＭＲ伸長器２９に転送
される。
ータメモリ２２には伸長されるべきモディファイドハフ
マン（ＭＨ）あるいはモディファイドリード（ＭＲ）符
号が収納されている。この符号化データは圧縮・伸長処
理ＬＳＩ２０のＤＭＡコントローラ３１によってシステ
ムバスＩ／Ｆ３０を介してＭＨ／ＭＲ伸長器２９に転送
される。
ＭＨ／ＭＲ伸長器２９は符号化データを復号し、伸長さ
れた画像データはＤＭＡコントローラ３１によって画像
バスＩ／Ｆ３２を介して伸長用画像データメモリ２４に
書き込まれる。
れた画像データはＤＭＡコントローラ３１によって画像
バスＩ／Ｆ３２を介して伸長用画像データメモリ２４に
書き込まれる。
従来の画像圧縮・伸長装置は以上のように構成されてい
るので、画像伸長動作時に全ての画像データを伸長用画
像データメモリに書き込まねばならず、画像伸長処理に
時間がかかるといった問題点があった。
るので、画像伸長動作時に全ての画像データを伸長用画
像データメモリに書き込まねばならず、画像伸長処理に
時間がかかるといった問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、画像データメモリへの書き込み量を減らして
画像伸長処理時間の短縮化を図ることのできる画像伸長
装置を得ることを目的とする。
たもので、画像データメモリへの書き込み量を減らして
画像伸長処理時間の短縮化を図ることのできる画像伸長
装置を得ることを目的とする。
この発明に係る画像伸長装置は、モディファイドハフマ
ン符号のようなランレングス符号の伸長処理において、
画像データメモリを予め全て白クリアしておき、復号し
た白及び黒の画像データのうち、黒の画像データのみを
画像データメモリに書き込むようにしたものである。
ン符号のようなランレングス符号の伸長処理において、
画像データメモリを予め全て白クリアしておき、復号し
た白及び黒の画像データのうち、黒の画像データのみを
画像データメモリに書き込むようにしたものである。
この発明に係る画像伸長装置は、通常臼に比べてデータ
量の少ない黒の画像データのみを画像データメモリに書
き込むようにしたので、画像データメモリへの書き込み
回数を減らして画像伸長処理時間を短縮化することがで
きる。
量の少ない黒の画像データのみを画像データメモリに書
き込むようにしたので、画像データメモリへの書き込み
回数を減らして画像伸長処理時間を短縮化することがで
きる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による画像伸長装置を示し、
図において、１はモディファイドハフマン符号のような
ランレングス符号を復号化するとともに本装置の制御を
行う復号・制御回路、２は伸長用の画像メモリで、エア
ドレスにつき１ビツトの白黒データを記憶できるメモリ
、３は画像メモリ２のアドレスを与えるアドレスカウン
タ、４は加算器、５は書き込み画素数をカウントするダ
ウンカウンタである。
図において、１はモディファイドハフマン符号のような
ランレングス符号を復号化するとともに本装置の制御を
行う復号・制御回路、２は伸長用の画像メモリで、エア
ドレスにつき１ビツトの白黒データを記憶できるメモリ
、３は画像メモリ２のアドレスを与えるアドレスカウン
タ、４は加算器、５は書き込み画素数をカウントするダ
ウンカウンタである。
また６は伸長されるべきランレングス符号入力、７は画
像メモリ２への書き込みデータ（白あるいは黒）、８は
画像メモリ２への書き込みストローブ、９は復号された
白あるいは黒のランレングス、１０はアドレスカウンタ
３のリセット、１１はアドレスカウンタ３及びダウンカ
ウンタ５へのカウントクロック、１２はアドレスカウン
タ３へのロードストローブ、１３はダウンカウンタ５へ
のロードストローブ、１４はダウンカウンタ５の内容が
Ｏになったことを示すフラグ、１５はアドレスカウンタ
３から出力されるアドレス、１６は加算器４から出力さ
れるアドレス、１７は画像メモリ２から外部機器への画
像データ出力を示す。
像メモリ２への書き込みデータ（白あるいは黒）、８は
画像メモリ２への書き込みストローブ、９は復号された
白あるいは黒のランレングス、１０はアドレスカウンタ
３のリセット、１１はアドレスカウンタ３及びダウンカ
ウンタ５へのカウントクロック、１２はアドレスカウン
タ３へのロードストローブ、１３はダウンカウンタ５へ
のロードストローブ、１４はダウンカウンタ５の内容が
Ｏになったことを示すフラグ、１５はアドレスカウンタ
３から出力されるアドレス、１６は加算器４から出力さ
れるアドレス、１７は画像メモリ２から外部機器への画
像データ出力を示す。
次に動作について説明する。まず復号化に先立ち、復号
化・制御回路ｌは空き時間を利用して画像メモリ２の全
てのアドレスを白クリアする。即ち、アドレスカウンタ
３のリセットストローブ１０を出力し、アドレスカウン
タ３をゼロクリアする。そして書き込みデータ７を白に
セットし、画像メモリ２への書き込みストローブ８及び
アドレスカウンタへのクロック１１を同時に与え、画像
メモリ２に白データを書き込むとともにアドレスカウン
タ３をインクリメントさせる。この書き込み動作を画像
メモリの容量分繰り返すことにより、画像メモリ２の全
てのアドレスを白クリアする。
化・制御回路ｌは空き時間を利用して画像メモリ２の全
てのアドレスを白クリアする。即ち、アドレスカウンタ
３のリセットストローブ１０を出力し、アドレスカウン
タ３をゼロクリアする。そして書き込みデータ７を白に
セットし、画像メモリ２への書き込みストローブ８及び
アドレスカウンタへのクロック１１を同時に与え、画像
メモリ２に白データを書き込むとともにアドレスカウン
タ３をインクリメントさせる。この書き込み動作を画像
メモリの容量分繰り返すことにより、画像メモリ２の全
てのアドレスを白クリアする。
その後、アドレスカウンタ３を再びリセットし、復号処
理に備える。
理に備える。
次に復号処理についてその手順を述べる。
ランレングス符号は入力６から入力され、復号・制御回
路１でランレングスに復号される０例えば、第２図（ａ
）に示すようなモディファイドハフマン（ＭＨ）符号の
場合、図中（ｂ）のようなランレングスに復号される０
例えば°白６４゛は白のランレングス「６４」であり、
白が６４画素連続することを示す、なお、ＭＨ符号の復
号法については特公平１−３５５４２号公報などに詳し
い記述があるため、ここでは省略する。
路１でランレングスに復号される０例えば、第２図（ａ
）に示すようなモディファイドハフマン（ＭＨ）符号の
場合、図中（ｂ）のようなランレングスに復号される０
例えば°白６４゛は白のランレングス「６４」であり、
白が６４画素連続することを示す、なお、ＭＨ符号の復
号法については特公平１−３５５４２号公報などに詳し
い記述があるため、ここでは省略する。
さて、復号・制御回路１は復号したランレングスのうち
白についてはアドレスカウンタをランレングス分スキッ
プさせ、黒についてはランレングス分の黒画素を画像メ
モリ２に書き込む処理を行う。その手順を第２図のＭＨ
符号の例をもとに説明する。
白についてはアドレスカウンタをランレングス分スキッ
プさせ、黒についてはランレングス分の黒画素を画像メ
モリ２に書き込む処理を行う。その手順を第２図のＭＨ
符号の例をもとに説明する。
まず、最初のＭＨ符号の復号結果はメイクアップの白６
４であり、ランレングス「６４」が復号・制御回路１の
出力９に出力され、加算器４に入力される、アドレスカ
ウンタ３はゼロクリア状態であるため、その出力１５は
「Ｏ」である、従って、加算器４の出力１６は「６４」
となり、アドレスカウンタ３へのロードストローブ１２
を出力することにより、アドレスカウンタ３に「６４」
がロードされる０次のＭＨ符号の復号結果はターミネー
トの白２であり、ランレングス「２」を出力９に出力し
、アドレスカウンタへのロードストローブ１２を出力す
ることにより、６４＋２−６６がアドレスカウンタ３に
ロードされる。
４であり、ランレングス「６４」が復号・制御回路１の
出力９に出力され、加算器４に入力される、アドレスカ
ウンタ３はゼロクリア状態であるため、その出力１５は
「Ｏ」である、従って、加算器４の出力１６は「６４」
となり、アドレスカウンタ３へのロードストローブ１２
を出力することにより、アドレスカウンタ３に「６４」
がロードされる０次のＭＨ符号の復号結果はターミネー
トの白２であり、ランレングス「２」を出力９に出力し
、アドレスカウンタへのロードストローブ１２を出力す
ることにより、６４＋２−６６がアドレスカウンタ３に
ロードされる。
３番目のＭＨ符号の復号結果はターミネートの黒３であ
り、ロードストローブ１３を出力することによりランレ
ングス「３」をダウンカウンタ５にロードする。そして
、書き込みデータ７を黒にセットし、画像メモリへの書
き込みストローブ８及びアドレスカウンタ及びダウンカ
ウンタへのクロック１１を同時に与え、アドレスカウン
タ３がインクリメントされる直前に画像メモリ２にに黒
データを書き込む、復号・制御回路１は書き込みストロ
ーブを与える毎にダウンカウンタ５からのゼロフラグ１
４を監視し、ダウンカウンタ５が「０」になるまで書き
込みストローブを与えることにより、画像メモリ２に所
定の黒データを書き込むことができる。
り、ロードストローブ１３を出力することによりランレ
ングス「３」をダウンカウンタ５にロードする。そして
、書き込みデータ７を黒にセットし、画像メモリへの書
き込みストローブ８及びアドレスカウンタ及びダウンカ
ウンタへのクロック１１を同時に与え、アドレスカウン
タ３がインクリメントされる直前に画像メモリ２にに黒
データを書き込む、復号・制御回路１は書き込みストロ
ーブを与える毎にダウンカウンタ５からのゼロフラグ１
４を監視し、ダウンカウンタ５が「０」になるまで書き
込みストローブを与えることにより、画像メモリ２に所
定の黒データを書き込むことができる。
以下、上記のような手順で白のランレングスを復号した
場合は、アドレスカウンタ３をランレングス分スキップ
させ、黒のランレングスを復号した場合は、ランレング
ス分黒データを書き込むことにより、第２図（ｄ）に示
すように画像メモリ２上に画像データを伸長することが
できる。
場合は、アドレスカウンタ３をランレングス分スキップ
させ、黒のランレングスを復号した場合は、ランレング
ス分黒データを書き込むことにより、第２図（ｄ）に示
すように画像メモリ２上に画像データを伸長することが
できる。
なお、上記実施例ではランレングス符号として、モディ
ファイドハフマン符号の場合を示したが、フィル（Ｗｙ
ｌｅ）符号など他のランレングス符号でもよい。
ファイドハフマン符号の場合を示したが、フィル（Ｗｙ
ｌｅ）符号など他のランレングス符号でもよい。
以上のように、この発明に係る画像伸長装置によれば、
黒の画像データのみを画像データメモリに書き込むよう
にしたことにより、画像データメモリへの書き込み量を
減らして画像伸長処理時間を短縮化することができる。
黒の画像データのみを画像データメモリに書き込むよう
にしたことにより、画像データメモリへの書き込み量を
減らして画像伸長処理時間を短縮化することができる。
ｌ特に、ファクシミリなどに適用した場合、通常臼に比
べて黒のデータ量はかなり少なく、このため伸長処理時
間の大幅な短縮化を図ることができる。
べて黒のデータ量はかなり少なく、このため伸長処理時
間の大幅な短縮化を図ることができる。
第１図はこの発明の一実施例による画像伸長装置の構成
を示す図、第２図はＭＨ符号と伸長画像データの例を示
す図、第３図は従来の画像圧縮・伸長装置の構成を示す
図である。 図において、ｌは復号・制御回路、２は画像メモリ、３
はアドレスカウンタ、４は加算器、５はダウンカウンタ
である。 なお図中同一符号は同−又は相当部分を示す。
を示す図、第２図はＭＨ符号と伸長画像データの例を示
す図、第３図は従来の画像圧縮・伸長装置の構成を示す
図である。 図において、ｌは復号・制御回路、２は画像メモリ、３
はアドレスカウンタ、４は加算器、５はダウンカウンタ
である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）ファクシミリにおけるモディファイドハフマン符
号のようなランレングス符号を復号し画像データに伸長
する画像伸長装置において、 画像データメモリを予め全て白クリアしておき、復号し
た白及び黒の画像データのうち黒の画像データのみを該
画像データメモリに書き込むことを特徴とする画像伸長
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1323635A JPH03184473A (ja) | 1989-12-13 | 1989-12-13 | 画像伸長装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1323635A JPH03184473A (ja) | 1989-12-13 | 1989-12-13 | 画像伸長装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03184473A true JPH03184473A (ja) | 1991-08-12 |
Family
ID=18156926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1323635A Pending JPH03184473A (ja) | 1989-12-13 | 1989-12-13 | 画像伸長装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03184473A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0564111A2 (en) * | 1992-03-30 | 1993-10-06 | International Business Machines Corporation | Improvements in the decoding of run length code data for storage in a bit map memory |
-
1989
- 1989-12-13 JP JP1323635A patent/JPH03184473A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0564111A2 (en) * | 1992-03-30 | 1993-10-06 | International Business Machines Corporation | Improvements in the decoding of run length code data for storage in a bit map memory |
| EP0564111A3 (ja) * | 1992-03-30 | 1994-04-13 | Ibm |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0662262A (ja) | デジタル画像ｃｏｄｅｃ（圧縮及び伸長）プロセッサ用ブロック制御方法及び装置 | |
| US20110091124A1 (en) | System for multi-byte reading | |
| US5513301A (en) | Image compression and decompression apparatus with reduced frame memory | |
| US6490669B1 (en) | Memory LSI with compressed data inputting and outputting function | |
| JPH03184473A (ja) | 画像伸長装置 | |
| JP2005507592A (ja) | 垂直画素処理装置内でのビデオの画素サイズ変更のためのラインバッファの再使用 | |
| JP3508630B2 (ja) | デジタル画像入出力を備えるフレームバッファ装置および画像表示装置 | |
| KR101811774B1 (ko) | 그래픽 처리 장치 및 방법 | |
| JPH05204747A (ja) | 半導体メモリコントローラ | |
| JPH09247466A (ja) | 符号化装置 | |
| JPS62195979A (ja) | フアクシミリ符号変換装置 | |
| JPH0628150A (ja) | プログラム容量圧縮方法 | |
| JP3032160B2 (ja) | 可変長復号化器における出力デ−タの再配列方法及び回路 | |
| JPH06303439A (ja) | イメージデータ処理装置 | |
| JP2933029B2 (ja) | デジタル信号符号化／復号化回路 | |
| JPS63245067A (ja) | データ圧縮方法 | |
| JPH05244438A (ja) | 圧縮伸長回路 | |
| JPS62176374A (ja) | 画像データ処理装置 | |
| JPH0286267A (ja) | 半導体メモリ | |
| JPH08274999A (ja) | 画像データ処理方法および画像処理装置 | |
| JPH02170283A (ja) | 画像データの転送回路 | |
| JP2009065536A (ja) | 復号化装置及び復号化方法 | |
| JP2001515685A (ja) | 可変およびランレングス符号化データの受信 | |
| JPS62202677A (ja) | イメ−ジ処理装置 | |
| JPH02295277A (ja) | 画像データの並列処理装置 |