JPH05244438A - 圧縮伸長回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＪＢＩＧ方式の圧縮伸長回路の部品点数を減
らす。 【構成】 ＪＢＩＧ回路２０において作成した圧縮伸長
画像データを圧縮伸長ＤＭＡＣ（ダイレクトメモリアク
セスコントローラ）２１によりイメージメモリに格納す
る。次段階の圧縮／信号処理のためにイメージメモリの
圧縮／伸長画像データを圧縮伸長ＤＭＡＣ２１により読
出してＪＢＩＧ回路２０に入力することにより多段階の
圧縮／伸長処理をループ的に１つのＪＢＩＧ回路２０で
行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＪＢＩＧ方式で画像デ
ータの圧縮・伸長を行う圧縮伸長回路に関する。

【０００２】

【従来の技術】画像データの圧縮・伸長を行う方式（方
法）としてはいくつかの方式が提案されている。これら
の中でＪＢＩＧ方式と呼ばれる圧縮・伸長方式はＪＰＥ
Ｇ（Ｊｏｉｎｔ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅ
ｒｔｓ Ｇｒｏｕｐ）から分離したＪＢＩＧ（Ｊｏｉｎ
ｔ Ｂｉ−ｌｅｖｅｌ Ｉｍａｇｅ Ｇｒｏｕｐ）によ
り標準化作業が進められている圧縮・伸長方法である。

【０００３】この方法は画像電子学会誌第２０巻第１号
（１９９０）第４１頁〜第４９頁にその詳細が開示され
ている。簡単にＪＢＩＧ方式の圧縮伸長方法を説明す
る。

【０００４】図２１に示すような４×４画素の画素デー
タを圧縮する場合、たとえば４００ｄｐｉの４×４画素
の画像データＡ１〜Ａ１６を２００ｄｐｉの画像データ
Ｂ１〜Ｂ４に圧縮し、圧縮した画像データＢ１〜Ｂ４と
元画像データＡ１〜Ａ１６の差を符号化する。この圧縮
した画像データを新たに圧縮対象の画像データＡ１〜Ａ
１６として再び圧縮処理と符号化を行う。

【０００５】このようにして、１２．５ｄｐｉ程度の最
低解像度の画像データに圧縮して、符号化データと共に
最低解像度の画像データを通信や、保存記憶に用いる。
一方、最低解像度の画像データを伸長する場合は最低解
像度（１２．５ｄｐｉ）の画像データとその符号化デー
タを用いて１ランク上の解像度（２５ｄｐｉ）の画像デ
ータを作成し、以下、順次に高い解像度の画像データを
作成して行くことにより４００ｄｐｉの元の画像データ
に伸長する。

【０００６】また、ＪＢＩＧ方式では１つの圧縮画像デ
ータを作成するとき、図２１の例では、Ｂ４の画素位置
の圧縮画像データを作成する場合には、図２１の太線で
囲まれたＡ６〜Ａ８，Ａ１０〜Ａ１２，Ａ１４〜Ａ１６
の画素位置の高解像度画像データと、すでに圧縮されて
いるＢ１〜Ｂ３の画像データを重み付け演算式に代入し
て、Ｂ４の画素位置の圧縮画像データを決定する。

【０００７】なお、符号化に用いるデータも参照画素位
置の画像データを用いるが、符号化対象の画素位置近辺
の参照画素位置をその画素位置の画像データの内容に応
じて参照画素位置および個数を可変としている。

【０００８】このようなアルゴリズムで４００ｄｐｉの
画像データを１２．５ｄｐｉの画像データに圧縮するた
めの回路を図２２に示す。

【０００９】図２２において、フレームメモリ１８に格
納した４００ｄｐｉの１画面分の画像データを縮小回路
１１９で上述の演算手法で２００ｄｐｉの画像データに
圧縮し、圧縮した２００ｄｐｉの画像データをフレーム
メモリ１２０に一時格納する。以下、多段階的に最低解
像度の画像データが複数の縮小回路およびフレームメモ
リにより作成される。

【００１０】また、符号器１２５は４００ｄｐｉの画像
データと圧縮後の２００ｄｐｉ画像データを用いて２０
０ｄｐｉ用の符号化を行う。符号器１２４は２００ｄｐ
ｉの画像データと１００ｄｐｉの画像データを用いて１
００ｄｐｉ用の符号化を行う。以下、各段階毎に不図示
の符号器により圧縮した画像データに対応の符号化デー
タが作成される。

【００１１】伸長の場合は上述の逆の処理手順でフレー
ムメモリに格納された最低解像度の画像データと符号化
データを伸長器に入力し、１ランク上の解像度の画像デ
ータを復号化する。以下、多段階に画像データと符号化
データを用いて１ランク上の解像度の画像データを作成
する。

【００１２】

【発明が解決しようとする課題】ＪＢＩＧ方式の圧縮，
伸長回路では多段階的（階層的）に圧縮／または伸長処
理を行う必要があるので、圧縮／伸長回路を直列的に接
続しなければならず、このため、部品点数が多く回路構
成が複雑となり、しかも非常に高価な物になってしまう
という不具合が従来回路にはあった。

【００１３】そこで、本発明の目的は、上述の点に鑑み
て、構成部品の点数を減少し、回路構成を簡素化した圧
縮伸長回路を提供することにある。

【００１４】

【課題を解決するための手段】このような目的を達成す
るために、本発明は、ＪＢＩＧ方式により多段階的に画
像データの圧縮および／または伸長のいずれかの変形処
理を行う圧縮伸長回路において、１段階の前記変形処理
を行う信号処理回路と、記憶手段と、前記信号処理回路
において変形された画像データを前記記憶手段に書き込
む書き込み手段と、次段階の変形処理の対象として前記
記憶手段に書き込まれた画像データを読出し、当該読出
された画像データを前記信号処理回路に供給する読出し
手段と、を具え、前記書き込み手段の書き込み処理と前
記読出し手段の読出し処理を予め定めた回数だけ繰り返
し実行することで多段階の前記変形処理を行うことを特
徴とする。

【００１５】

【作用】本発明は、記憶手段，読出し手段，書き込み手
段および信号処理回路でループ回路を構成し、信号処理
回路で変形した画像データを繰り返し用いて、たとえば
４００ｄｐｉ→２００ｄｐｉ…１２．５ｄｐｉといった
画像データの圧縮処理やその逆の伸長処理を行う。

【００１６】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００１７】本発明の説明に先立って本発明を適用した
画像処理装置のシステム構成を図２を参照して説明す
る。図２において、以下の構成部がシステムバス１９に
接続されている。

【００１８】中央演算処理装置（ＣＰＵ）１：装置全体
の動作制御を司どる他、メインメモリ２の中のシステム
プログラムに従って画像編集処理を行う。

【００１９】メインメモリ２：ＣＰＵ１の実行するシス
テムプログラムや画像編集対象となる画像データを格納
するイメージメモリおよびその他、画像処理関連の各種
データを格納するワークメモリを内蔵する。

【００２０】入出力インターフェース（Ｉ／Ｏ）３：外
部機器との間でデータ転送を行う。

【００２１】ビデオＲＡＭ（ランダムアクセスメモリ）
４：ＣＲＴ（表示装置）５に表示する画像データを１画
面分格納する。ビデオＲＡＭ４の画像データがＣＲＴ５
により読出され、可視表示される。ビデオＲＡＭ４に格
納の画像データは１００ｄｐｉ（ドット／インチ）の解
像度を持つ）。

【００２２】ＬＡＮ（ローカルエリアネットワーク）イ
ンターフェース７：ＬＡＮに接続の他の画像処理装置と
の間でデータ転送を行う。

【００２３】圧縮伸長回路８：本発明に関わり、ＣＰＵ
１の指示で４００ｄｐｉの画像データを段階的に圧縮
し、１２．５ｄｐｉの圧縮符号化された画像データを作
成する。

【００２４】また、ＣＰＵ１の指示で１２．５ｄｐｉに
圧縮符号化された画像データを段階的に伸長し、４００
ｄｐｉの画像データに伸長復号化する。圧縮伸長回路８
はＪＢＩＧ方式で圧縮・伸長処理がなされる。圧縮伸長
回路８の内部構成については後で詳細に説明する。本実
施例では、スキャナー１４で読取った４００ｄｐｉの画
像データをフロッピーディスク１０やハードディスク１
１に保存記憶する際に１２．５ｄｐｉの圧縮符号化デー
タに変換し、この画像データをプリンタ１３に印刷する
場合に、フロッピーディスク１０またはハードディスク
１１の１２．５ｄｐｉの画像データを４００ｄｐｉの画
像データに伸長復号化する。

【００２５】ダイレクトメモリアクセスコントローラ
（ＤＭＡＣ）１５：ディスクインターフェース９やスキ
ャナー／プリンタインターフェース１２と接続し、入出
力機器（スキャナー１４，プリンタ１３）や記憶媒体
（フロッピーディスク１０，ハードディスク１１）の画
像データをメインメモリ２中の、ＣＰＵ１から指示され
たメモリ領域に対して読み／書きする。

【００２６】キーインターフェース１６：キーボード１
７やマウスと呼ばれる座標入力装置１８から入力された
情報をＣＰＵ１に転送する。

【００２７】圧縮伸長回路８の基本構成を図３に示す。

【００２８】図３において、圧縮伸長ＤＭＡＣ（ダイレ
クトメモリアクセスコントローラ）２１はＣＰＵ１から
圧縮または伸長の指示を受けると、メインメモリ２のイ
メージメモリの中から画像処理対象の画像データや伸長
時の符号データを順次に読出す読出し処理を行う。

【００２９】また、圧縮伸長ＤＭＡＣ２１はＪＢＩＧ回
路２０により段階的に圧縮または伸長される途中で作成
された画像データを上記イメージメモリに書き込む処理
と、次段階の画像データの作成に用いる画像データや圧
縮時の符号データを上記イメージメモリから読出す処理
をも行う。

【００３０】圧縮伸長ＤＭＡＣ２１が本発明の読出し手
段，書き込み手段として動作する。この読み書きのアク
セスのためにＲ／Ｗ（リード／ライト）信号が制御信号
線２２にアクセス対象のデータが信号源（データバス）
２４にアクセス用のアドレス信号が信号線（アドレスバ
ス）２３に送出される。圧縮伸長ＤＭＡＣ５０がイメー
ジメモリにアクセスする場合、圧縮伸長ＤＭＡＣ２１と
ＣＰＵ１との間で信号線５０を介してバスの調停処理が
行われ、ＣＰＵ１はバスの使用権を放棄する。

【００３１】また、圧縮伸長ＤＭＡＣ２１はイメージメ
モリから読出した画像データをその種類に対応させて信
号線２５，２６によりＪＢＩＧ回路（本発明の信号処理
回路）２０に供給すると共にＪＢＩＧ回路２０から出力
される圧縮画像データおよび符号化データを信号線２
７，２８を介して受信する。

【００３２】ＪＢＩＧ回路２０は圧縮に用いる参照画素
位置の画像データおよび参照画素位置の圧縮済画像デー
タを入力し、注目位置の圧縮画像データを作成する。画
像データの圧縮率は解像度で１／２と定めている。

【００３３】本発明は、たとえば４００ｄｐｉの画像デ
ータを２００ｄｐｉ→１００ｄｐｉ…１２．５ｄｐｉと
段階的に解像度を下げる場合に、従来例のような直列的
にＪＢＩＧ回路を用いるのではなく、１つのＪＢＩＧ回
路を繰り返しループ的に用いて、１ランク解像度を下げ
た画像データを作成すると共にこの圧縮処理に必要な画
像データ，圧縮済の画像データを圧縮伸長ＤＭＡＣ２１
によりイメージメモリに読み／書き（アクセス）するこ
とに特徴がある。

【００３４】図３の圧縮伸長ＤＭＡＣ２１の回路構成を
図１に示す。

【００３５】図１において、アドレスバッファ５１はシ
ステムバス１９上のアドレスバス２３（図３参照）と接
続し、メインメモリ２の中のイメージメモリに対して読
み／書き用のアドレス信号を供給する。

【００３６】アダーラッチ回路（加算回路）５３はレジ
スタ５４の保持する値とアドレスカウンタ５５の計数値
とを加算可能であり、制御部５７から加算指示があった
場合に、その加算結果をアドレスバッファに保持出力す
る。

【００３７】制御部５７から加算指示がない場合にアダ
ーラッチ回路５３はアドレスカウンタ５５の計数値をア
ドレスバッファ５１に保持出力する。

【００３８】アドレスカウンタ５５は制御部５７のロー
ド指示でスタートアドレスレジスタの保持するスタート
値から計数を開始する。アドレスカウンタ５５のイネー
ブル信号および計数用クロック（不図示）は制御部５７
から与えられる。また、レジスタ５４において保持する
値も制御部５７により可変設定される。

【００３９】制御部５７は、上記イメージメモリに読み
／書きする画像データの内容に応じてレジスタ５４にお
いて保持する値を決定する。

【００４０】データバッファ５２は制御部５７の指示に
応じてＪＢＩＧ回路２０内のＡ〜Ｄバッファ７０〜７３
のいずれかのバッファとデータの授受を行い、このデー
タをデータバス２４上に入出力する。データバッファ５
２の保持データが、イメージメモリ中のアドレスバッフ
ァ５１のアドレス値の示す記憶領域に読み／書きされ
る。

【００４１】データバッファ５２のデータをイメージメ
モリに読み／書きする場合には制御部５７からの指示で
アービター（調停回路）５８がＣＰＵ１との間で調停処
理を行ってシステムバス１９の使用権を獲得する。制御
部５７は、その他、データバッファ５２のデータの読み
／書きを指示するＲ／Ｗ信号を発生する。

【００４２】次に図３のＪＢＩＧ回路２０の回路構成を
図４を参照して説明する。

【００４３】図４においてＡバッファ７０は圧縮処理に
おいて、高解像度側の画像データ、より具体的には１ラ
イン中の２ＷＯＲＤ（６４ビット）を４ライン分を格納
可能である。この格納データの中の参照画素位置の画像
データが縮小器７４，符号復号器７５に送出される。Ａ
バッファ７０の格納データは圧縮伸長ＤＭＡＣ２１から
所定タイミングで供給される。Ａバッファ７０は伸長処
理には使用しない。

【００４４】Ｂバッファ７１は圧縮処理において、上記
４ライン分の高解像画像データに対応させた２ライン分
の圧縮済の１ランク（段階）下の低解像度画像データを
格納可能である。圧縮処理においてＢバッファ７１の格
納データは圧縮伸長ＤＭＡＣ２１から所定タイミングで
供給される。伸長処理においてはＤバッファ７３に格納
される符号化データと対応した２ライン分の伸長対象の
低解像画像データをＢバッファ７１に格納可能である。
このＢバッファ７１の格納データは圧縮伸長ＤＭＡＣ２
１から供給される。

【００４５】Ｃバッファ７２は２ＷＯＲＤ分の画像デー
タを格納可能であり、圧縮処理においては圧縮後の低解
像度画像データ１ＷＯＲＤ分を圧縮伸長ＤＭＡＣ２１に
保持出力し、伸長処理においては伸長後の高解像度画像
データを圧縮伸長ＤＭＡＣ２１に保持出力する。

【００４６】Ｄバッファ７３は圧縮処理においては符号
復号器７５において作成された符号化データを保持出力
する。Ｄバッファ７３は伸長処理においては、符号復号
器７５が必要とする符号化データを圧縮伸長ＤＭＡＣ２
１から受け取る。

【００４７】縮小器７４はＡバッファ７０の高解像度画
像データおよびＢバッファ７１の低解像度画像データの
中の参照画素位置の画像データを取り込み注目画素位置
の圧縮画像データ（低解像度画像データ）を作成し、Ｃ
バッファ７２に供給する。

【００４８】符号復号器７５は符号化処理において、Ａ
バッファ７０の画像データの中の符号化用参照画素位置
の画像データおよびＢバッファ７１の画像データの中の
符号化用参照画素位置の画像データを取り込み、符号化
データを作成する。作成の符号化データはＤバッファ７
３に出力される。

【００４９】符号復号器７５は伸長処理において、Ｄバ
ッファ７３の符号化データおよびＢバッファ７１の低解
像度データを順次に取り込み、復号化、すなわち伸長し
た高解像の画像データをＣバッファ７２に出力する。

【００５０】このような回路における回路動作を図５〜
図１３のフローチャートを参照しながら説明する。図５
〜図１３は圧縮伸長ＤＭＡＣ２１の処理手順を示すフロ
ーチャートである。

【００５１】（ｉ）圧縮処理 図２のメインメモリのイメージメモリには図１６の符号
２０１で示す記憶領域に圧縮対象の４００ｄｐｉの画像
データが格納されている。この画像データは説明の都合
上、１画面上の固定容量であるものとする。ＣＰＵ１か
ら圧縮処理についての起動指示を受けた圧縮伸長ＤＭＡ
Ｃ２１内の制御部５７（図１参照）は内部構成回路に対
して初期値設定を行った後、上記イメージメモリの記憶
領域２０１の先頭から２ワード４ライン分の画像データ
を読出しＡバッファ７０に取り込む（図５のステップＳ
１までの処理）。

【００５２】より具体的には、図８の処理手順に示すよ
うに初期化処理後、図１のアービター５８によりＣＰＵ
１からバス使用権を獲得する。バス使用権を獲得した
後、制御部５７はアドレスカウンタ５５の計数開始値
（図１４のタイミングチャートにおいて符号ＳＡで示
す）をアダーラッチ回路５３を介してアドレスバッファ
５１から出力する。この結果、第１ライン目の１ワード
分の画像データがイメージメモリから図１のデータバッ
ファ５２に読み込まれる。制御部５７はデータバッファ
５２のデータを図４のＡバッファ７０の１ライン目の格
納領域に転送させる。

【００５３】次に、制御部５７はイメージメモリにおけ
る２ライン目の先頭アドレスを設定するために、レジス
タ３４の格納値を変更し（図８の制御手順ではＳ１０１
のｉの値を２に更新する処理に対応）、２ライン目の画
像データをデータバッファ５２に読み込む。この後、制
御部５７の指示でデータバッファ５２の画像データをＡ
バッファ７０の２ライン目の格納領域に転送する。以
下、上述と同様の処理を繰り返し、４ライン×１ＷＯＲ
Ｄの画像データをイメージデータからＡバッファ７０に
取り込む。

【００５４】次に、制御部５７はアドレスカウンタ５５
のスタートアドレスを１ライン目の第２ＷＯＲＤ目に変
更し（図８のＳ１０２の処理に対応）、イメージメモリ
の画像データをＡバッファ７０に取り込む。以下、同様
にしてラインを変更し、第４ラインまでの第２ＷＯＲＤ
目の画像データをＡバッファ７０に取り込む。Ａバッフ
ァ７０へのデータ取り込みのための信号発生タイミング
を参考用に図１４に示しておく。なお、図１５は後述の
Ｂバッファへのデータ取り込みのための信号発生タイミ
ングを示す。

【００５５】以上で４ライン×２ＷＯＲＤ分の４００ｄ
ｐｉの画像データをＡバッファ７０に格納すると、この
後、縮小器７４，符号復号器７５が起動され、縮小器７
４では圧縮処理を開始し、符号復号器７５では符号化処
理を開始する。

【００５６】より具体的には、Ａバッファ７０およびＢ
バッファ７１の画像データの中から参照画素位置の複数
の画像データが縮小器７４に取り込まれ、注目画素位置
（図２１参照）の画像データが作成される。１ライン目
の圧縮処理開始時には圧縮画像データが作成されていな
いが、たとえばデフォルト値として“０”の圧縮画像デ
ータが存在するものとして先頭位置の圧縮画像データ
（２００ｄｐｉ）が作成される。作成された圧縮画像デ
ータはＢバッファ７１内の１ＷＯＲＤ目の先頭画素位置
に格納され、また、Ｃバッファ７２内の１ＷＯＲＤの先
頭画素位置に格納される。次に縮小器７４は注目画素位
置を１ライン上の第２番目の画素位置に移動し、この注
目画素位置に対する参照画素位置のＡバッファ７０の画
像データ（４００ｄｐｉ）とＢバッファ７１の画像デー
タ（２００ｄｐｉ）の画像データを用いて圧縮画像デー
タ（２００ｄｐｉ）を作成する。このときに先程作成さ
れた圧縮画像データが参照画素位置の画像データとして
用いられる。以下、縮小器７４はライン方向に沿って圧
縮画像データを作成して行く。符号復号器７５でもＡバ
ッファ７０およびＢバッファ７１の参照画素位置の画像
データを用いて符号化を行いＤバッファ７３に作成の符
号化データを書き込んで行く（図５のステップＳ２の処
理）。

【００５７】このようにして、圧縮処理と符号化処理を
互いに同期させて実行する（図５のステップＳ２と図６
のステップＳ４Ａとの間のループ処理）。本実施例の場
合Ａ〜Ｄバッファにはシフトレジスタ（またはＦＩＦＯ
メモリ）を使用しているので、Ａバッファ７０では４ラ
イン分の画像データが圧縮処理毎に格納位置をシフトし
て行く。このため、図１８のＰ２の状態になったとき、
すなわち、１ＷＯＲＤ分の圧縮処理が終了した時点でＡ
バッファ７０からはＡ−ｅｍｐｔｙ信号が出力される。
制御部５７ではこのＡ−ｅｍｐｔｙ信号の入力を検知す
ると、イメージメモリから４ライン×１ＷＯＲＤ分の画
像データを読取り、Ａバッファ７０に補充転送する（図
６のステップＳ４）。

【００５８】同様に、Ｃバッファ７２では図１９に示す
ように１ＷＯＲＤ分の圧縮画像データを格納すると、こ
の圧縮画像データを制御部５７の指示でイメージメモリ
の２００ｄｐｉ画像データ記憶領域２０２（図１６参
照）に書き込んで行く（図５のステップＳ３）。

【００５９】イメージメモリに対する読み／書き処理は
図８を用いて説明したステップＳ１の詳細処理とほぼ同
様であるので（但し、読み／書き用アドレスが異な
る）、図９，図１０に上記ステップＳ３，Ｓ４の詳細処
理手順を示すに留める。

【００６０】また、図５，図６の制御手順には図示しな
かったが、Ｄバッファ７３についても１ＷＯＲＤ分の符
号化データが作成された時点でイメージメモリの符号化
データ格納領域２０３（図１６参照）に、作成の符号化
データを制御部５７の指示で書き込む。このための詳細
手順を図１１に示しておく。

【００６１】このようにして、１ライン分の圧縮画像デ
ータを作成すると（図６のステップＳ４ＡのＹＥＳ判
定）、制御部５７は、イメージメモリ中の４００ｄｐｉ
画像データの第１ライン目から４ライン×２ＷＯＲＤ分
の画像データを読出すために、レジスタ群の初期設定値
を決定し、Ａバッファ７０に４ライン×２ＷＯＲＤ分の
画像データ（４００ｄｐｉ）を取り込む。次に、制御部
５７は上記４００ｄｐｉの画像データと併せ使用する２
００ｄｐｉの圧縮済の画像データ２ライン分×２ＷＯＲ
Ｄをイメージメモリの記憶領域２０１から読出し、Ｂバ
ッファ７１に転送する。

【００６２】以下、制御部５７は縮小器７４および符号
復号器７５に圧縮処理，符号化処理を実行させる。この
間制御部５７はＡ〜Ｄバッファ７０〜７３の格納状態を
監視し、Ａバッファ７０，Ｂバッファ７１については１
ＷＯＲＤ分の圧縮，符号化処理が終了すると、イメージ
メモリからそれぞれの解像度に応じた画像データを読出
し、各バッファに補充する。またＣバッファ７２，Ｄバ
ッファ７３については１ＷＯＲＤ分のデータが格納され
る毎にイメージメモリ側の対応記憶領域に制御部５７の
指示で書き込みを行う。このような処理を圧縮画像デー
タを１ライン分について実行する（図６のステップＳ３
Ａ〜ステップＳ８Ａのループ処理）。

【００６３】以下、このようなラインごとの圧縮処理を
１回の転送単位である１ストライプ分実行して、本制御
手順を終了する。

【００６４】次に、制御部５７はイメージメモリ中の２
００ｄｐｉ画像データ領域２０２の画像データを圧縮対
象として図５〜図１１の処理手順により１００ｄｐｉの
画像データを作成し、イメージメモリの１００ｄｐｉ画
像データ領域２０４に作成の圧縮データを書き込む。ま
た、作成した符号化データを記憶領域２０５に書き込
む。

【００６５】このようにして、制御部５７は圧縮画像対
象データの解像度変更回数を内部カウンタにより計数
し、１２．５ｄｐｉ画像データに到達する回数を計数し
たときに、上述の圧縮処理を終了する。

【００６６】このようにして、所定の解像度まで画像デ
ータを圧縮符号化すると、ＣＰＵ１は制御部５７からの
終了信号に応じて、イメージメモリ中の１２．５ｄｐｉ
記憶領域の圧縮画像データおよび各記憶領域の多段階の
符号化データを読出し、ユーザから指定されたディスク
に保存記憶させる。以下、このような処理を、たとえ
ば、１画面分の４００ｄｐｉ画像データ群もしくは指定
された４００ｄｐｉの画像データ群についての圧縮処理
を圧縮伸長回路８により実行する。

【００６７】（ｉｉ）復号化処理 復号化処理の処理手順内容を図１２，図１３に示す。

【００６８】イメージメモリ中の記憶領域３０１，３０
２…に１２．５ｄｐｉの最低解像度の画像データおよび
各段階の符号化データがＣＰＵ１により記憶されてい
る。

【００６９】圧縮伸長ＤＭＡＣ２１の制御部５７はイメ
ージメモリ中の１２．５ｄｐｉの画像データをＪＢＩＧ
回路２０内のＢバッファ７１（図４参照）１２．５ｄｐ
ｉ用の符号化データをＤバッファ７３に転送し、符号復
号器７５に復号化を実行させる。復号化（１２．５→２
５ｄｐｉ）された画像データはＣバッファ７２に書き込
まれる。

【００７０】制御部５７は１ＷＯＲＤ毎に復号化された
画像データをイメージメモリ中の対応記憶領域（この場
合、領域３０５）に書き込むと共に、Ｂバッファ７１，
Ｄバッファ７３については１ＷＯＲＤ単位でデータの補
充を行う。

【００７１】このようにして、１ストライプ分の１２．
５ｄｐｉ画像データを２５ｄｐｉの画像データに復号化
すると制御部５７は２５ｄｐｉの画像データを伸長対象
として新たな伸長制御を実行する。以下、上述の伸長処
理を繰り返して圧縮伸長回路８は４００ｄｐｉの画像デ
ータを作成する。この後、ＣＰＵ１はこの４００ｄｐｉ
の画像データをイメージメモリから読出して、プリンタ
１３に印刷出力させたり、画像編集処理等を実施する。

【００７２】本実施例の他に次の例を実施できる。

【００７３】１）本実施例では、４００ｄｐｉの画像デ
ータを１２．５ｄｐｉの画像データに圧縮してフロッピ
ーディスク１０に格納すると共に、圧縮途中で作成され
た１００ｄｐｉの画像データをＣＲＴ５の表示に用い
る。このために、段階的に圧縮された画像データを全て
イメージメモリに格納しているが、途中段階の圧縮画像
データを不要とする場合は２段階分のメモリ記憶領域を
用意すればよい。すなわち、図２０に示すように、第１
のメモリ記憶領域に４００ｄｐｉ画像データを記憶し、
圧縮した２００ｄｐｉ画像データを第２のメモリ記憶領
域に記憶する。次に第１のメモリ記憶領域を消去後、圧
縮した１００ｄｐｉを第１のメモリ記憶領域に記憶す
る。このようにして交互に２つのメモリ記憶領域に圧縮
した画像データを記憶することによって、圧縮処理に必
要なメモリ領域を減らすことができる。なお、伸長処理
も上述と同様に２つのメモリ記憶領域だけで実施できる
ことは言うまでもない。

【００７４】２）本実施例では画像編集用に用いるイメ
ージメモリに圧縮／伸長データを格納しているが、圧縮
伸長回路８内に専用的にメモリを設けてもよい。この場
合、デュアルポートメモリを用いると、ＣＰＵ１は圧縮
伸長回路８の処理と並行してデュアルポートメモリに例
えば圧縮対象の画像データの書き込み、圧縮完了後の画
像データの読出しを行うことができる。

【００７５】３）本実施例では圧縮伸長回路８で、保存
記憶用の画像データを作成する例を示したが、ファクシ
ミリ装置に本発明の圧縮伸長回路を用いてデータ送受信
用に画像データの圧縮伸長処理を行ってもよい。

【００７６】４）本実施例では圧縮伸長ＤＭＡＣ２１内
の制御部５７にデジタルプロセッサを使用することを考
慮して、イメージメモリに対してアクセスするデータを
図１のデータバッファ５２に格納し、ＪＢＩＧ回路２０
内のＡ〜Ｄバッファ７０〜７３に分配している。しかし
ながら制御部５７をレジスタやタイミング発生回路等で
構成する場合には、Ａ〜Ｄバッファ７０〜７３のそれぞ
れに制御部５７およびイメージメモリに対する読出し回
路または書き込み回路を専用的に設けてもよい。この場
合、各Ａ〜Ｄバッファ毎に独自にイメージメモリに対し
て直接Ａ〜Ｄのバッファからアクセスすることが可能と
なり、図１のデータバッファ５２は不要となるが、複数
のバッファのアクセスタイミングが同時とならないよう
に調停回路を設ける必要がある。

【００７７】５）本実施例では４００ｄｐｉから１２．
５ｄｐｉまで画像データの解像度を下げる例を示した
が、全画面白画像またはべた黒画像のように圧縮画像デ
ータの内容と圧縮前の画像データの内容に変化がみられ
ない場合は途中で圧縮処理を中止させてもよい。この場
合は上記両画像データの差を演算器により算出し、算出
結果（差）としきい値との比較を比較器により行う。上
記差がしきい値以下になったときに比較器の判定信号を
中止信号として制御部５７に供給する。

【００７８】

【発明の効果】以上、説明したように、本発明によれ
ば、縮小回路および符号化・復号化回路は１組だけで多
段階の圧縮，伸長処理が可能となる。このため従来より
回路部品点数を減少させることができると共に回路構成
も簡単となる。

【図面の簡単な説明】

【図１】図３の圧縮伸長ＤＭＡＣ２１の回路構成を示す
ブロック図である。

【図２】本発明を適用した画像処理装置のシステム構成
を示すブロック図である。

【図３】図２の圧縮伸長回路８の基本構成を示すブロッ
ク図である。

【図４】図３のＪＢＩＧ回路２０の回路構成を示すブロ
ック図である。

【図５】圧縮伸長ＤＭＡＣ２１の処理手順を示すフロー
チャートである。

【図６】圧縮伸長ＤＭＡＣ２１の処理手順を示すフロー
チャートである。

【図７】圧縮伸長ＤＭＡＣ２１の処理手順を示すフロー
チャートである。

【図８】圧縮伸長ＤＭＡＣ２１の処理手順を示すフロー
チャートである。

【図９】圧縮伸長ＤＭＡＣ２１の処理手順を示すフロー
チャートである。

【図１０】圧縮伸長ＤＭＡＣ２１の処理手順を示すフロ
ーチャートである。

【図１１】圧縮伸長ＤＭＡＣ２１の処理手順を示すフロ
ーチャートである。

【図１２】圧縮伸長ＤＭＡＣ２１の処理手順を示すフロ
ーチャートである。

【図１３】圧縮伸長ＤＭＡＣ２１の処理手順を示すフロ
ーチャートである。

【図１４】圧縮伸長ＤＭＡＣ２１内の信号発生タイミン
グを示すタイミングチャートである。

【図１５】圧縮伸長ＤＭＡＣ２１内の信号発生タイミン
グを示すタイミングチャートである。

【図１６】圧縮処理におけるイメージメモリの格納情報
の内容を示す説明図である。

【図１７】伸長処理におけるイメージメモリの格納情報
の内容を示す説明図である。

【図１８】図４のＡバッファ７０へのデータ格納タイミ
ングを示す説明図である。

【図１９】図４のＢバッファ７１からのデータ出力タイ
ミングを示す説明図である。

【図２０】他の実施例のデータ記憶例を示す説明図であ
る。

【図２１】圧縮処理における注目画素と参照画素の関係
を示す説明図である。

【図２２】従来回路の回路構成を示すブロック図であ
る。

【符号の説明】

１ ＣＰＵ ８ 圧縮伸長回路 ２０ ＪＢＩＧ回路 ２１ 圧縮伸長ＤＭＡＣ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ＪＢＩＧ方式により多段階的に画像デー
   タの圧縮および／または伸長のいずれかの変形処理を行
   う圧縮伸長回路において、 １段階の前記変形処理を行う信号処理回路と、 記憶手段と、 前記信号処理回路において変形された画像データを前記
   記憶手段に書き込む書き込み手段と、 次段階の変形処理の対象として前記記憶手段に書き込ま
   れた画像データを読出し、当該読出された画像データを
   前記信号処理回路に供給する読出し手段と、 を具え、前記書き込み手段の書き込み処理と前記読出し
   手段の読出し処理を予め定めた回数だけ繰り返し実行す
   ることで多段階の前記変形処理を行うことを特徴とする
   圧縮伸長回路。