JP3127883B2 - 画像処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像処理装置に関
し、特に、ディジタルテレビ、テレビ電話、或いはパー
ソナルコンピュータ等で静止画像圧縮データを復号化す
る場合に好適に使用できる画像処理装置に関する。

【０００２】

【従来の技術】従来の画像処理装置には、静止画像の予
測符号化として、例えば２次元予測方式を用いるものが
ある。この方式では、１ライン上のいくつかの画素値と
直前の画素値とが次のレベルの予測に用いられる。この
際に、予測誤差信号（差分値）が量子化され、この量子
化値そのものではなく量子化番号が可変長符号化されて
伝送される。このような方式は、予測に用いる予測係数
が１に設定される場合に、２次元ＤＰＣＭ(Differentia
l Pulse Code Modulation)と呼ばれる。

【０００３】２次元ＤＰＣＭでは、ラスタ・スキャンさ
れた静止画像データを静止画像圧縮データとしてフレー
ムバッファに格納する際に、各ラインにおける第１画素
値にのみ符号化しない真値データを格納し、この第１画
素値に後続する第２以降の画素値を、前画素値との差分
値を符号化した符号化データとしてフレームバッファに
格納する。これにより、実際の画像サイズ当たりのメモ
リ消費量を減少させて圧縮処理する。

【０００４】一方、２次元ＤＰＣＭで圧縮された画像デ
ータを復号処理する場合には、真値データである各ライ
ンにおける第１画素値をフレームバッファから読み出
し、この第１画素値に後続する第２以降の画素値を、復
号化回路が前画素値との差分値に基づいて各画素値毎に
順次に復号化する。

【０００５】

【発明が解決しようとする課題】上記従来の画像処理装
置では、静止画像圧縮データの任意の領域を復号化して
表示出力する際に、表示領域の基端側（通常は左側）
の、各ラインの第１画素が含まれる表示領域外データ
を、フレームバッファから１画素データずつ読み出して
復号化している。このため、表示領域外データのデータ
量が多い場合には、表示開始タイミングに対して、デー
タ処理開始タイミングを充分に早くするしなければなら
ず、この実現のためシーケンスが複雑になる。

【０００６】また、復号処理は、復号化した表示領域の
画素データを復号化データバッファに一時格納しなが
ら、復号化回路とは別の専用の拡大／縮小回路を用い
て、拡大／縮小処理を施す。このため、復号化処理回路
と拡大／縮小回路とを夫々専用回路として別個に備えな
ければならず、回路規模が大きくなる。この場合に、復
号処理速度を上げるためには、より容量の大きいデータ
バッファが必要になる。

【０００７】本発明は、上記に鑑み、表示領域の開始点
より基端側の画素データの復号処理を高速で行って、復
号処理及び拡大／縮小処理全体の実行速度を向上するこ
とができる画像処理装置を提供することを目的とする。
本発明は更に、拡大／縮小処理のための専用バッファを
不要にできる画像処理装置を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明の画像処理装置は、入力される差分符号化さ
れた画像圧縮データの任意の領域を復号処理及び拡大／
縮小処理して、表示領域開始点から表示領域終了点まで
の間に表示する画像処理装置において、複数の復号化回
路であって、各復号化回路が順次に作動して画像圧縮デ
ータに含まれる１つの画素データを取り込んで、該各画
素データに対応する復号値データを出力する復号化回路
と、表示すべき画像データのアドレスが表示領域開始点
に到達したことを検出する検出手段とを備え、前記表示
領域開始点に到達したことが検出されるまでは、画像圧
縮データに含まれる画素データを１つずつ取り込んだ前
記複数の復号化回路の全てを１クロックのタイミングで
動作させる復号化処理を繰り返し実行することを特徴と
する。

【０００９】本発明の画像処理装置では、表示領域開始
点より基端側の画素データを、復号化回路の最大個数分
ずつ１クロックで繰り返し復号化できるので、表示領域
開始点までの画素データの復号処理を高速化することが
でき、復号処理及び拡大／縮小処理全体の実行速度を向
上させることができる。

【００１０】ここで、前記検出手段は、画像圧縮データ
中に真値データが現れる間隔と、表示領域開始点、表示
領域終了点及びデータアドレスとを取り込んで、画像圧
縮データから取り込んだ画素データが、表示領域内デー
タであるか否かと、真値データであるか符号化データで
あるかとを判別するデータ属性判別回路を備えることが
好ましい。この場合に、画像処理装置全体の回路構成を
簡素化できる。

【００１１】好ましくは、前記検出手段が、設定された
拡大／縮小率に基づいてアドレス増分を演算し、復号処
理におけるアドレス増分を表示領域開始点の前後で切り
替える拡大／縮小回路を備える。これにより、拡大／縮
小処理を円滑に行うことができる。

【００１２】更に好ましくは、前記検出手段は、画像圧
縮データに付された見出しデータに従って、前記復号化
回路に入力される画素データのアドレスを演算し、入力
画素データが表示領域外データであるときには前記復号
化回路の個数分だけアドレスを増加させ、表示領域内デ
ータであるときには与えられた拡大／縮小率に従ってア
ドレスを増加させるデータアドレス生成回路を備える。
これにより、拡大／縮小処理を円滑に行うことができ
る。

【００１３】好適には、前記複数の復号化回路からの各
復号値データを夫々ラッチする、前記復号化回路と同数
のラッチ回路を更に備えており、前記検出手段によって
表示領域開始点に到達したことが検出されてからは、前
記各ラッチ回路が、各復号値データを夫々ラッチしてか
ら前記アドレス増加分に対応した順序で出力することに
よって、前記表示領域内の画素データを拡大／縮小処理
する。これにより、拡大／縮小処理のための専用バッフ
ァが不要になり、回路規模を小さくすることができる。

【００１４】また、前記複数の復号化回路の最終段から
の復号値データをラッチしてから、前記複数の復号化回
路の最前段と、装置外部とに夫々出力する１つのラッチ
回路を更に備えることが好ましい。これにより、より簡
素な構成によって復号処理及び拡大／縮小処理を実現で
きる。

【００１５】

【発明の実施の形態】図面を参照して本発明を更に詳細
に説明する。図１は、本発明の第１実施形態例における
画像処理装置を示すブロック図である。画像処理装置１
０は、フレームバッファ１２と、復号装置１１と、フレ
ームバッファ１２及び復号装置１１を夫々制御するＣＰ
Ｕ１４とを備えている。

【００１６】フレームバッファ１２には、外部から送信
される差分符号化された静止画像圧縮データが取り込ま
れ、これに伴って、データアドレス生成回路１９には、
静止画像圧縮データに付された見出しデータが入力され
る。

【００１７】復号装置１１は、静止画像圧縮データをフ
レームバッファ１２から読み出し、この静止画像圧縮デ
ータに対して復号処理及び拡大／縮小処理を施し、その
復号画像データを表示装置１３に出力する。復号装置１
１は、フレームバッファ１２から読み込んだ静止画像圧
縮データを一時格納する入力バッファ１５と、セレクタ
１６と、シフタ１７と、データアドレス生成回路１９と
を備えている。復号装置１１は更に、拡大／縮小回路１
８と、データ属性判別回路２０と、並列に配置された４
個の復号化回路２１〜２４と、並列に配置され、復号化
した１画素分のデータを一時格納（ラッチ）するラッチ
回路０〜３と、データ補間回路２９とを備える。

【００１８】データ属性判別回路２０は、フレームバッ
ファ１２に格納された静止画像圧縮データ中に真値デー
タが現れる間隔と、表示領域開始点、表示領域終了点及
びデータアドレスとを入力し、入力バッファ１５に一時
格納された静止画像圧縮データが表示領域内データであ
るか否かと、各画素値が真値データであるか符号化デー
タであるかとを判別する。

【００１９】データアドレス生成回路１９は、フレーム
バッファ１２に格納された静止画像圧縮データに付され
た見出しデータに従って、復号化回路２１〜２４に入力
される画素データのアドレスを生成する。つまり、デー
タアドレス生成回路１９は、入力される画素データが表
示領域外データである場合には、復号化回路２１〜２４
の個数分、つまり４個分だけアドレスを増加させ、ま
た、入力される画素データが表示領域内データである場
合には、与えられた拡大／縮小率に従ってアドレスを増
加させる。

【００２０】図２は、データアドレス生成回路１９及び
データ属性判別回路２０の機能を模式的に示すブロック
図である。データアドレス生成回路１９は、加算器３１
及びアドレス保持Ｆ／Ｆ（フリップフロップ）３２を、
データ属性判別回路２０は、比較器３３、３４、３５を
夫々備えている。

【００２１】加算器３１は、アドレス増分と、アドレス
保持Ｆ／Ｆ３２からのフィードバック出力とを加算し
て、加算値をアドレス保持Ｆ／Ｆ３２に出力する。アド
レス保持Ｆ／Ｆ３２には、最初、フレームバッファ１２
に格納された静止画像圧縮データの１ライン分に関する
アドレス初期値が入力され、このアドレス初期値がその
まま比較器３３に出力される。このアドレス初期値は、
アドレス増分と共に加算器３１に入力され、双方が加算
されてアドレス保持Ｆ／Ｆ３２に出力される。アドレス
保持Ｆ／Ｆ３２から出力されるアドレス値は、比較器３
３で表示領域開始点と比較され、比較器３４で表示領域
終了点と比較され、比較器３５で真値データアドレスと
比較される。この結果、比較器３３は、画素データのア
ドレスが表示領域外であるか否かを判定し、また、画素
データのアドレスが表示領域開始点に到達した時点で、
拡大／縮小回路１８に向けて拡大／縮小イネーブルを出
力する。一方、比較器３４では、アドレス保持Ｆ／Ｆ３
２の出力であるアドレス値と表示領域終了点とを比較
し、双方の値が等しくなった時点で初期化イネーブルを
出力する。更に、比較器３５では、対象となる画素デー
タが真値データであるか符号化データであるかを判定す
る。

【００２２】各復号化回路２１〜２４は、相互に同じ構
成を有しており、データ属性判別回路２０により真値デ
ータであると判別された画素データが入力されたときに
はこの入力を出力側にスルーする。また、各復号化回路
２１〜２４は、所定の差分をもつ符号化データを入力し
たときには、前段の復号化回路の出力に基づいて上記符
号化データを復号化して、この符号化データに対応する
復号値データとして出力する。ここで、復号化回路２１
〜２４により復号化される画素データの個数は、データ
属性判別回路２０及び表示データアドレス生成回路１９
の各出力によって決まる。

【００２３】図３は、各復号化回路に共通な構成を模式
的に示すブロック図である。復号化回路２１〜２４は夫
々、入力バッファ１５から、画素データと符号化データ
とを入力し、各データに対応する復号値データとして出
力するもので、所定の差分値をもつ符号化データを復号
化するデコーダ４０と、復号化したデータと前画素デー
タとを加算して復号値データを出力する加算器３６とか
ら構成される。

【００２４】図４は、拡大／縮小回路１８の構成を模式
的に示すブロック図である。拡大／縮小回路１８では、
データ属性判別回路２０から拡大／縮小イネーブルが入
力されると、この拡大／縮小イネーブルをＤＤＡ(Digit
al Differential Analyzer)３７とセレクタ３８とに夫
々取り込む。ＤＤＡ３７は、拡大／縮小イネーブルが入
力された時点で、与えられた拡大／縮小率に基づいてア
ドレス増分（０〜４）を演算し、アドレス増分値をセレ
クタ３８に出力する。セレクタ３８は、拡大／縮小イネ
ーブルが入力された時点で、表示領域開始点以降の拡大
／縮小時におけるアドレス増分値と、表示領域開始点未
満の高速復号時におけるアドレス増分値とを切り替え
る。

【００２５】図５は、入力バッファ１５及びシフタ１７
の各構成を模式的に示すブロック図である。入力バッフ
ァ１５は、各１画素分のデータをラッチする４つずつの
ラッチ回路１５ａとラッチ回路１５ｂとを有しており、
左から４つ目までのラッチ回路１５ａにはフレームバッ
ファ１２からの４画素データが一時格納される。この４
画素データは、シフタ１７を介して４つのラッチ回路１
５ｂにシフトされる。これにより、空いた４つのラッチ
回路１５ａには、次の４画素データが入力される。この
動作を繰り返し実行することにより、４つのラッチ回路
１５ａには絶えず新しい画素データが格納される。

【００２６】また、データ補間回路２９は、ラッチ回路
０〜３から夫々取り込んだ各４画素データに対する重み
づけ処理を行った後、表示装置１３に出力する。

【００２７】なお、本実施形態例では、データアドレス
生成回路１９及びデータ属性判別回路２０は、カウンタ
とコンパレータとから夫々簡単に構成することができ
る。

【００２８】上記構成の画像処理装置の動作を図１及び
図６を参照して説明する。図６は、本画像処理装置の復
号処理及び拡大／縮小処理に関する動作を示すフローチ
ャートであり、図中のＮは拡大／縮小率である。０＜Ｎ
＜１であれば縮小、Ｎ=１であれば等倍、Ｎ＞１であれ
ば拡大となる。縮小時の１／Ｎが整数でない場合には丸
め処理を行う。

【００２９】操作者による操作に従って、ＣＰＵ１４
が、差分符号化された静止画像圧縮データをフレームバ
ッファ１２に取り込ませる。このとき、データアドレス
生成回路１９には、静止画像圧縮データに付された見出
しデータが入力される。処理が開始されると、ＣＰＵ１
４は、データアドレス生成回路１９のアドレスデータを
初期化すると共に、復号化回路２１〜２４に内蔵された
各デコーダを初期化する。

【００３０】次いで、データ属性判別回路２０が、ＣＰ
Ｕ１４の制御に基づいて、フレームバッファ１２に格納
された静止画像圧縮データ中で表示領域開始点より前方
且つ最も表示領域開始点に近い真値データが現れる間隔
と、表示領域開始点、表示領域終了点及びデータアドレ
スとをデータアドレス生成回路１９から取り込む。デー
タ属性判別回路２０は更に、入力バッファ１５に一時格
納されたデータが、表示領域内データであるか否かと、
真値データ及び符号化データのいずれであるかとを夫々
判定する。

【００３１】次いで、データアドレス生成回路１９が、
復号化回路２１〜２４に入力される各画素データに関す
るアドレス増分を生成する（ステップＳ１）。この場合
に、入力データが表示領域外データであれば、復号化回
路の最大個数分ずつ、つまり４つの画素データ分ずつ高
速で復号処理するため、４つ分だけアドレスを増加させ
る。一方、入力データが表示領域内データであれば、拡
大／縮小回路１８からの拡大／縮小率データに従ってア
ドレスを増加させる。

【００３２】例えば、入力データが表示領域外データで
ある場合には、ＣＰＵ１４は、データ属性判別回路２０
がステップＳ２で表示領域開始点を検出するまで、入力
バッファ１５及びセレクタ１６を介して、４画素データ
ずつ取り込ませて復号処理を実行する。

【００３３】図７は、アドレス増分を４として復号処理
する際の動作を示す要部のブロック図である。ここで、
画像表示における基端側の真値データが復号化回路２１
に入力されると、この真値データがそのままラッチ回路
０にスルーされる。これにより、復号化回路２２が、前
画素値である真値データと差分１の符号化データとに基
づいて、ラッチ回路１に復号値データ１を出力する。ま
た、復号化回路２３が、前画素値である復号値データ１
と差分２の符号化データとに基づいて、ラッチ回路２に
復号値データ２を出力する。これにより、最終段の復号
化回路２４が、前画素値である復号値データ２と差分３
の符号化データとに基づいて、ラッチ回路３に復号値デ
ータ３を出力する。

【００３４】ラッチ回路３に出力された復号値データ３
は、同時に復号化回路２１の入力となるので、復号化回
路２１では、前画素値である復号値データ３と差分０の
符号化データとに基づいて、ラッチ回路０に復号値デー
タ４を出力する。これにより、復号化回路２２が、前画
素値である復号値データ４と差分１の符号化データとに
基づいて、ラッチ回路１に復号値データ５を出力する。
また、復号化回路２３が、前画素値である復号値データ
５と差分２の符号化データとに基づいて、ラッチ回路２
に復号値データ６を出力する。これにより、最終段の復
号化回路２４が、前画素値である復号値データ６と、差
分３の符号化データとに基づいて、ラッチ回路３に復号
値データ７を出力する。つまり、ラッチ回路０〜３の各
内容は、前段の復号化回路２１〜２４の出力で更新され
る。

【００３５】この後、データ属性判別回路２０によっ
て、データアドレスが表示領域開始点に到達したことが
検出されると、拡大／縮小回路１８から拡大／縮小イネ
ーブル及び拡大／縮小率が出力される（ステップＳ
２）。この場合、各ラッチ回路０〜３が、各復号値デー
タを夫々ラッチしてから、拡大／縮小率に対応したアド
レス増加分に対応する順序で出力することにより、表示
領域内の画素データを拡大／縮小処理する（ステップＳ
５）。

【００３６】次いで、データ属性判別回路２０によっ
て、データアドレスが表示領域終了点に到達したことが
検出された時点で、最初の処理に戻り、静止画像圧縮デ
ータにおける次のラインに対する復号処理を開始する。

【００３７】そして、入力バッファ１５内に一時格納し
た静止画像圧縮データの全てのラインに対する復号処理
が終了した時点で、フレームバッファ１２から新たに静
止画像圧縮データを読み出して入力バッファ１５に一時
格納し、上述の処理を繰り返し実行する。

【００３８】以上のように本実施形態例では、データ属
性判別回路２０が表示領域開始点を検出するまで、１ク
ロックで４画素データずつの復号処理を繰り返し実行で
きる。つまり、データアドレスが表示領域開始点に達し
たと判断するまでは、復号化回路２１〜２４の個数と等
しい数の画素データを、全復号化回路を並列に動作させ
つつ高速に復号化する。これにより、基端側から表示領
域開始点まで１画素ずつ復号化していた従来の画像処理
装置に比較して、復号処理速度が大幅に向上する。

【００３９】以下、表示領域内で、拡大／縮小回路１８
からの拡大／縮小率に対応して復号化する処理について
説明する。図８は、３画素データを復号処理する縮小時
の動作を示す要部のブロック図である。この復号処理で
は、ラッチ回路０の内容をラッチ回路３の保持データで
更新し、ラッチ回路１〜３を夫々、対応する復号化回路
２２、２３、２４の各出力で更新する。

【００４０】すなわち、画像表示における基端側の真値
データが復号化回路２２に入力されると、この真値デー
タがそのままラッチ回路１にスルーされる。これによ
り、復号化回路２３が、前画素値である真値データと差
分１の符号化データとに基づいて、ラッチ回路２に復号
値データ１を出力する。また、復号化回路２４が、前画
素値である復号値データ１と差分２の符号化データとに
基づいて、ラッチ回路３に復号値データ２を出力する。

【００４１】ラッチ回路３に出力された復号値データ２
は、復号化回路２２の入力となると共にラッチ回路０の
内容を更新するので、復号化回路２２が、前画素値であ
る復号値データ２と差分０の符号化データとに基づい
て、ラッチ回路１に復号値データ３を出力する。これに
より、復号化回路２３が、前画素値である復号値データ
３と差分１の符号化データとに基づいて、ラッチ回路２
に復号値データ４を出力する。また、復号化回路２４
が、前画素値である復号値データ４と差分２の符号化デ
ータとに基づいて、ラッチ回路３に復号値データ５を出
力する。各ラッチ回路０〜３に夫々ラッチされた真値デ
ータ、復号値データは、データ補間回路２９に夫々取り
込まれて重みづけ処理を施された後、表示装置１３に出
力される。これらの一連の動作は、クロック信号の１ク
ロック出力に対応して実行される。

【００４２】図９は、１画素データを復号処理する等倍
時の動作を示す要部のブロック図である。この復号処理
では、ラッチ回路３を復号化データで更新し、ラッチ回
路０〜２を夫々、１つ隣りのラッチ回路に保持されるデ
ータで更新する。

【００４３】すなわち、画像表示における基端側の真値
データが復号化回路２４に入力されると、この真値デー
タがそのままラッチ回路３にスルーされる。これによ
り、ラッチ回路０〜２が夫々、１つ隣りのラッチ回路に
保持されるデータで更新される。この後、復号化回路２
４が、前画素値である真値データと差分０の符号化デー
タとに基づいて、ラッチ回路３に復号値データ１を出力
する。これにより、ラッチ回路２がラッチ回路３の値で
更新され、ラッチ回路１がラッチ回路２の値で更新さ
れ、ラッチ回路０がラッチ回路１の値で更新されるの
で、等倍率の復号処理が実行される。これらの一連の動
作は、クロック信号の１クロック出力に対応して実行さ
れる。

【００４４】図１０〜図１２は、ラッチ回路を１個のみ
備えた第２実施形態例における要部を示すブロック図で
ある。図１０は、表示領域開始点到達前における４画素
データの復号時を示し、図１１は、表示領域開始点到達
後における３画素データによる縮小復号時を示し、図１
２は、表示領域開始点到達後における０画素データの復
号時を示す。本実施形態例において、出力される画素デ
ータは、最後の復号化回路２４からの出力のみであり、
第１実施形態例で行ったような補間処理は行わない。

【００４５】図１０では、データ属性判別回路２０によ
って表示領域開始点が検出されるまで、入力バッファ１
５及びセレクタ１６を介して、各復号化回路２１〜２４
に１画素データずつ取り込ませて復号処理を行う。この
際に、まず、画像表示における基端側の真値データが復
号化回路２１に入力されると、この真値データがそのま
ま復号化回路２２にスルーされる。これにより、復号化
回路２２が、前画素値である真値データと差分１の符号
化データとに基づいて、復号値データ１を出力する。ま
た、復号化回路２３が、前画素値である復号値データ１
と差分２の符号化データとに基づいて、復号値データ２
を出力する。これにより、最終段の復号化回路２４が、
前画素値である復号値データ２と差分３の符号化データ
とに基づいて、復号値データ３をラッチ回路３０に出力
する。このラッチ回路３０の出力が、表示装置１３に出
力され、同時に最前段の復号化回路２１の入力となる。

【００４６】次いで、復号化回路２１が、前画素値であ
る復号値データ３と差分０の符号化データとに基づい
て、復号値データ４を出力する。これにより、復号化回
路２２が、前画素値である復号値データ４と差分１の符
号化データとに基づいて、復号値データ５を出力する。
また、復号化回路２３が、前画素値である復号値データ
５と差分２の符号化データとに基づいて、復号値データ
６を出力する。これにより、最終段の復号化回路２４
が、前画素値である復号値データ６と差分３の符号化デ
ータとに基づいて、復号値データ７をラッチ回路３０に
出力する。以下、これらの処理は、データアドレスが表
示領域開始点に到達するまで続けられる。

【００４７】そして、表示領域開始点が検出され、拡大
／縮小回路１８から拡大／縮小イネーブル及び拡大／縮
小率が出力されてからは、例えば図１１に示すように、
３画素データの復号処理を表示領域終了点が検出される
まで実行する。或いは、図１２に示すように、０画素デ
ータの復号処理を行う。この場合、ラッチ回路３０で
は、前回の復号値データが単に入力されて出力されるの
で、同じ画素データが繰り返し表示されることになる。

【００４８】以上にように、第１及び第２実施形態例に
おける画像処理装置では、表示領域開始点に到達するま
で、最大個数の画素データを１サイクルの処理で行う復
号化を繰り返し実行できるので、従来に比して極めて高
速に処理することができる。これは、表示領域外のデー
タが多く、且つ、拡大表示を行う場合に重要である。従
って、復号処理及び拡大／縮小処理の全体処理が高速化
され、また、拡大／縮小処理のための専用バッファが不
要になる。表示領域内では、データ復号化個数をデータ
アドレスの増分によって決めることができるので、復号
化誤差によって画像劣化が生じる不具合を減少できる。
更に、表示領域外における画像データ読出し量を少なく
することができる。これは、フレームバッファ１２をシ
ステムメモリ等と共用する場合に重要である。

【００４９】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の画像処理装置は、上記実施
形態例の構成にのみ限定されるものではなく、上記実施
形態例の構成から種々の修正及び変更を施した画像処理
装置も、本発明の範囲に含まれる。

【００５０】

【発明の効果】以上説明したように、本発明の画像処理
装置によれば、表示領域開始点より基端側の画素データ
を、復号化回路の最大個数分ずつ１クロックで繰り返し
復号化できるので、表示領域開始点までの画素データの
復号処理が極めて高速になり、復号処理及び拡大／縮小
処理全体の実行速度が向上する。

【図面の簡単な説明】

【図１】本発明の第１実施形態例における画像処理装置
を示すブロック図である。

【図２】データアドレス生成回路及びデータ属性判別回
路の機能を模式的に夫々示すブロック図である。

【図３】復号化回路の構成を模式的に示すブロック図で
ある

【図４】拡大／縮小回路の構成を模式的に示すブロック
図である。

【図５】入力バッファ及びシフタの各構成を模式的に示
すブロック図である。

【図６】第１実施形態例における画像処理装置の復号処
理及び拡大／縮小処理に関する動作を示すフローチャー
トである。

【図７】第１実施形態例における４画素データを復号処
理する際の動作を示す要部のブロック図である。

【図８】第１実施形態例における３画素データを復号処
理する際の動作を示す要部のブロック図である。

【図９】第１実施形態例における１画素データを復号処
理する動作を示す要部のブロック図である。

【図１０】本発明の第２実施形態例における画像処理装
置の要部のブロック図である。

【図１１】第２実施形態例における画像処理装置の要部
のブロック図である。

【図１２】第２実施形態例における画像処理装置の要部
のブロック図である。

【符号の説明】

０〜３ ラッチ回路 １０ 画像処理装置 １４ ＣＰＵ １８ 拡大／縮小回路 １９ データアドレス生成回路 ２０ データ属性判別回路 ２１〜２４ 復号化回路 ３０ ラッチ回路

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 入力される差分符号化された画像圧縮デ
   ータの任意の領域を復号処理及び拡大／縮小処理して、
   表示領域開始点から表示領域終了点までの間に表示する
   画像処理装置において、 複数の復号化回路であって、各復号化回路が順次に作動
   して画像圧縮データに含まれる１つの画素データを取り
   込んで、該各画素データに対応する復号値データを出力
   する復号化回路と、 表示すべき画像データのアドレスが表示領域開始点に到
   達したことを検出する検出手段とを備え、 前記表示領域開始点に到達したことが検出されるまで
   は、画像圧縮データに含まれる画素データを１つずつ取
   り込んだ前記複数の復号化回路の全てを１クロックのタ
   イミングで動作させる復号化処理を繰り返し実行するこ
   とを特徴とする画像処理装置。
2. 【請求項２】 前記検出手段は、画像圧縮データ中に真
   値データが現れる間隔と、表示領域開始点、表示領域終
   了点及びデータアドレスとを取り込んで、画像圧縮デー
   タから取り込んだ画素データが、表示領域内データであ
   るか否かと、真値データであるか符号化データであるか
   とを判別するデータ属性判別回路を備えることを特徴と
   する請求項１に記載の画像処理装置。
3. 【請求項３】 前記検出手段が、設定された拡大／縮小
   率に基づいてアドレス増分を演算し、復号処理における
   アドレス増分を表示領域開始点の前後で切り替える拡大
   ／縮小回路を備えることを特徴とする請求項１又は２に
   記載の画像処理装置。
4. 【請求項４】 前記検出手段は、画像圧縮データに付さ
   れた見出しデータに従って、前記復号化回路に入力され
   る画素データのアドレスを演算し、入力画素データが表
   示領域外データであるときには前記復号化回路の個数分
   だけアドレスを増加させ、表示領域内データであるとき
   には与えられた拡大／縮小率に従ってアドレスを増加さ
   せるデータアドレス生成回路を備えることを特徴とする
   請求項３に記載の画像処理装置。
5. 【請求項５】 前記複数の復号化回路からの各復号値デ
   ータを夫々ラッチする、前記復号化回路と同数のラッチ
   回路を更に備えており、 前記検出手段によって表示領域開始点に到達したことが
   検出されてからは、前記各ラッチ回路が、各復号値デー
   タを夫々ラッチしてから前記アドレス増加分に対応した
   順序で出力することによって、前記表示領域内の画素デ
   ータを拡大／縮小処理することを特徴とする請求項４に
   記載の画像処理装置。
6. 【請求項６】 前記複数の復号化回路の最終段からの復
   号値データをラッチしてから、前記複数の復号化回路の
   最前段と、装置外部とに夫々出力する１つのラッチ回路
   を更に備えることを特徴とする請求項１に記載の画像処
   理装置。