JP2993143B2 - パターン合成符号化方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は二つの２値画像を合成し
てＭ²Ｒ符号化する際に使用するパターン合成符号化方
式に関するものである。

【０００２】一般に、パターン合成の際にはメモリ上で
合成しているので、処理に時間がかかり、合成結果を格
納しておく余分なメモリ領域が必要となる。

【０００３】そこで、処理速度の高速化、メモリ容量の
削減を図ることが必要である。

【０００４】

【従来の技術】図４は従来例の構成図であり、本発明の
従来例に関係する部分のみを示している。

【０００５】図において、図示しないメインメモリ内の
メインメモリ領域１の中に、二つの２値画像、例えばパ
ターンＡ 領域部分11にパターンＡ が、パターンＢ領域
部分１２にパターンＢがそれぞれ格納されている。な
お、これらの領域部分は、例えば６４〜１２８Ｋバイト
程度の容量がある。

【０００６】そして、図示しないＣＰＵ を用いて、パ
ターンＡ，パターンＢのデータのうち、同一アドレスの
データを交互に読み出して、合成パターン領域１３の対
応するアドレスに順次、重ね合わせて書き込んでいく。

【０００７】これにより、合成パターン領域に図４に示
す様な合成パターンの（Ａ＋Ｂ）が書き込まれる。

【０００８】次に、この合成パターンを符号化ＬＳＩ２
に加えてＭ²Ｒ符号化する。

【０００９】周知の様に、Ｍ²Ｒ符号化は画像データの
垂直方向の相関に着目して、符号化するライン(以下、
符号化ラインと云う）を、１つ手前のライン（以下，参
照ラインと云う）と比較しながら符号化を進める。

【００１０】ただし、最初の１ライン目はその直前に仮
想的な全白のラインがあるものとして二次元符号化す
る。

【００１１】さて、符号化ＬＳＩ２は上記の合成パター
ンを１ラインずつ読み出して、符号化ラインと参照ライ
ンを相互に比較しながら符号化を行う。

【００１２】これにより、情報を、例えば１/20〜１/30
に圧縮して、メインメモリ領域１の中の符号データ領
域１４の中の対応するアドレスに順次、書き込む。

【００１３】

【発明が解決しようとする課題】ここで、上記の様に、
２つのパターンの合成はメインメモリ上の合成パターン
領域でソフト的に論理和を取って合成パターンを得てい
る。

【００１４】この為、メインメモリ領域からデータを読
み出し、合成パターン領域へ書込み、論理和を取る処理
などが、図示しないＣＰＵによってソフト的に行われる
ので合成に時間がかかる（例えば、約７００Ｋバイトの
合成に数秒かかる）。

【００１５】また、合成パターンを格納しておく合成パ
ターン領域が必要となると云う２つの問題がある。

【００１６】本発明は処理速度の高速化、メモリ容量の
削減を図る事を目的とする。

【００１７】

【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。

【００１８】図中、２は、所望のデータを読み出すため
のアドレスを送出しながら、二つの２値画像、例えばパ
ターンＡとパターンＢとを合成した後の符号化ラインの
データを参照ラインのデータと比較しながらＭ²Ｒ符号
化する符号化ＬＳＩである。

【００１９】また、３，４は該パターンＡ，パターンＢ
のうちの所定ライン分のデータが書き込まれる第１，第
２のメモリ部分、６は該第１、第２のメモリ部分から読
み出されたデータを合成する論理和部分、５は合成デー
タが書き込まれる第３のメモリ部分、７はアクセス制御
部分である。

【００２０】アクセス制御部分７は、符号化ＬＳＩ２か
ら送出されるアドレスを監視し、第１、第２メモリ部分
３、４の先頭からｎライン分（ｎは正の整数）までの符
号化のために送出されるアドレスの値が先頭からｎライ
ン分のデータを指定するアドレスであることを検出する
と、該送出アドレスのデータが該第１，第２のメモリ部
分３、４からそれぞれ読み出され該論理和部分７で合成
データとされ、該合成データが該第３のメモリ部分５の
該送出アドレスに書き込まれかつ符号化ライン、参照ラ
インのデータとして該符号化ＬＳＩ２に印加されるよう
な第１の制御を行う。そして、上記第１の制御が１ライ
ン分のデータ読み出し回数を越えて連続したことを検出
すると、それ以後は該第１の制御を継続する。また第
１、第２メモリ部分３、４の先頭から第ｎライン分まで
の符号化のために送出されるアドレスの値が先頭からｎ
ライン分のデータを指定するアドレス以外であることを
検出すると、該送出アドレスの合成データを該第３のメ
モリ部分５から読み出して参照ラインのデータとして符
号化ＬＳＩに印加する第２の制御を行う。

【００２１】

【作用】本発明は図示しないメインメモリと符号化ＬＳ
Ｉとの間に、パターンＡ，Ｂのうちの所定ライン分のデ
ータを格納する第１，第２のメモリ部分と、２つのメモ
リ部分から読み出されたラインのデータについて、ハー
ド的に論理和を取る論理和部分を設ける。また、論理和
部分の出力を参照ラインのデータとして書き込む第３の
メモリ部分と、アクセス制御部分を設ける。

【００２２】符号化ＬＳＩはアドレスを送出して、符号
化ラインのデータと１ライン手前の参照ラインのデータ
とを、対応するメモリ部分から読み出して取り込んで、
比較しながらＭ²Ｒ符号化していく。そして、第１，第
２のメモリ部分に書き込まれていた所定ライン分のデー
タ（以下、メモリブロックと云う)の処理が終了すれ
ば、一画面中の次の未処理のラインを新に第１、第２の
メモリ部分に書き込んで、更新されたメモリブロックに
ついての符号化処理を続行する。

【００２３】最初のブロックの符号化では、少なくとも
ｎラインの符号化までの間は、符号化ＬＳＩから送出さ
れる符号化ライン、参照ラインのアドレスは先頭からｎ
ライン分（ｎは正の整数）のデータに対応するアドレス
以下である。

【００２４】したがって、上記第１の制御とその継続が
行われるので第１、第２のメモリ部分から読み出された
ラインのデータが合成され、この合成データが、第３の
メモリ部分の同じアドレスに書き込まれると共に、符号
化ＬＳＩに符号化ラインのデータ， または参照ライン
のデータとして取り込まれる。

【００２５】そして、第２ブロック以降の第１ライン目
の符号化処理では、符号化ＬＳＩから符号化ラインのア
ドレスとして第１ラインのデータを指定するアドレス
が、また参照ラインのデータのアドレスとして、直前の
ブロックの最終ラインのアドレスが送出される。この場
合に、第ｎラインのアドレスが、ブロックの最終ライン
のアドレスより小さくなるようにあらかじめｎを決めて
おけば、第２の制御が行なわれる。

【００２６】従って、参照ラインを取り込むために送出
されたアドレスのみは、上記アクセス制御部分の第２の
制御により第３のメモリ部分に印加され、対応する参照
ラインのデータが第３のメモリ部分から取り出される。

【００２７】そして、第２ライン目では、符号化ライ
ン、参照ラインの両アドレスとも、先頭からｎライン分
のデータに対応するアドレス以下であり、これが１ライ
ン分を越えて継続するので、第１の制御とその継続が行
なわれる。これにより、メモリブロック切替後も正しい
符号化が行われる。

【００２８】即ち、パターンの合成はハード的に行われ
るので読み出し、書き込みなどの処理が不要になると共
に、合成パターンの格納する合成パターン領域がなくな
る為処理速度の高速化、メモリ容量の削減が図られる。

【００２９】

【実施例】図２は本発明の実施例の構成図、図３は図２
中のメモリからの読み出し／書き込み説明図で、（ａ）
はアドレス制御説明図である。

【００３０】なお、図３の（ａ）は読み出し／書き込み
説明図の為に図２の中のＯＲ回路は省略してある。

【００３１】ここで、メモリＡは第１のメモリ部分３の
構成部分、メモリＢは第２のメモリ部分４の構成部分、
メモリＣ は第３のメモリ部分５の構成部分、アドレス
比較器７１，ゲート部分７２，７３はアクセス制御部分
７の構成部分を示す。

【００３２】また、全図を通じて同一符号は同一対象物
を示す。以下、ｎ＝２として、図３を参照して図２の動
作を説明する。

【００３３】なお、説明を簡単化する為に符号化ＬＳＩ
からのアドレスで１ライン分のデータが連続してメモリ
から読み出され、メモリに書き込まれるとする。

【００３４】図２中の制御レジスタ８１はメモリＡ及び
メモリＢ の両方を使用するか、メモリＡまたはメモリ
Ｂを一方を使用するかを指定する為のもので、外部より
のデータとアドレスにより指定する。しかし、本発明の
様にパターン合成が必要な場合には両方を使用する指定
を行う。

【００３５】アドレスカウンタ８２はメモリＡ，メモリ
Ｂに読み出しアドレスを送出する為に使用し、後述する
ＤＭＡ要求に対するメモリＡ，メモリＢへの応答信号を
用いてアドレスカウンタを歩進する。

【００３６】また、図示しないメインメモリ内のメイン
メモリ領域に格納されている、パターンＡ及びパターン
ＢのメモリＡ及びメモリＢへのデータ転送は図示しない
ＤＭＡコントローラにより下記の様に行われるとする。

【００３７】即ち、メモリＡがＤＭＡコントローラに対
してＤＭＡを希望する旨のＤＭＡ要求( 以下、ＤＲＥＱ
Ａと省略する) を送出すると、ＤＭＡコントローラはメ
モリＡに応答信号（以下、ＤＡＣＫＡと省略する) を送
出するとともに、パターンＡのラインのデータをメイン
メモリから転送する。

【００３８】そこで、メモリＡはアドレスカウンタ８２
からのアドレスに対応する部分に格納する。これを繰り
返すことで、パターンＡの所定ライン分のデータ（メモ
リ容量上、一画面全部ではない）がメモリＡに書き込ま
れる。

【００３９】メモリＢも上記と同様な手順でパターンＢ
の所定ラインのデータを書き込む。

【００４０】この時、図３の（ｂ）に示す様に、メモリ
Ａ，メモリＢの両方に、例えば１００ライン目までパタ
ーンのデータが書き込まれたとする。

【００４１】なお、各ラインは複数バイトのデータで構
成されており、書き込み順に連続したアドレスが割り付
けられている。

【００４２】アドレス比較器７１は、例えばＲＯＭを内
蔵し、このＲＯＭには、用紙サイズに対応した２ライン
分のデータの最大番地の数値（例えば、１０２４）等が
書き込まれたテーブルを持つ。

【００４３】そして、各ブロックの始めの２(＝n)ライ
ンの符号化処理を行う間、符号化LSIからアドレスが送
出される度に上記最大番地の数値と比較し、アドレスが
この数値以下であればゲート部分７２をオン、ゲート部
分７３をオフにする。これにより読み出し信号はメモリ
Ａ，Ｂの出力可端子(ＯＥ)とメモリＣの書き込み可端子
(ＷＥ)に印加されるので、図３の（ｂ）に示す様に、メ
モリＡ，Ｂの読み出しアドレスと同じアドレスに対応す
る部分に合成データが書き込まれる。

【００４４】また、アドレス比較器は、始めの２ライン
の処理の間、符号化ＬＳＩからの送出アドレスが上記最
大番地を越えない続送出回数を計数する。そして、その
連続回数が１ライン分のデータ数（例えば５１６）を越
えたことを検出すると、ゲート部分７２をオン、ゲート
部分７３に固定する信号を出す。そして、ブロックの最
後である１００ライン目の処理が終了するまでこの状態
を保持し、処理が終了した時に、この固定を解除する信
号を出す。

【００４５】また上記固定を解除された状態のアドレス
比較器は、ブロックの処理理開始後２ライン分の処理の
間に、２ライン分のデータバイト数以上のアドレスが送
出されたことを検出した時はゲート部分７２をオフ、ゲ
ート部分７３をオンにする信号を送出する。これによ
り、メモリＡ，Ｂの出力可端子と、メモリＣの書き込み
可端子（ＷＥ）に読み出し信号は印加されないのでメモ
リＡ，Ｂからの読み出し及びメモリＣへの書き込みは行
なわれず、またメモリＣの読み出し可端子（ＯＥ）に読
み出し信号が印加されるので、メモリＣの指定されたア
ドレスのデータが読み出されて符号化ＬＳＩに印加され
る。

【００４６】さて、図３の（ａ）に示す様に、符号化Ｌ
ＳＩが１ライン目のアドレスと読み出し信号を送出する
と、前者がアドレス比較器７１とメモリＡ，Ｂ，Ｃに印
加される。

【００４７】これにより、読み出し信号がメモリＡ，Ｂ
の出力可（ＯＥ）端子に印加し、これら２つのメモリか
ら対応するデータが読み出され、図２のＯＲ回路６１で
論理和が取られ、合成データとしてメモリＣと符号化Ｌ
ＳＩ２に加えられる。

【００４８】符号化ＬＳＩ２は入力した１ライン目の合
成データを符号化データとして、全白の参照ラインと比
較しながら符号化して符号データを生成し、この符号デ
ータは図２に示す様に図示しないメインメモリ内の符号
データ領域に書き込まれる。

【００４９】次に、符号化ＬＳＩは２ライン目のアドレ
スと読み出し信号を送出して、上記と同様にメモリＡ，
Ｂから２ライン目のデータを読み出し、論理和を取った
合成データを符号化ラインのデータとして取込む。

【００５０】ついで、符号化ＬＳＩは参照ラインのデー
タを取り込むため１ライン目のアドレスと読み出し信号
とを送出し、符号化ラインのデータと参照ラインのデー
タとから２ライン目の符号化データを得る。

【００５１】ここで、１ライン目の処理の場合、符号化
ＬＳＩから出力されるアドレスは、２ライン分のデータ
バイト数以下が１ライン分のデータ読み出し回数以上に
わたって連続するため、メモリＡ，Ｂからの読み出し，
メモリＣへの書込み動作に固定され、３ライン目以降の
処理を継続して行うことができ、１００ライン目の処理
が終了した時に解除される。

【００５２】このように、最初のブロックの場合、１ラ
イン目の符号化処理のために符号化ＬＳＩからは、符号
化ライン用に１ライン目のアドレスが送出される。即ち
２ライン分のデータバイト数に相当するアドレス以下の
アドレス送出が１ライン分を越えて連続することが検出
されるので、アクセス制御部分はメモリＡ，Ｂからの読
み出し，メモリＣへの書込み動作となるように固定さ
れ、この状態で３ライン目以降の処理が継続される。

【００５３】この様に、上記の処理を繰り返して１００
ライン目が終了すれば、同じパターンＡ，Ｂのうちの未
処理の部分をメモリＡ，Ｂに書込み、データブロックの
切替えを行う。なお、メモリＣ にはデータブロック切
替え前の１００ ライン分の合成データが書き込まれて
いる。

【００５４】さて、符号化ＬＳＩ２は１ライン目のアド
レスと読み出し信号を送出する。

【００５５】アドレス比較器７１は上記と同様にゲート
部分７２をオン、ゲート部分７３をオフにして、読み出
し信号をメモリＡ，Ｂ，Ｃに印加する。

【００５６】そこで、メモリＡ，Ｂから上記と同様に１
ライン目のデータが読み出され、合成されて、合成デー
タがメモリＣの１ライン目に書き込まれると共に、符号
化データとして符号化ＬＳＩに取り込まれる。

【００５７】次に、符号化ＬＳＩは、参照ラインのデー
タを取り込むために１００ライン目のアドレスと読み出
し信号を送出する。

【００５８】アドレス比較器７１はアドレスが２ライン
分のデータバイト数以上あるので、ゲート部分７２をオ
フ、ゲート部分７３をオンにして読み出し信号をメモリ
Ｃに印加する。ここで、１００ライン目のアドレスがメ
モリＣに印加されるので、このメモリからデータブロッ
ク切替え前の１００ライン目の合成データが読み出さ
れ、参照データとして符号化ＬＳＩに取り込まれる。こ
れにより、符号化が正しく行われる。

【００５９】次いで、２ライン目の処理のために、符号
化ＬＳＩは符号化ラインとして２ライン目、参照ライン
として１ライン目のアドレスを送出する。この場合に
は、アクセス制御部分では、最初のブロックの時と同様
に、２ライン分のデータバイト数に相当するアドレス以
下のアドレス送出が１ライン分を越えて連続することが
検出されるので、アクセス制御部分はメモリＡ，Ｂから
の読み出し，メモリＣへの書込み動作となるように固定
され、この状態で３ライン目以降の処理が継続される。

【００６０】即ち、メモリＡ，Ｂのデータを用いて符号
化が行われると共に、合成データがメモリＣに順次、書
き込まれる。

【００６１】このように、本実施例によればパターンの
合成はハード的に行われるので読み出し，書き込みなど
の処理が不要になると共に、合成パターンの格納する合
成パターン領域がなくなり、かつブロック切替直後でも
正しい符号化が行われ、処理速度の高速化、メモリ容量
の削減が図られる。

【００６２】

【発明の効果】以上詳細に説明した様に本発明によれ
ば、処理速度の高速化、メモリ容量の削減を図れると云
う効果がある。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明の実施例の構成図である。

【図３】図２中のメモリからの読み出し／書き込み説明
図で、（ａ）はアドレス制御説明図である。

【図４】従来例の構成図である。

【符号の説明】

２ 符号化ＬＳＩ ３ 第１のメモリ部分 ４ 第２のメモリ部分 ５ 第３のメモリ部分 ６ 論理和部分 ７ アクセス制御部分

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高山 公元 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 丸山 巧 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 1/387 G06T 1/00 G06T 9/00

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 二つの２値画像それぞれの所定ライン分
   のデータが書き込まれる第１、第２のメモリ部分と、 該第１、第２のメモリ部分から読み出されたデータを合
   成する論理和部分と、 該合成されたデータが書き込まれる第３のメモリ部分
   と、 該各メモリ部分にアドレスを送出して、所望のデータを
   取り込み符号化ラインのデータを参照ラインのデータと
   比較しながらＭ ^２ Ｒ符号化する符号化手段と、 アクセス制御部分とを有し、 該アクセス制御部分は、該送出されるアドレスを監視
   し、 該第１、第２メモリ部分の先頭からｎライン分（ｎは正
   の整数）までの符号化のために送出されるアドレスの値
   が先頭からｎライン分のデータを指定するアドレスであ
   ることを検出すると、該送出アドレスのデータが該第
   １，第２のメモリ部分からそれぞれ読み出され該論理和
   部分で合成データとされ、該合成データが該第３のメモ
   リ部分の該送出アドレスに書き込まれかつ符号化ライ
   ン、参照ラインのデータとして該符号化手段に印加され
   るような第１の制御を行い、 該第１の制御が１ライン分のデータ読み出し回数を越え
   て連続したことを検出すると、それ以後は該第１の制御
   を継続し、 該第１、第２メモリ部分の先頭から第ｎライン分までの
   符号化のために送出されるアドレスの値が先頭からｎラ
   イン分のデータを指定するアドレス以外であることを検
   出すると、該送出アドレスの合成データを該第３のメモ
   リ部分から読み出して参照ラインのデータとして該符号
   化手段に印加する第２の制御を行う、 ことを特徴とするパターン合成符号化方式。