JPH05265698A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH05265698A JPH05265698A JP6212592A JP6212592A JPH05265698A JP H05265698 A JPH05265698 A JP H05265698A JP 6212592 A JP6212592 A JP 6212592A JP 6212592 A JP6212592 A JP 6212592A JP H05265698 A JPH05265698 A JP H05265698A
- Authority
- JP
- Japan
- Prior art keywords
- data
- width
- bit width
- bit
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Image Input (AREA)
Abstract
(57)【要約】
【目的】 本発明は、非同期データ転送において高速で
データを外部装置へシリアル転送可能な情報処理装置を
提供する。 【構成】 データ転送バスの所定の最大転送ビット幅の
１／Ｎ（Ｎは整数）の所定ビット幅で前記データ転送バ
スからデータを受信し記憶する手段と、この記憶手段か
ら前記所定ビット幅でパラレルにデータを順次受信し格
納するバッファ手段と、このバッファ手段から前記所定
ビット幅毎にデータを受信し、パラレル−シリアル変換
する手段とを備え、非同期データ転送においてバッファ
手段にデータを格納する時間を大幅に短縮でき、このた
め高速で外部へデータの転送が可能となる。
データを外部装置へシリアル転送可能な情報処理装置を
提供する。 【構成】 データ転送バスの所定の最大転送ビット幅の
１／Ｎ（Ｎは整数）の所定ビット幅で前記データ転送バ
スからデータを受信し記憶する手段と、この記憶手段か
ら前記所定ビット幅でパラレルにデータを順次受信し格
納するバッファ手段と、このバッファ手段から前記所定
ビット幅毎にデータを受信し、パラレル−シリアル変換
する手段とを備え、非同期データ転送においてバッファ
手段にデータを格納する時間を大幅に短縮でき、このた
め高速で外部へデータの転送が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、高速でデータを外部装
置へシリアル転送可能な情報処理装置に関する。
置へシリアル転送可能な情報処理装置に関する。
【０００２】
【従来の技術】情報処理装置、例えば画像情報機器、文
書作成装置等の画像情報処理装置は、印刷装置、表示装
置（ＣＲＴ）等の外部出力装置に非同期で画像データを
シリアル転送しなければならない。このために、画像情
報処理装置は、一般に外部出力装置と接続するためにイ
ンタフェース回路を備えている。このインタフェース回
路は、画像情報機器等の内部の画像データ転送バスのデ
ータ転送速度や転送ビット幅がその画像データを受信す
る外部出力装置のデータ転送速度や転送ビット幅と異な
ることから、受信側のものと一致するように画像データ
のデータ転送速度と転送ビット幅の変換を行っている。
このインタフェース回路では送信側と受信側とのデータ
転送速度の違いを吸収するためにラインバッファが用い
られている。この時に、ラインバッファへ書込まれる画
像データのデータ幅は、予めラインバッファの有するデ
ータ幅に揃える、いわゆる「データのパッキング処理」
によって画像情報機器等の内部で変換されることが多
い。また、このインタフェース回路では、パラレル画像
データを１ビット幅のシリアル画像データに変換するた
めに、ラインバッファから読出したパラレル画像データ
をシフトレジスタに書込み、シフトレジスタ内のパラレ
ル画像データを同期クロックに同期させて順次シフトさ
せ出力し、１ビット幅の画像データを得ている。
書作成装置等の画像情報処理装置は、印刷装置、表示装
置（ＣＲＴ）等の外部出力装置に非同期で画像データを
シリアル転送しなければならない。このために、画像情
報処理装置は、一般に外部出力装置と接続するためにイ
ンタフェース回路を備えている。このインタフェース回
路は、画像情報機器等の内部の画像データ転送バスのデ
ータ転送速度や転送ビット幅がその画像データを受信す
る外部出力装置のデータ転送速度や転送ビット幅と異な
ることから、受信側のものと一致するように画像データ
のデータ転送速度と転送ビット幅の変換を行っている。
このインタフェース回路では送信側と受信側とのデータ
転送速度の違いを吸収するためにラインバッファが用い
られている。この時に、ラインバッファへ書込まれる画
像データのデータ幅は、予めラインバッファの有するデ
ータ幅に揃える、いわゆる「データのパッキング処理」
によって画像情報機器等の内部で変換されることが多
い。また、このインタフェース回路では、パラレル画像
データを１ビット幅のシリアル画像データに変換するた
めに、ラインバッファから読出したパラレル画像データ
をシフトレジスタに書込み、シフトレジスタ内のパラレ
ル画像データを同期クロックに同期させて順次シフトさ
せ出力し、１ビット幅の画像データを得ている。
【０００３】
【発明が解決しようとする課題】従来は、インタフェー
ス回路内のラインバッファにデータを書込む際のデータ
のパッキング処理のために、データのラインバッファへ
の書込みに時間がかかってしまう。このため、ラインバ
ッファへのデータの書込み頻度よりもラインバッファか
らのデータの読出し頻度が多くなると、データ転送中に
ラインバッファ内のデータが空になってしまいデータを
外部出力装置へ高速に転送できない状態が発生するとい
う問題があった。
ス回路内のラインバッファにデータを書込む際のデータ
のパッキング処理のために、データのラインバッファへ
の書込みに時間がかかってしまう。このため、ラインバ
ッファへのデータの書込み頻度よりもラインバッファか
らのデータの読出し頻度が多くなると、データ転送中に
ラインバッファ内のデータが空になってしまいデータを
外部出力装置へ高速に転送できない状態が発生するとい
う問題があった。
【０００４】本発明は、上記問題を解決すべく成された
ものであり、非同期データ転送において高速でデータを
外部出力装置へシリアル転送可能な情報処理装置を提供
することを目的とする。
ものであり、非同期データ転送において高速でデータを
外部出力装置へシリアル転送可能な情報処理装置を提供
することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、上記課題を解
決するために、データ転送バスの所定の最大転送ビット
幅の１／Ｎ（Ｎは整数）の所定ビット幅で前記データ転
送バスからデータを受信し記憶する手段と、この記憶手
段から前記所定ビット幅でパラレルにデータを順次受信
し格納するバッファ手段と、このバッファ手段から前記
所定ビット幅毎にデータを受信し、パラレル−シリアル
変換する手段と、を具備している。
決するために、データ転送バスの所定の最大転送ビット
幅の１／Ｎ（Ｎは整数）の所定ビット幅で前記データ転
送バスからデータを受信し記憶する手段と、この記憶手
段から前記所定ビット幅でパラレルにデータを順次受信
し格納するバッファ手段と、このバッファ手段から前記
所定ビット幅毎にデータを受信し、パラレル−シリアル
変換する手段と、を具備している。
【０００６】更に、本発明は、データの所定の最大転送
ビット幅を有し、非同期でデータ転送を行なうデータ転
送バスと、前記所定の最大転送ビット幅の１／Ｎ（Ｎは
整数）の所定データ幅を有するＮ個のレジスタを有し、
前記データ転送バスからのデータを記憶する前置レジス
タと、前記Ｎ個のレジスタの前記所定データ幅と同じ入
力データ幅で前記前置レジスタからデータをＮ回受信す
るラインバッファと、前記ラインバッファから前記所定
データ幅でデータを受信し、パラレル−シリアル変換し
外部へ出力するシフトレジスタとを具備している。
ビット幅を有し、非同期でデータ転送を行なうデータ転
送バスと、前記所定の最大転送ビット幅の１／Ｎ（Ｎは
整数）の所定データ幅を有するＮ個のレジスタを有し、
前記データ転送バスからのデータを記憶する前置レジス
タと、前記Ｎ個のレジスタの前記所定データ幅と同じ入
力データ幅で前記前置レジスタからデータをＮ回受信す
るラインバッファと、前記ラインバッファから前記所定
データ幅でデータを受信し、パラレル−シリアル変換し
外部へ出力するシフトレジスタとを具備している。
【０００７】
【作用】本発明では、ラインバッファのデータ幅はデー
タ転送バスの最大ビット幅の１／Ｎ（Ｎは整数）の所定
ビット幅に設定されている。データは、データ転送バス
から所定ビット幅を有するＮ個の前置レジスタに順次取
り込まれる。前置レジスタのデータはそのアドレスに応
じて各前置レジスタ毎にパラレルにラインバッファに書
込まれる。ラインバッファ中のデータはこの前置レジス
タの所定ビット幅と同じ入力データ幅で読み出されてシ
フトレジスタに所定ビット幅でパラレルにＮ回書込まれ
る。シフトレジスタはクロック信号に同期して１ビット
幅ずつデータをシフトしてシリアルデータとして出力す
る。シフト数はデータの有効データ幅に応じて決まる。
シフトレジスタは、データのシフトが終了するとまたラ
インバッファからデータを取り込み、同様にシフト動作
を行なう。以後、データの転送が完了するまでこのサイ
クルが繰り返えされる。
タ転送バスの最大ビット幅の１／Ｎ（Ｎは整数）の所定
ビット幅に設定されている。データは、データ転送バス
から所定ビット幅を有するＮ個の前置レジスタに順次取
り込まれる。前置レジスタのデータはそのアドレスに応
じて各前置レジスタ毎にパラレルにラインバッファに書
込まれる。ラインバッファ中のデータはこの前置レジス
タの所定ビット幅と同じ入力データ幅で読み出されてシ
フトレジスタに所定ビット幅でパラレルにＮ回書込まれ
る。シフトレジスタはクロック信号に同期して１ビット
幅ずつデータをシフトしてシリアルデータとして出力す
る。シフト数はデータの有効データ幅に応じて決まる。
シフトレジスタは、データのシフトが終了するとまたラ
インバッファからデータを取り込み、同様にシフト動作
を行なう。以後、データの転送が完了するまでこのサイ
クルが繰り返えされる。
【０００８】
【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【０００９】図１は本発明の情報処理装置の概略構成を
示すブロック図である。図１には情報処理装置の１例と
して、画像情報機器（又は文書作成装置）の一部が示さ
れ、データとして画像データが処理されている。また、
図１では外部出力装置としてプリンタ６を用い、インタ
フェース回路としてプリンタインタフェース５を例にと
り説明するが、本発明は他の外部出力装置及びインタフ
ェース回路にも同様に適用可能である。ＣＰＵ１はメモ
リ（図示せず）を有しており、バス９に接続されてい
る。画像メモリ４及びプリンタインタフェース５がバス
９に接続されており、キーボード３もキーボードインタ
フェース２を介してバス９に接続されている。画像メモ
リ４及びプリンタインタフェース５は画像データ転送バ
ス８にも接続されている。この画像データ転送バス８は
画像データの所定の最大転送ビット幅を有し、非同期で
所定のデータ転送速度でデータ転送を行なう。画像メモ
リ４には、例えばラスタ演算部（図示せず）や文字描画
のためのフォントデータが格納されている。プリンタ６
が外部出力装置としてプリンタインタフェース５に接続
されている。プリンタ６は画像データ転送バス８のもの
とは異なるデータ転送速度及び転送ビット幅を有してい
る。プリンタインタフェース５はプリンタ６に画像デー
タを転送するために、データ転送速度の変換及びデータ
の転送ビット幅の変換を行なう。つまり、インタフェー
ス回路であるプリンタインタフェース５は非同期にデー
タ転送を行なうために画像データをパラレルデータから
シリアルデータに変換し、プリンタ６へシリアル転送す
る。
示すブロック図である。図１には情報処理装置の１例と
して、画像情報機器（又は文書作成装置）の一部が示さ
れ、データとして画像データが処理されている。また、
図１では外部出力装置としてプリンタ６を用い、インタ
フェース回路としてプリンタインタフェース５を例にと
り説明するが、本発明は他の外部出力装置及びインタフ
ェース回路にも同様に適用可能である。ＣＰＵ１はメモ
リ（図示せず）を有しており、バス９に接続されてい
る。画像メモリ４及びプリンタインタフェース５がバス
９に接続されており、キーボード３もキーボードインタ
フェース２を介してバス９に接続されている。画像メモ
リ４及びプリンタインタフェース５は画像データ転送バ
ス８にも接続されている。この画像データ転送バス８は
画像データの所定の最大転送ビット幅を有し、非同期で
所定のデータ転送速度でデータ転送を行なう。画像メモ
リ４には、例えばラスタ演算部（図示せず）や文字描画
のためのフォントデータが格納されている。プリンタ６
が外部出力装置としてプリンタインタフェース５に接続
されている。プリンタ６は画像データ転送バス８のもの
とは異なるデータ転送速度及び転送ビット幅を有してい
る。プリンタインタフェース５はプリンタ６に画像デー
タを転送するために、データ転送速度の変換及びデータ
の転送ビット幅の変換を行なう。つまり、インタフェー
ス回路であるプリンタインタフェース５は非同期にデー
タ転送を行なうために画像データをパラレルデータから
シリアルデータに変換し、プリンタ６へシリアル転送す
る。
【００１０】オペレータがキーボード３により命令を入
力すると、ＣＰＵ１がこの命令に従って画像メモリ４、
文書等に図形を描画する。画像メモリ４に書かれた文書
は画像データ転送バス８を経由してプリンタインタフェ
ース５に転送される。プリンタインタフェース５は画像
データを所定のフォーマットに変換してプリンタ６に出
力する。
力すると、ＣＰＵ１がこの命令に従って画像メモリ４、
文書等に図形を描画する。画像メモリ４に書かれた文書
は画像データ転送バス８を経由してプリンタインタフェ
ース５に転送される。プリンタインタフェース５は画像
データを所定のフォーマットに変換してプリンタ６に出
力する。
【００１１】図２は図１のプリンタインタフェース５の
一実施例の構成を示すブロック図である。画像データ転
送バス８には、転送バスインタフェース１１を介して間
引き回路１２が接続されている。この間引き回路１２
は、受信した画像データから一定の間隔で主走査方向に
ついてデータを抜き取り、画像データを間引く回路であ
る。この間引き回路１２には前置レジスタ１３を介して
ラインバッファ１４が接続されている。前置レジスタ１
３は、この実施例では、画像データ転送バス８の所定の
最大転送ビット幅の１／２の所定のビット幅を有する２
個のレジスタ、すなわちＭＳＢ側のハイワードレジスタ
１３ａとＬＳＢ側のローワードレジスタ１３ｂとによっ
て構成されている。一般には、前置レジスタ１３の各レ
ジスタのビット幅は画像データ転送バス８の所定の最大
転送ビット幅の１／Ｎ（Ｎは整数）に設定され、Ｎ個の
レジスタが並列に接続される。間引き回路１２から前置
レジスタ１３へは、後述するように、有効データビット
幅と不定データビット幅とから成る所定のビット幅のデ
ータがレジスタの個数に応じた回数、この実施例では２
回だけ送られ各レジスタに格納される。ラインバッファ
１４のビット幅も画像データ転送バス８の所定の最大転
送ビット幅の１／Ｎに設定されている。ラインバッファ
１４の出力端はシフトレジスタ１５の入力端に接続され
ている。シフトレジスタ１５へには２個のシフトカウン
タ、つまりハイワードシフトカウンタ１７及びローワー
ドシフトカウンタ１６が接続されている。シフトレジス
タ１５は画像データをパラレル−シリアル変換する。シ
フトレジスタ１５の出力端はプリンタインタフェース部
１８を介してプリンタ６に接続されている。
一実施例の構成を示すブロック図である。画像データ転
送バス８には、転送バスインタフェース１１を介して間
引き回路１２が接続されている。この間引き回路１２
は、受信した画像データから一定の間隔で主走査方向に
ついてデータを抜き取り、画像データを間引く回路であ
る。この間引き回路１２には前置レジスタ１３を介して
ラインバッファ１４が接続されている。前置レジスタ１
３は、この実施例では、画像データ転送バス８の所定の
最大転送ビット幅の１／２の所定のビット幅を有する２
個のレジスタ、すなわちＭＳＢ側のハイワードレジスタ
１３ａとＬＳＢ側のローワードレジスタ１３ｂとによっ
て構成されている。一般には、前置レジスタ１３の各レ
ジスタのビット幅は画像データ転送バス８の所定の最大
転送ビット幅の１／Ｎ（Ｎは整数）に設定され、Ｎ個の
レジスタが並列に接続される。間引き回路１２から前置
レジスタ１３へは、後述するように、有効データビット
幅と不定データビット幅とから成る所定のビット幅のデ
ータがレジスタの個数に応じた回数、この実施例では２
回だけ送られ各レジスタに格納される。ラインバッファ
１４のビット幅も画像データ転送バス８の所定の最大転
送ビット幅の１／Ｎに設定されている。ラインバッファ
１４の出力端はシフトレジスタ１５の入力端に接続され
ている。シフトレジスタ１５へには２個のシフトカウン
タ、つまりハイワードシフトカウンタ１７及びローワー
ドシフトカウンタ１６が接続されている。シフトレジス
タ１５は画像データをパラレル−シリアル変換する。シ
フトレジスタ１５の出力端はプリンタインタフェース部
１８を介してプリンタ６に接続されている。
【００１２】次に、本発明におけるインタフェース回路
の動作について図２のプリンタインタフェース５を例に
詳細に説明する。まず、プリンタインタフェース５によ
り間引き印刷を行なう場合であって、有効データ幅が偶
数ビット、例えば２４ビットの場合について説明する。
３２ビットのビット幅を有する画像データ転送バス８か
ら転送バスインタフェース１１が画像データを受け取
り、３２ビットの画像データを間引き回路１２に送る。
間引き回路１２は受け取った３２ビットの画像データを
１６ビットから３２ビットの範囲でデータビット幅を変
換する機能を有しており、例えば有効データ幅を２４ビ
ットに変換するものとする。間引き回路１２から前置レ
ジスタ１３へは、有効データ１２ビットと不定データ４
ビットから成る１６ビットのデータが２回に分けて送ら
れる。間引き回路１２から出力された３２ビットのデー
タは、まず１回目の１６ビットのデータが前置レジスタ
１３のＭＳＢ側のハイワードレジスタ１３ａに書き込ま
れ、次に、２回目の１６ビットのデータがＬＳＢ側のロ
ーワードレジスタ１３ｂに書き込まれる。前置レジスタ
１３からラインバッファ１４へも１６ビットデータが、
２回に分けてパラレルに書き込まれる。つまり、図３に
示すように、前置レジスタのローワードレジスタ１３ｂ
から有効データ幅１２ビットに不定データ４ビットを付
加したＬＳＢ側の１６ビットデータがラインバッファ１
４にそのまま書き込まれ、次に、ハイワードレジスタ１
３ａから同様にＭＳＢ側の１６ビットデータがそのアド
レスをカウントアップしてラインバッファ１４に書き込
まれる。表１，表２は有効データ幅とラインバッファ１
４へのデータの書込みビット幅との対応を示している。
の動作について図２のプリンタインタフェース５を例に
詳細に説明する。まず、プリンタインタフェース５によ
り間引き印刷を行なう場合であって、有効データ幅が偶
数ビット、例えば２４ビットの場合について説明する。
３２ビットのビット幅を有する画像データ転送バス８か
ら転送バスインタフェース１１が画像データを受け取
り、３２ビットの画像データを間引き回路１２に送る。
間引き回路１２は受け取った３２ビットの画像データを
１６ビットから３２ビットの範囲でデータビット幅を変
換する機能を有しており、例えば有効データ幅を２４ビ
ットに変換するものとする。間引き回路１２から前置レ
ジスタ１３へは、有効データ１２ビットと不定データ４
ビットから成る１６ビットのデータが２回に分けて送ら
れる。間引き回路１２から出力された３２ビットのデー
タは、まず１回目の１６ビットのデータが前置レジスタ
１３のＭＳＢ側のハイワードレジスタ１３ａに書き込ま
れ、次に、２回目の１６ビットのデータがＬＳＢ側のロ
ーワードレジスタ１３ｂに書き込まれる。前置レジスタ
１３からラインバッファ１４へも１６ビットデータが、
２回に分けてパラレルに書き込まれる。つまり、図３に
示すように、前置レジスタのローワードレジスタ１３ｂ
から有効データ幅１２ビットに不定データ４ビットを付
加したＬＳＢ側の１６ビットデータがラインバッファ１
４にそのまま書き込まれ、次に、ハイワードレジスタ１
３ａから同様にＭＳＢ側の１６ビットデータがそのアド
レスをカウントアップしてラインバッファ１４に書き込
まれる。表１，表２は有効データ幅とラインバッファ１
４へのデータの書込みビット幅との対応を示している。
【００１３】
【表１】
【００１４】
【表２】
【００１５】次に、ラインバッファ１４中の画像データ
は１６ビット毎に読み出されシフトレジスタ１５に書き
込まれる。シフトレジスタ１５は、１対のシフトカウン
タ１６，１７によって書き込みが制御される。シフトカ
ウンタ１６はローワード側のデータをカウントし、シフ
トカウンタ１７はハイワード側のデータをカウントす
る。シフトレジスタ１５にＬＳＢ側の１６ビットデータ
が入力されると、１２ビットの有効幅すなわち０ビット
から１１ビットまで１２ビットのパラレルデータが１ビ
ットに変換され、つまりシリアルデータに変換されてプ
リンタインタフェース部１８に転送される。この間、Ｍ
ＳＢ側の１６ビットデータはシフトレジスタ１５の手前
に設けられている前置バッファ（図示せず）内でシフト
レジスタ１５への書き込みのために待機している。ＬＳ
Ｂ側の１６ビットデータの処理がシフトレジスタ１５内
で完了すると、続いてＭＳＢ側の１６ビットデータの処
理が同様に開始される。シフトレジスタ１５のシフト数
は１６ビットまで任意に設定可能である。この例では、
有効ビット幅が２４ビットに設定されているので、ロー
ワードシフトカウンタ１６及びハイワードシフトカウン
タ１７は夫々１２ビットの有効幅を有している。従っ
て、シフトレジスタ１５は０ビットから１１ビットまで
連続してシフト動作を行ない、１２ビット目にラインバ
ッファ１４から再度データをパラレルに読み込む。この
サイクルを繰り返して１２ビットのパラレルデータが１
ビットのシリアルデータに変換される。
は１６ビット毎に読み出されシフトレジスタ１５に書き
込まれる。シフトレジスタ１５は、１対のシフトカウン
タ１６，１７によって書き込みが制御される。シフトカ
ウンタ１６はローワード側のデータをカウントし、シフ
トカウンタ１７はハイワード側のデータをカウントす
る。シフトレジスタ１５にＬＳＢ側の１６ビットデータ
が入力されると、１２ビットの有効幅すなわち０ビット
から１１ビットまで１２ビットのパラレルデータが１ビ
ットに変換され、つまりシリアルデータに変換されてプ
リンタインタフェース部１８に転送される。この間、Ｍ
ＳＢ側の１６ビットデータはシフトレジスタ１５の手前
に設けられている前置バッファ（図示せず）内でシフト
レジスタ１５への書き込みのために待機している。ＬＳ
Ｂ側の１６ビットデータの処理がシフトレジスタ１５内
で完了すると、続いてＭＳＢ側の１６ビットデータの処
理が同様に開始される。シフトレジスタ１５のシフト数
は１６ビットまで任意に設定可能である。この例では、
有効ビット幅が２４ビットに設定されているので、ロー
ワードシフトカウンタ１６及びハイワードシフトカウン
タ１７は夫々１２ビットの有効幅を有している。従っ
て、シフトレジスタ１５は０ビットから１１ビットまで
連続してシフト動作を行ない、１２ビット目にラインバ
ッファ１４から再度データをパラレルに読み込む。この
サイクルを繰り返して１２ビットのパラレルデータが１
ビットのシリアルデータに変換される。
【００１６】次に、有効データ幅が奇数ビット、例えば
２５ビットの場合について説明する。例えば、間引き回
路１２が有効データ幅を３２ビットから２５ビットに変
換する場合について説明する。この場合には、表１に示
すように、ＬＳＢ側データが１２ビットの有効幅を持ち
４ビットの不定データを付加され、ＭＳＢ側データが１
３ビットの有効幅を持ち３ビットの不定データを付加さ
れる。１６ビットデータが前置レジスタ１３からライン
バッファ１４へ２回書込まれる。ＭＳＢ側の１６ビット
データは前述したようにそのアドレスをカウントアップ
してラインバッファ１４に書き込まれる。ローワードシ
フトカウンタ１６は１１ビットカウントし、ハイワード
シフトカウンタ１７は１２ビットカウントする。この他
の動作は前述と同様に行なわれる。
２５ビットの場合について説明する。例えば、間引き回
路１２が有効データ幅を３２ビットから２５ビットに変
換する場合について説明する。この場合には、表１に示
すように、ＬＳＢ側データが１２ビットの有効幅を持ち
４ビットの不定データを付加され、ＭＳＢ側データが１
３ビットの有効幅を持ち３ビットの不定データを付加さ
れる。１６ビットデータが前置レジスタ１３からライン
バッファ１４へ２回書込まれる。ＭＳＢ側の１６ビット
データは前述したようにそのアドレスをカウントアップ
してラインバッファ１４に書き込まれる。ローワードシ
フトカウンタ１６は１１ビットカウントし、ハイワード
シフトカウンタ１７は１２ビットカウントする。この他
の動作は前述と同様に行なわれる。
【００１７】以上、画像データを外部出力装置へ転送す
る場合について説明したが、本発明は画像データに限ら
ず、他のデータの外部装置への転送にも同様に適用可能
である。
る場合について説明したが、本発明は画像データに限ら
ず、他のデータの外部装置への転送にも同様に適用可能
である。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
情報処理装置のインタフェース回路内のラインバッファ
にデータを書き込む時間がほとんどかからず、従来に比
べて書き込み時間を大幅に短縮可能である。このため、
ラインバッファへのデータの書き込み頻度が読み出し頻
度より多くなり、外部出力装置へのデータの転送中にラ
インバッファのデータが空になることがない。従って、
パラレルデータからシリアルデータへの変換が効率化さ
れ、高速のデータのシリアル転送が可能となる。
情報処理装置のインタフェース回路内のラインバッファ
にデータを書き込む時間がほとんどかからず、従来に比
べて書き込み時間を大幅に短縮可能である。このため、
ラインバッファへのデータの書き込み頻度が読み出し頻
度より多くなり、外部出力装置へのデータの転送中にラ
インバッファのデータが空になることがない。従って、
パラレルデータからシリアルデータへの変換が効率化さ
れ、高速のデータのシリアル転送が可能となる。
【図１】本発明の情報処理装置の概略構成を示すブロッ
ク図。
ク図。
【図２】図１のインタフェースの一実施例の構成を示す
ブロック図。
ブロック図。
【図３】有効データ幅と不定データ幅とを例示する説明
図。
図。
１ ＣＰＵ ２ キーボードインタフェース ３ キーボード ４ 画像メモリ ５ プリンタインタフェース ６ プリンタ ８ 画像データ転送バス ９ バス
Claims (2)
- 【請求項１】 データ転送バスの所定の最大転送ビット
幅の１／Ｎ（Ｎは整数）の所定ビット幅で前記データ転
送バスからデータを受信し記憶する手段と、 この記憶手段から前記所定ビット幅でパラレルにデータ
を順次受信し格納するバッファ手段と、 このバッファ手段から前記所定ビット幅毎にデータを受
信し、パラレル−シリアル変換する手段と、 を具備したことを特徴とする情報処理装置。 - 【請求項２】 データの所定の最大転送ビット幅を有
し、非同期でデータ転送を行なうデータ転送バスと、 前記所定の最大転送ビット幅の１／Ｎ（Ｎは整数）の所
定データ幅を有するＮ個のレジスタを有し、前記データ
転送バスからのデータを記憶する前置レジスタと、 前記Ｎ個のレジスタの前記所定データ幅と同じ入力デー
タ幅で前記前置レジスタからデータをＮ回受信するライ
ンバッファと、 前記ラインバッファから前記所定データ幅でデータを受
信し、パラレル−シリアル変換し外部へ出力するシフト
レジスタと、 を具備したことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6212592A JPH05265698A (ja) | 1992-03-18 | 1992-03-18 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6212592A JPH05265698A (ja) | 1992-03-18 | 1992-03-18 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05265698A true JPH05265698A (ja) | 1993-10-15 |
Family
ID=13191039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6212592A Pending JPH05265698A (ja) | 1992-03-18 | 1992-03-18 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05265698A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100421567B1 (ko) * | 1998-12-18 | 2004-04-17 | 서창전기통신 주식회사 | 원격 검침 계량기의 데이타 수신 방법_ |
-
1992
- 1992-03-18 JP JP6212592A patent/JPH05265698A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100421567B1 (ko) * | 1998-12-18 | 2004-04-17 | 서창전기통신 주식회사 | 원격 검침 계량기의 데이타 수신 방법_ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08171384A (ja) | 走査変換方法及びその装置 | |
| EP0229379A2 (en) | Digital picture signal coding/decoding circuit | |
| US5337409A (en) | Parallel/serial data conversion system | |
| JPH088647B2 (ja) | ランレングス符号化法および装置 | |
| JPH05265698A (ja) | 情報処理装置 | |
| JP3116989B2 (ja) | 圧縮された２値画像データの復元装置 | |
| US20060072840A1 (en) | Conversion device for performing a raster scan conversion between a JPEG decoder and an image memory | |
| JPH07327116A (ja) | 画像入出力制御装置 | |
| JP2809635B2 (ja) | イメージデータ処理装置 | |
| JP2941574B2 (ja) | 高速伸張処理装置 | |
| JP2662114B2 (ja) | 画像データ境界処理装置 | |
| JP2858661B2 (ja) | 画像処理方式 | |
| JP3028122U (ja) | ランレングス符号の並列処理装置 | |
| JP3293382B2 (ja) | データ圧縮装置及びデータ伸長装置 | |
| JP2991735B2 (ja) | バッファリング方式 | |
| JP3170044B2 (ja) | 印刷装置 | |
| JPS6132867B2 (ja) | ||
| JP2658887B2 (ja) | プリンタコントローラ | |
| KR0134320B1 (ko) | 움직임 보상에서의 버퍼링 장치 | |
| JPH052643A (ja) | 画像処理装置 | |
| JPH06143695A (ja) | 印刷装置 | |
| JPH01137344A (ja) | 画像データフオーマツト回路 | |
| JPH0581420A (ja) | データ入出力方式 | |
| JPS63137376A (ja) | 高速回転回路 | |
| JPS61147671A (ja) | 図形デ−タ圧縮転送回路 |