JPH052643A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 デジタル画像データをドット単位に伸長及び
縮小できる画像処理装置を提供することを目的とする。 【構成】 デジタル画像データの各ドットに対応してド
ット密度の変換情報をレジスタ５８に記憶しておき、そ
の変換情報に応じて出力するクロック信号６９の周期を
変更する。このクロック信号６９に同期して、シフトレ
ジスタ６３でデジタル画像データをドット単位でシフト
し、このシフトされたデジタル画像データをパラレルに
読み出すことにより、その変換情報に対応して変倍され
たデジタル画像データを得ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタル画像データを変
倍する画像処理装置に関するものである。

【０００２】

【従来の技術】従来のファクシミリ装置やイメージリー
ダ等のように、原稿画像を光電的に読取ってデジタルド
ットイメージデータに変換して出力する装置では、例え
ば、２００ｄｐｉ（ドット／インチ）の解像度（ドット
密度）で読み取ったイメージデータは、通常、同じ２０
０ｄｐｉの解像度を有するプリンタで印刷される。まれ
に、例えば、４００ｄｐｉのプリンタを使用して、その
２００ｄｐｉのイメージデータを印刷するような場合
は、ソフトウェア等の処理により２００ｄｐｉのイメー
ジデータを４００ｄｐｉのドット密度のイメージデータ
に変換して印刷を行っている。しかし、２００ｄｐｉよ
り４００ｄｐｉというように比較的簡単に解像度が変更
できない、例えば１８０ｄｐｉ等のドット密度のイメー
ジデータを２００ｄｐｉのプリンタで印刷するような場
合は、そのイメージデータのドット密度をプリンタのド
ット密度に一致させるために複雑な計算等を要するの
で、通常はドット密度を変更することなく、そのまま１
８０ｄｐｉのイメージデータを２００ｄｐｉのプリンタ
に出力して印刷を行っていた。

【０００３】

【発明が解決しようとする課題】しかし、このようにド
ット密度の変換を行なわずに、イメージデータのドット
密度と異なる解像度のプリンタで印刷を行うと、印刷さ
れるイメージのサイズが実際の画像サイズと異なってし
まうような事態が発生することになる。このような不具
合を除去するためには、読取ったイメージデータの解像
度と同じ解像度のプリンタ等の出力装置を備えなければ
ならないが、全ての解像度のイメージに対して同じ解像
度のプリンタを備えることは現実的でない。従って、ど
うしてもイメージデータのドット密度を変換するための
処理が必要になる。

【０００４】本発明は上記従来例に鑑みてなされたもの
で、デジタル画像データをドット単位に伸長及び縮小で
きる画像処理装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に本発明の画像処理装置は以下のような構成を備える。
即ち、デジタル画像データを変倍する画像処理装置であ
って、デジタル画像データの各ドットに対応してドット
密度の変換情報を記憶する記憶手段と、前記変換情報に
応じて出力するクロック信号の周期を変更するクロック
信号発生手段と、前記クロック信号に同期して前記デジ
タル画像データをドット単位でシフトするシフト手段
と、前記シフト手段にシフトされて記憶されているデジ
タル画像データをパラレルに読み出す読出し手段とを有
する。

【０００６】

【作用】以上の構成において、デジタル画像データの各
ドットに対応してドット密度の変換情報を記憶してお
き、その変換情報に応じて出力するクロック信号の周期
を変更する。このクロック信号に同期して、デジタル画
像データをドット単位でシフトし、このシフトされたデ
ジタル画像データを読み出すことにより、その変換情報
に対応して変倍されたデジタル画像データを得ることが
できる。

【０００７】

【実施例】以下、添付図面を参照して本発明の好適な実
施例を詳細に説明する。

【０００８】図１は、本実施例のファクシミリ・インタ
ーフェース回路１０よりの信号を電子タイプライタによ
り印刷するシステムのブロック図を示している。

【０００９】図１において、１は電子タイプライタ本体
を示しており、２〜６は、この電子タイプライタの主な
構成要因を示している。２はマイクロプロセッサ等のＣ
ＰＵで、電子タイプライタ１全体の制御を行っている。
３はメモリで、電子タイプライタの動作を制御するため
のＣＰＵ２の制御プログラムや、文字コードをビットマ
ップ展開するための文字フォント、または文書データを
格納するためのＲＯＭ及びＲＡＭ等から成っている。４
はプリンタ制御回路で、ドットプリンタ部５の制御を行
って、プリンタ部５に記録データを出力している。５は
プリンタ制御回路４よりのドットイメージデータを入力
して、記録紙等の記録媒体に記録するドットプリンタ部
である。又、６はキーボードで、オペレータにより操作
され、ドットプリンタ部５で印刷する文書データ或いは
各種指示情報等を入力することができる。

【００１０】この電子タイプライタ１は、ファクシミリ
インターフェース回路１０に接続されており、１１〜１
７は、その主な構成要因である。１１はインターフェー
ス回路１０全体を制御するためのＣＰＵ、１１はデジタ
ル信号処理部で、ＣＰＵ２とＣＰＵ１１との間でのデー
タのやり取りを行ったり、インターフェース回路１０と
電子タイプライタとの間のドット密度変換等を行ってい
る。１３はデジタル信号処理部１２のワークエリアを供
給しているＲＡＭであり、１４はＣＰＵ１１の制御プロ
グラムを格納するＲＯＭ、１５はＣＰＵ１１のワークエ
リア及びデータバッファとして使用されるＲＡＭであ
る。１６，１７のそれぞれは、デジタル画像データを電
話回線に出力するためのモデム及びインターフェース回
路であり、このインターフェース回路１７を介して電話
回線１８に接続されている。

【００１１】図２は、イメージデータを平面状に表した
図である。

【００１２】図において、２１はイメージの平面を示し
ており、（１）〜（１７６）の円で囲まれた数字のそれ
ぞれは、１つのドット示している。このイメージ平面１
６におけるｘ軸、ｙ軸は図２に示す様に設定されてい
る。

【００１３】図３は、これら（１）〜（１７６）で示さ
れた各ドットデータが８ビットのＲＡＭ１３の中に展開
されている状態を示す図で、図２の左上端からｘ軸方向
に、８ビット毎にＲＡＭ１３に連続した形でビットマッ
プ展開されている。

【００１４】いま、図２に示すようなイメージデータに
対して、ｘ軸方向にドット密度変換を行うものとする。

【００１５】図４は、連続するドットデータと、その変
換情報を示した図である。

【００１６】図４において、４１はＲＡＭ１３のアドレ
ス００００Ｈに記憶されている１バイトのドットデータ
を示し、４２はＲＡＭ１３のアドレス０００１Ｈに記憶
されている１バイトのドットデータを示している。４
３，４４のそれぞれは、ドットデータ４１と４２の各ド
ットに対して、１：１に対応しているデータであり、こ
れらデータ４３，４４における“１”はドットの増加を
示しており、“０”は変化しないことを示している。即
ち、図４においては、ドット（１）（３）（５）（７）
（９）（１１）（１３）（１５）は変化せず１ドットの
ままで、ドット（２）（４）（６）（８）（１０）（１
２）（１４）（１６）は、２ドットに増加されることを
示している。

【００１７】図５は、本実施例の特徴を最もよく表した
デジタル信号処理部１２の回路図である。

【００１８】５１は、ファクシミリ・インターフェース
回路１０のデータバスで、５２，５３はそれぞれデータ
バス５１からのデータをラッチするレジスタである。５
４はレジスタ５２へのチップセレクト信号、５５はレジ
スタ５３へのチップセレクト信号ある。５６は書き込み
信号で、これらチップセレクト信号５２，５３及び書き
込み信号５６はＣＰＵ１１より出力され、レジスタ５
２，５３へのデータの書き込みタイミングを決定してい
る。５７はカウンタで、レジスタ５２，５３へのデータ
格納後に出力されるクロック信号５９に同期して、その
計数動作を開始している。５８は例えば１６ビットのシ
フトレジスタで、データバス５１より図４に示したドッ
トデータ変換情報をロードし、ＣＬＫ信号５９に同期し
て１ビットずつシフトして出力している。６０はセレク
タで、レジスタ５２，５３から出力された合計１６ビッ
トとからなるデータを入力し、カウンタ５７の出力値に
従って１ビットを選択して出力する。すなわち、例えば
カウンタ５７の出力値が“００００”の時は、入力端子
Ｉ０に入力されたビットデータがＹ端子に出力され、カ
ウンタ５７の出力値が“１１１１”の時は、入力端子Ｉ
１５に入力されたビットデータがＹ端子に出力され
る。。

【００１９】又、シフトレジスタ５８にロードされてシ
フトアウトされた１ビット信号７０は、後段のシフトレ
ジスタ６３のクロック信号を選択するためのセレクト信
号として用いられ、このシフトレジスタ５８の出力ビッ
トが“１”の場合、クロック信号６１を選択し、“０”
の場合は、クロック信号６２を選択してシフトレジスタ
６３にシフトクロック信号６９を出力している。こうし
て選択されて出力されたシフトクロック信号６９は、シ
フトレジスタ６３のシフトクロックとして、２４ビット
のシフトレジスタ６３に供給される。

【００２０】セレクタ６０により、レジスタ５２，５３
より出力された１６ビットの全てが選択されて出力され
た時、即ち、カウンタ５７が“００００”から計数を開
始して、１６個のクロックＣＬＫ信号５９を計数した
時、クロックＣＬＫ信号５９の出力は停止される。この
時、またシフトレジスタ６３へのシフトクロックもコン
トロール信号６４により、ＡＮＤゲート６８でディスイ
ネーブルにされる。

【００２１】こうして、シフト動作が停止したシフトレ
ジスタ６３からパラレルに出力される２４ビットデータ
は、出力バッファ６５，６６，６７に出力されている。
そして、データの読出し時に、それぞれの出力バッファ
をそれぞれ対応するゲート信号で出力イネーブルするこ
とにより、シフトレジスタ６３に記憶されている２４ビ
ットデータは、データバス５１に出力されＲＡＭ１５に
記憶される。

【００２２】ここで、セレクタ６０から出力されるレジ
スタ５２，５３に格納されているドットデータそれぞれ
に対応して、シフトレジスタ５８よりシフトアウトされ
るシフトデータビットが“１”の場合は拡大を示し、ダ
ブルクロックのシフト信号であるクロック信号６１を選
択してシフトレジスタ６３に入力する。これにより、シ
フトレジスタ６３は、セレクタ６０より出力されたドッ
トデータを２回連続して取り込む。これにより、ドット
データは２倍に拡大（伸長）される。

【００２３】また、シフトレジスタ５８よりシフト出力
されるビットデータが“０”の場合は等倍を示し、この
場合は、クロック信号６２が選択されてシフトレジスタ
６３に入力される。このクロック信号６２はシングルク
ロックであるため、セレクタ６０より出力されたドット
データは、１回だけシフトレジスタ６３で取り込まれ
る。

【００２４】図６は、レジスタ５２，５３の全てのドッ
トデータが例えば図４に示すような値である時、シフト
レジスタ５８及び６３のデータ例を示す図である。

【００２５】図６において、７１は、シフトレジスタ５
８より出力されるビットデータに応じて、シフトクロッ
ク６１，６２のいずれかが選択されて出力されてシフト
レジスタ６３に入力されるクロック信号６９の波形を示
している。このシフトレジスタ５８より出力されるデー
タは、（１６）で示すドットデータより順次出力され、
このドットデータが“１”との時には２つのパルスが出
力され、“０”の時には、１つのパルス信号が出力され
ている。

【００２６】７２は、シフトレジスタ５８から出力され
るドットデータ７０の一例を示しており、ハイレベルの
部分はデータ“１”を示し、ロウレベルの部分はデータ
“０”を示している。この信号は前述したように、シフ
トレジスタ６３へ出力するシフトクロック６９を決定す
るためのセレクト信号として使用されている。７３はカ
ウンタ５７のカウントクロック及びシフトレジスタ５８
のシフトクロックを示している。７４は、セレクタ６０
よりシフトレジスタ６３に入力されるドットデータを示
している。

【００２７】これにより、例えばシフトクロック７３の
１回目のパルスにおいて、セレクタ６０よりドットデー
タ（１６）が出力され、このドット（１６）の属性デー
タとして、７２に示すように“１”が出力される。これ
は前述したように、拡大を意味しているため、シフトレ
ジスタ６３への入力クロック信号６９は、図６の７１に
示すようにダブルクロックとなる。

【００２８】これにより、シフトレジスタ６３にシフト
入力されて変換されたデータを、バッファ６７を通して
ＲＡＭ１５のアドレス０１００Ｈに、バッファ６６より
の出力データをＲＡＭ１５のアドレス０１０１Ｈに、バ
ッファ６５の出力をアドレス０１０２Ｈに格納した状態
を示したのが、図７である。

【００２９】図４及び図７から明らかなように、変換情
報が“１”に対応しているドットデータは２倍に伸長さ
れ、変換情報が“０”に対応しているドットデータはそ
のまま記憶されていることが分かる。以上の操作をメモ
リの必要な空間について行うことでドット密度変換が修
了する。

【００３０】＜他の実施例 （図８〜図１６）＞図８
は、ドットデータの拡大する他の実施例の変換回路の構
成を示すブロック図で、ここでは、３系列のシフトレジ
スタにより実現している。尚、前述の図５の回路図と共
通する部分は同じ番号で示している。

【００３１】８１は、ドットデータの拡大情報を格納す
る２０ビットシフトレジスタ、８２は、このシフトレジ
スタ８１のシフトクロックである。８３は次段のシフト
レジスタ８５のシフトクロックとして使用されるクロッ
ク信号で、このクロック信号８３は、シフトレジスタ８
１よりシフト出力されるビットデータがロウレベルの
時、ＡＮＤゲート８４を通してシフトレジスタ８５に出
力される。シフトレジスタ８５は２０ビットのシフトレ
ジスタである。

【００３２】図９は、変換動作前に、図８の各シフトレ
ジスタにＣＰＵ１１によって書き込まれている情報を示
す図である。

【００３３】図９において、９１，９２はシフトレジス
タ８５に記憶する１６ビットのドットデータであり、各
ビットを判別するために前述の実施例と同様に、（１）
〜（１６６の番号を付している。９３はシフトレジスタ
８１に記憶されている変換情報（２０ビット）の１例を
示している。

【００３４】図１０は、これらの情報に基づいて、実際
にシフトレジスタ８１，８５及び６３に供給されるクロ
ック信号、データの出力状態を時間の経過に沿って示し
た図である。

【００３５】図１０において、９４はシフトレジスタ８
１に供給されるシフトクロック８２の波形を示し、９５
はクロック信号８３の信号波形を示し、９４で示された
シフトクロック８２に対して１／４周期だけ位相がずれ
た信号となっている。９６はＡＮＤゲート８４から出力
されるシフトレジスタ８５のシフトクロックの信号タイ
ミングを示している。このシフトクロックは、シフトレ
ジスタ８１の出力が“１”の時は出力されないため、シ
フトレジスタ８５の出力も固定されたままである。９７
は、シフトレジスタ６３に供給されるクロック信号の波
形を示しており、９５で示されたクロック信号より更に
１／４周期だけ位相がずれた波形となっている。これに
より、シフトレジスタ８５から出力されるデータを確実
にシフトレジスタ６３に取りこめるようになっている。
又、シフトレジスタ８５からのシフト出力が変化しない
場合に、シフトクロック８６が供給されることによっ
て、シフトレジスタ８５より出力されている同じデータ
をシフトレジスタ６３に取り込むことでデータの拡大を
行う。

【００３６】このようにして、図９に示す変換情報９３
に基づいて、シフトレジスタ６３に取り込まれるドット
データを示したものが、図１０の９８である。こうして
変換が終了した後、出力バッファ６５から６７を通して
シフトレジスタ６３の内容を読み出すことにより、ＣＰ
Ｕ１１は、その変換された後のデータを読み出してＲＡ
Ｍ１５に記憶することができる。

【００３７】図１１は、本発明の他の実施例である、ド
ットデータを縮小する回路構成を示すブロック図で、前
述の各部と共通する部分は同じ番号で示し、それらの説
明を省略する。

【００３８】１１１は、シフトレジスタ８５に入力する
シフトクロックを示しており、１１２はデータの縮小情
報を格納する２０ビットシフトレジスタである。又、１
１３は、シフトレジスタ１１２に供給されるシフトクロ
ック、１１４はシフトレジスタ１１２の出力との論理積
を取って、シフトレジスタ６３に供給されるクロック信
号である。

【００３９】図１２はシフトレジスタ１１２に書き込ま
れた情報の一例を示す図で、図１３は、図１２に示すデ
ータがシフトレジスタ１１２に記憶されている時の各部
の出力波形を示す図である。

【００４０】図１３において、１３１は、シフトレジス
タ５７に入力されるシフトクロックの波形を示し、１３
２はシフトレジスタ１１２の出力との論理積を取って、
シフトレジスタ６３に入力するためのクロック信号１１
４の波形例を示している。１３３は、この論理積が取ら
れた結果の波形を示している。１３４は、シフトレジス
タ８５のシフトクロックの波形を示し、１３５は、この
状態でシフトレジスタ８５から出力されるデータを示し
ている。１３４は、また１３３で示すクロック信号によ
り、シフトレジスタ６３に取り込まれるデータを示して
いる。

【００４１】図１３から明らかなように、４ビットおき
に元のデータが削除されてシフトレジスタ６３に転送さ
れている。このようにして、シフトレジスタ６３には４
ドット毎に１ドットを間引きした縮小画像データが格納
され、その１２ビットに縮小されたデータを出力バッフ
ァ６５〜６７を通して読み出すことができる。

【００４２】図１４は、ドットデータの縮小と拡大とを
同時に行う変換回路の構成を示す回路図で、この回路
は、前述の図８と図１１の要素を全て取り込んだ形で構
成されており、これらの図面において共通する部分は同
じ番号で示している。

【００４３】図１５は、これら拡大情報と縮小情報のデ
ータの例を示す図である。

【００４４】図１５において、１５１はシフトレジスタ
８１に格納されたデータを示し、１５２はシフトレジス
タ１１２に格納されたデータを示している。

【００４５】また、図１６は図１５に示すデータに従っ
て、図１４の回路の動作を示す波形図である。

【００４６】１６１６７はシフトレジスタ８１のシフト
クロック信号、１６２はクロック信号８３の波形例を示
している。１６３はシフトレジスタ８１の出力と、クロ
ック信号８３との論理積であるシフトレジスタ８５への
シフトクロック信号を示している。１６４はシフトレジ
スタ１１２のシフトクロック信号、７１はクロック信号
１１４の一例を示しており、１６６はシフトレジスタ１
１２の出力とクロック信号１１４との論理積であるシフ
トレジスタ６３へのシフトクロック信号を示している。
１６７は拡大変換により、シフトレジスタ８５より出力
されるデータを示しており、１６８はシフトレジスタ６
３に取り込まれるデータを示している。これにより、元
の画像データは１部分拡大され、また１部分が縮小され
ることがわかる。

【００４７】尚、本発明は複数の機器から構成されるシ
ステムに適用しても１つの機器から成る装置に適用して
も良い。また、本発明はシステム或は装置に、本発明に
より規定された処理を実行するプログラムを供給するこ
とによって達成される場合にも適用できることはいうま
でもない。

【００４８】以上説明したように本実施例によれば、連
続したドットデータを各１ビット毎に拡大または縮小で
きるため、その画像データを出力するプリンタの解像度
に応じて、画像データの解像度を変換して出力すること
ができる効果がある。

【００４９】また、この装置を用いることにより表示等
のイメージデータも拡大、縮小が自在となり、表示にお
けるズーム拡大、縮小等の処理も容易に実現できる。

【００５０】また、本実施例によれば、拡大と縮小とを
同時に行うことができるため、イメージデータの変倍処
理も容易にできる効果がある。

【００５１】

【発明の効果】以上説明したように本発明によれば、デ
ジタル画像データをドット単位に伸長及び縮小できるた
め、例えば画像データのドット密度が画像形成装置の解
像度と異なる場合でも、簡単にその解像度を変更して表
示・出力できる効果がある。

【図面の簡単な説明】

【図１】本実施例のファクシミリ・インターフェース回
路よりの信号を電子タイプライタにより印刷するシステ
ムのブロック図である。

【図２】平面状のドットデータの配置を示す図である。

【図３】図２のイメージデータがＲＡＭに展開された状
態を示す図である。

【図４】第１の実施例におけるドットデータに対応した
変換情報を示した図である。

【図５】第１の実施例のデジタル信号処理部の変換回路
図である。

【図６】第１の実施例の変換回路における各部の信号波
形及び動作タイミングを示す図である。

【図７】第１の実施例により変換され、ＲＡＭに記憶さ
れたドットデータを示した図である。

【図８】第２の実施例のデジタル信号処理部の変換回路
図である。

【図９】第２の実施例におけるドットデータに対応した
変換情報を示した図である。

【図１０】第２の実施例の変換回路における各部の信号
波形及び動作タイミングを示す図である。

【図１１】第３の実施例のデジタル信号処理部の変換回
路図である。

【図１２】第３の実施例における変換情報を示した図で
ある。

【図１３】第３の実施例の変換回路における各部の信号
波形及び動作タイミングを示す図である。

【図１４】第４の実施例のデジタル信号処理部の変換回
路図である。

【図１５】第４の実施例における変換情報を示した図で
ある。

【図１６】第４の実施例の変換回路における各部の信号
波形及び動作タイミングを示す図である。

【符号の説明】

１ 電子タイプライタ ５ ドットプリンタ １０ ファクシミリ・インターフェース部 １１ ＣＰＵ １２ デジタル信号処理部 １３，１５ ＲＡＭ ５１ データバス ５２，５３ レジスタ ５７ カウンタ ５８，６３，８１，８５，１１２ シフトレジスタ ６０ セレクタ ６５〜６７ 出力バッファ

Claims (1)

1. 【特許請求の範囲】 【請求項１】 デジタル画像データを変倍する画像処理
   装置であって、デジタル画像データの各ドットに対応し
   てドット密度の変換情報を記憶する記憶手段と、前記変
   換情報に応じて出力するクロック信号の周期を変更する
   クロック信号発生手段と、前記クロック信号に同期して
   前記デジタル画像データをドット単位でシフトするシフ
   ト手段と、前記シフト手段にシフトされて記憶されてい
   るデジタル画像データをパラレルに読み出す読出し手段
   と、を有することを特徴とする画像処理装置。