JPH052642A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 デジタル画像データのｘ軸方向及びｙ軸方向
にドット密度の変換を行うことにより、画像データをド
ット単位に伸長及び縮小できる画像処理装置を提供する
ことを目的とする。 【構成】 第１の変倍回路により、デジタル画像データ
をｘ軸方向に変倍し、その変倍されたデジタル画像デー
タを第２の変倍回路を用いて、ｙ軸方向に変倍するよう
に動作する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタル画像データを変
倍する画像処理装置に関するものである。

【０００２】

【従来の技術】従来のファクシミリ装置やイメージリー
ダ等のように、原稿画像を光電的に読取ってデジタルド
ットイメージデータに変換して出力する装置では、例え
ば２００ｄｐｉ（ドット／インチ）の解像度（ドット密
度）で読み取ったイメージデータは、通常、同じ２００
ｄｐｉの解像度を有するプリンタで印刷される。まれ
に、例えば４００ｄｐｉのプリンタを使用して、その２
００ｄｐｉのイメージデータを印刷するような場合は、
ソフトウェア等の処理により２００ｄｐｉのイメージデ
ータを４００ｄｐｉのドット密度のイメージデータに変
換して印刷を行っている。しかし、２００ｄｐｉより４
００ｄｐｉというように比較的簡単に解像度が変更でき
ない、例えば１８０ｄｐｉ等のドット密度のイメージデ
ータを２００ｄｐｉのプリンタで印刷するような場合
は、そのイメージデータのドット密度をプリンタのドッ
ト密度に一致させるために複雑な計算等を要するので、
通常はドット密度を変更することなく、そのまま１８０
ｄｐｉのイメージデータを２００ｄｐｉのプリンタに出
力して印刷を行っていた。

【０００３】

【発明が解決しようとする課題】しかし、このようにド
ット密度の変換を行なわずに、イメージデータのドット
密度と異なる解像度のプリンタで印刷を行うと、印刷さ
れるイメージのサイズが実際の画像サイズと異なってし
まうような事態が発生することになる。このような不具
合を除去するためには、読取ったイメージデータの解像
度と同じ解像度のプリンタ等の出力装置を備えなければ
ならないが、全ての解像度のイメージに対して同じ解像
度のプリンタを備えることは現実的でない。従って、ど
うしてもイメージデータのドット密度を変換するための
処理が必要になる。そこで、ソフトウェア等による処理
により、ドットの追加或いは削除などを行ってドット密
度の変換を行うと、全体の処理速度が低下する等の問題
があった。

【０００４】本発明は上記従来例に鑑みてなされたもの
で、デジタル画像データのｘ軸方向及びｙ軸方向にドッ
ト密度の変換を行うことにより、画像データをドット単
位に伸長及び縮小できる画像処理装置を提供することを
目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に本発明の画像処理装置は以下のような構成を備える。
即ち、デジタル画像データを変倍する画像処理装置であ
って、デジタル画像データをｘ軸方向に変倍する第１の
変倍手段と、前記第１の変倍手段により変倍されたデジ
タル画像データをｙ軸方向に変倍する第２の変倍手段と
を有する。

【０００６】

【作用】以上の構成において、第１の変倍手段により、
デジタル画像データをｘ軸方向に変倍し、その変倍され
たデジタル画像データを第２の変倍手段を用いて、ｙ軸
方向に変倍するように動作する。

【０００７】

【実施例】以下、添付図面を参照して本発明の好適な実
施例を詳細に説明する。

【０００８】図１は、本実施例のファクシミリ・インタ
ーフェース回路１０よりの信号を電子タイプライタによ
り印刷するシステムのブロック図を示している。

【０００９】図１において、１は電子タイプライタ本体
を示しており、２〜６は、この電子タイプライタの主な
構成要因を示している。２はマイクロプロセッサ等のＣ
ＰＵで、電子タイプライタ１全体の制御を行っている。
３はメモリで、電子タイプライタの動作を制御するため
のＣＰＵ２の制御プログラムや、文字コードを入力した
時にビットマップ展開するための文字フォント、または
文書データを格納するためのＲＯＭ及びＲＡＭ等から成
っている。４はプリンタ制御回路で、ドットプリンタ部
５の制御を行って、プリンタ部５に記録データを出力し
ている。５はプリンタ制御回路４よりのドットイメージ
データを入力して、記録紙等の記録媒体に記録するドッ
トプリンタ部である。又、６はキーボードで、オペレー
タにより操作され、ドットプリンタ部５で印刷する文書
データ或いは各種指示情報等を入力することができる。

【００１０】この電子タイプライタ１は、ファクシミリ
・インターフェース回路１０に接続されており、１１〜
１７は、その主な構成要因である。１１はインターフェ
ース回路１０全体を制御するためのＣＰＵ、１２はデジ
タル信号処理部で、ＣＰＵ２とＣＰＵ１１との間でのデ
ータのやり取りを行ったり、インターフェース回路１０
と電子タイプライタ１との間のドット密度変換等を行っ
ている。１３はデジタル信号処理部１２のワークエリア
を供給しているＲＡＭであり、１４はＣＰＵ１１の制御
プログラムを格納するＲＯＭ、１５はＣＰＵ１１のワー
クエリア及びデータバッファとして使用されるＲＡＭで
ある。１６，１７のそれぞれは、デジタル画像データを
電話回線に出力するためのモデム及びインターフェース
回路であり、このインターフェース回路１７を介して電
話回線１８に接続されている。

【００１１】図２は、このファクシミリ・インターフェ
ース回路１０で処理されるイメージデータを平面状に表
した図である。

【００１２】図２において、２１はイメージデータの平
面を示しており、（１）〜（１７６）の円で囲まれた数
字のそれぞれは、１つのドットを示している。このイメ
ージ平面１６におけるｘ軸、ｙ軸は図２に示す様に設定
されている。

【００１３】図３は、これら（１）〜（１７６）で示さ
れた各ドットデータが８ビットのＲＡＭ１３の中に展開
されている状態を示す図で、図２の左上端からｘ軸方向
に８ビット毎に、ＲＡＭ１３のアドレス００００Ｈから
００１５Ｈ（Ｈは１６進数を表す）まで、連続した形で
ビットマップ展開されている。

【００１４】図４はデジタル処理回路１２（ＬＳＩ）内
部に含まれるドット密度変換処理回路の構成を示すブロ
ック図である。

【００１５】図４において、４１はデータバス、４２，
４３のそれぞれは８ビットのレジスタである。４４はレ
ジスタ４２を選択するためのチップセレクト信号、４６
はレジスタ４３を選択するためのチップセレクト信号で
ある。４５はデータバス４１のデータを各レジスタに書
き込むための書き込み信号である。４７は変換回路で、
レジスタ４２，４３より出力される計１６ビットの入力
データを２４ビットのデータに拡大して出力している。
４８〜５０は出力バッファで、リード信号５２と各チッ
プセレクト信号５１，５３，５４により、変換回路４７
より出力された各８ビット信号（計２４ビット信号）を
データバス４１に出力している。

【００１６】具体的に説明すると、図３に示したＲＡＭ
１３の連続したアドレスに記憶されている２バイトのデ
ータを読み出して、下位の８ビットをレジスタ４２に、
上位の８ビットをレジスタ４３に入力して記憶する。こ
うして、出力バッファ４８，４９，５０を順番にイネー
ブルにしてデータバス４１に読み出すことにより、変換
された後の３バイトデータを得ることができる。

【００１７】図３に示したＲＡＭ１３のデータを変換し
た結果を図５に示している。

【００１８】例えば、ＲＡＭ１３のアドレス００００Ｈ
番地のデータをレジスタ４２に入力し、アドレス０００
１Ｈ番地のデータをレジスタ４３に入力する。次に、出
力バッファ４８をイネーブルにして読み取ったデータを
ＲＡＭ１３のアドレス０１００Ｈに、出力バッファ４９
をイネーブルにして読み取ったデータをＲＡＭ１３の０
１０１Ｈに、出力バッファ５０をイネーブルにして読み
取ったデータをＲＡＭ１３のアドレス０１０２Ｈに書き
込んでいる。

【００１９】このように、例えば図３に示すソースデー
タを２バイト読み込んでレジスタ４２，４３に書き込
み、変換後の３バイトデータを読み出してＲＡＭ１３に
書き込む動作を繰り返すことで、図５に示したような、
一連の変換済みデータを得ることができる。このように
して、イメージデータのｘ軸方向のドット密度の変換処
理が終了したことになる。

【００２０】次に、このイメージデータをｙ軸方向にド
ット密度変換する場合を説明する。この場合は、垂直方
向の連続したバイトを読み込み、拡大または縮小するも
のである。

【００２１】図６は、このようなｙ軸方向のドット密度
変換処理を実行する変換回路の構成を示すブロック図
で、この回路はデジタル信号処理回路１２内に設けられ
ている。

【００２２】４１は前述したデータバスを示し、６１，
６２は変換すべきデータを入力するためのレジスタであ
る。６６はレジスタ６１を選択するチップセレクト信
号、６７はレジスタ６２を選択するチップセレクト信
号、６５は各レジスタへの書き込み信号を示している。
６３，６４はいずれもアウトプットイネーブル端子を持
つ出力バッファであり、チップセレクト信号６８と同時
に出力されるとレジスタ６３の内容がデータバス４１に
読み出され、チップセレクト信号７０，７１と同時に出
力されるとレジスタ６４の内容がデータバス４１に読み
出される。

【００２３】図５と図７を参照して具体的に説明する
と、図５に示された変換前のデータから、ＲＡＭ１３の
アドレス０１００Ｈの内容［（１）（２）（２）（３）
（４）（４）（５）（６）］を読み込んでレジスタ６１
に格納し、ＲＡＭ１３のアドレス０１０３Ｈの内容
［（17）（18）（18）（19）（20）（20）（21）（2
1）］を読み込んでレジスタ６２に格納する。この状態
で、チップセレクト信号６８をイネーブルにして読み出
すことにより、出力バッファ６３から出力されるデータ
を読み出してＲＡＭ１３のアドレス０３００Ｈに書き込
み、次にチップセレクト信号３９をイネーブルにして出
力バッファ６４から出力されるデータを読み出すことに
より、ＲＡＭ１３のアドレス０３０３Ｈに書き込む。更
に、次にチップセレクト信号７１をイネーブルにして、
出力バッファ６４の出力データを読み出して、ＲＡＭ１
３の前回記憶したアドレスの３番地後のアドレス０３０
６Ｈに書き込む。これら一連の動作を繰り返すことによ
り、図５に示したソースデータは、図７に示される様に
変換されてＲＡＭ１３に書き込まれる。

【００２４】図８は、このようにして、図７に示すよう
にｘ軸及びｙ軸方向に拡大された画像データを平面のイ
メージに展開した状態を示している。これにより、図２
の変換前の画像データは、図８に示すように変換された
ことになる。

【００２５】図９及び図１０は、この実施例のデジタル
信号処理回路１２の動作を示すフローチャートである。

【００２６】まず、ステップＳ１で、ポインタＬＰＴＲ
に“１１”を、読み出しアドレスポインタＲＡＤＲに
“０”を、書き込みアドレスポインタＷＡＤＲに“０１
００Ｈ”をセットする。次にステップＳ２に進み、ＲＡ
ＤＲの内容と（ＲＡＤＲ＋１）とで示されるＲＡＭ１３
のアドレスよりイメージデータを読み出す。次にステッ
プＳ３で、その読み出したデータをレジスタ４２と４３
にセットし、ステップＳ４で出力バッファ４８〜５０よ
りデータを読み出す。そしてステップＳ５に進み、出力
バッファ４８より読み出したデータをＲＡＭ１３のＷＡ
ＤＲで指示されたアドレスに、出力バッファ４９より読
み出したデータをＷＡＤＲ＋１で指示されるＲＡＭ１３
のアドレスに、出力バッファ５０より読み出したデータ
をＷＡＤＲ＋３で指示されるＲＡＭ１３のアドレスに書
き込む。次にステップＳ６に進み、ポインタＬＰＴＲを
−１し、読み出しアドレスＲＡＤＲ＝ＲＡＤＲ＋２，Ｗ
ＡＤＲ＝ＷＡＤＲ＋３を実行し、ステップＳ７でポイン
タＬＰＴＲの値が“０”でない時はステップＳ２に戻
り、前述の処理を実行する。

【００２７】ステップＳ７で、ポインタＬＰＴＲの値が
“０”になるとステップＳ８に進み、ポインタＰＴＲに
“６”をセットし、ステップＳ９で、ポインタＬＰＴＲ
に“３”を、読み出しポインタＲＡＤＲに“０１００
Ｈ”、書き込みアドレスＷＡＤＲに“０３００Ｈ”をセ
ットする。次にステップＳ１０に進み、読み出しアドレ
スポインタＲＡＤＲ、ＲＡＤＲ＋３で指示されるＲＡＭ
１３のアドレスよりデータを読み出し、それぞれをレジ
スタ６１と６２にセットする（ステップＳ１１）。次に
ステップＳ１２に進み、レジスタ６３のデータを読み出
してＲＡＭ１３のＷＡＤＲで指示されるアドレスに書き
込み、レジスタ６２のデータを読み出してＷＡＤＲ＋
３，ＷＡＤＲ＋６で指示されるＲＡＭ１３のアドレスに
データを書き込む。

【００２８】次にステップＳ１３に進み、ポインタＬＰ
ＴＲを−１し、読み出しアドレスＲＡＤＲ、書き込みア
ドレスＷＡＤＲを共に＋１する。ステップＳ１４でポイ
ンタＬＰＴＲが“０”かどうかを調べ、“０”でない時
はステップＳ９に戻るが、“０”になるとステップＳ１
５に進み、読み出しアドレスポインタＲＡＤＲと書き込
みアドレスポインタＷＡＤＲを共に＋６する。そして、
ポインタＰＴＲを−１し、ステップＳ１６で、このポイ
ンタＰＴＲの値が“０”でない時はステップＳ９に戻っ
て前述の処理を行う。そして、このポインタＰＴＲの値
が“０”になると、この処理を終了する。

【００２９】前述の実施例では、図４に示したｘ軸方向
のドット密度変換回路と、図６に示したｙ軸方向のドッ
ト密度変換回路を設けたが、ここでは共通似できる部分
を共通にしたドット密度変換回路の構成を図１１に示
す。ここでは、前述した図面と共通する部分は同じ番号
で示し、それらの説明を省略する。

【００３０】図１１において、４７ａはレジスタ４２，
４３よりの出力信号を、ｘ軸方向にドット密度を変換す
る処理と、ｙ軸方向にドット密度の変換処理を行う変換
回路である。この変換回路４７ａより出力されるｘ軸方
向のドット密度変換出力データは、８１，８２及び８３
で示されており、それぞれセレクタ８７，８８，８９に
入力されている。またｙ、軸方向のドット密度変換の出
力データは、８４，８５及び８６で示されており、これ
らもセレクタ８７，８８及び８９に入力されている。９
０〜９２は出力バッファである。

【００３１】これらセレクタ８７，８８及び８９の出力
は、コントロール信号９３によって切り換えられ、ｘ軸
方向の変換とｙ軸方向の変換とを区別して選択出力され
る。セレクタ８７の出力データは出力バッファ９０に入
力され、またセレクタ８８からの出力データは、出力バ
ッファ９１に入力され、セレクタ８９からのデータは出
力バッファ９２に入力されている。

【００３２】以上の様な構成により、コントロール信号
９３により、レジスタ４２，４３に入力されたデータの
変換結果を、ｘ軸方向の変換とｙ軸方向の変換との２種
類とに分けて選択できることになる。回路的にも、セレ
クタ８７〜８９及び変換回路４７ａの１部分だけが追加
になるだけで、他の部分は２つのモードの変換に対して
共通に使用されるため、コスト的に安価に構成できるこ
とになる。

【００３３】尚、本発明は、複数の機器から構成される
システムに適用しても１つの機器から成る装置に適用し
ても良い。また、本発明は、システム或は装置に、本発
明により規定された処理を実行するプログラムを供給す
ることによって達成される場合にも適用できることはい
うまでもない。

【００３４】以上説明したように本実施例によれば、イ
メージデータなどのドットデータに対し、ｘ軸方向とｙ
軸方向の２種類の変換回路を持つことで、平面を表現す
るドットデータを、ｘ軸方向及びｙ軸方向に拡大及び縮
小を行うことができた。もちろん、データによっては、
片方の座標軸方向の変換だけでも良いことはもちろんで
ある。

【００３５】また、他の実施例で説明したように、これ
らｘ軸とｙ軸方向のドット密度変換を行う２種類のハー
ドウェア構成を、共通化して簡素化することで、より安
価に実現できることとなる。

【００３６】このように本実施例のドット密度変換機能
を持つことで、例えば、２００ｄｐｉの解像度のファク
シミリ装置からのイメージデータを、ドットを増加さ
せ、例えば３６０ｄｐｉのプリンタで等倍で印刷するこ
とが可能となる。

【００３７】

【発明の効果】以上説明したように本発明によれば、デ
ジタル画像データのｘ軸方向及びｙ軸方向にドット密度
の変換を行うことにより、画像データをドット単位に伸
長及び縮小できる効果がある。

【図面の簡単な説明】

【図１】本実施例の装置のブロック図である。

【図２】入力された平面状のドットイメージデータの構
成図である。

【図３】ＲＡＭに記憶された変換前のドットデータの格
納状態図である。

【図４】本実施例のデジタル信号処理回路に含まれるｘ
軸方向のドット密度の変換回路図である。

【図５】ｘ軸方向のドット密度変換後、ＲＡＭに記憶さ
れたドットデータの状態図である。

【図６】本実施例のデジタル信号処理回路に含まれるｙ
軸方向のドット密度の変換回路図である。

【図７】ｙ軸方向のドット密度変換後、ＲＡＭに記憶さ
れたドットデータの状態図である。

【図８】本実施例のデジタル信号処理回路において、ｘ
軸方向及びｙ軸方向に拡大された平面状のドットデータ
の構成図である。

【図９】

【図１０】本実施例のデジタル信号処理回路の動作を示
すフローチャートである。

【図１１】本発明の他の実施例のドット密度変換回路の
構成を示すブロック図である。ある。

【符号の説明】

１ 電子タイプライタ ５ ドットプリンタ １０ ファクシミリ・インターフェース部 １１ ＣＰＵ １２ デジタル信号処理部 １３，１５ ＲＡＭ ４１ データバス ４２，４３，６１，６２ レジスタ ４７，４７ａ 変換回路 ４８，４９，５０，６３，６４ 出力バッファ ８７，８８，８９ セレクタ

Claims (1)

1. 【特許請求の範囲】 【請求項１】 デジタル画像データを変倍する画像処理
   装置であって、デジタル画像データをｘ軸方向に変倍す
   る第１の変倍手段と、前記第１の変倍手段により変倍さ
   れたデジタル画像データをｙ軸方向に変倍する第２の変
   倍手段と、を有することを特徴とする画像処理装置。