JPS6242276A - 画像編集装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、既存の文書または画像が混在した原稿を基に
して、その画像情報を編集する画＠編集装置に関する。

［発明の技術的背景コ 近年、事務機器を用いた事務作業の効率化が急速に行な
われているが、その中でも特に、文書の適切な管理およ
び活用が最も重要視されている。

このように、文書を死蔵することなく活用するためには
、利用しやすいように文書を編集する必要がある。

従来から画＠編集装置としては、複写機、ファクシミリ
、ワードプロセッサ、電子ファイル装置等の文書や画像
を扱う装置に、編集処理用のメモリとプログラムを増設
したものが多く用いられている。しかし、これらの従来
装置では、画像の切り恢き、貼り付け、移動、合成、回
転、拡大、縮小等の編集処理を多様にかつ高速で行なう
ためには、メモリ内における転送元の画像と転送先の画
像とをできるだけ原画のままの状態にしておく必要があ
った。すなわち、操作者が編集しながら意図する文書を
作成する場合は、転送元から転送先に画像を転送し、そ
の結果を判断して、ざらに画像を移動させたりするとい
うように試行錯誤を繰り返すことによって、操作者の意
図に合致した文書を作成する必要があり、このためには
、編集処理後の画像を即座に編集前の画像に復元できる
ことが必要であった。

［背景技術の問題点］ しかしながら従来のこの種装置においては、操作者が編
集指示を与えると同時に画像転送の実行が行なわれ、こ
のように即座に編集前の画像に復元することはできなか
った。すなわち第１３図は従来装置にお【プる画像転送
の状況を示す図であり、操作者が誤って領域■の３文字
ｒＡ、Ｂ、Ｃｌを領域ＩＶに転送すると第１３図（ｂ）
に示されるような状態になってしまう。この場合図示し
ない画像バッファメモリの内容が第１３図（ｂ）に示す
ものに書き換えられ、第１３図（ａ）に示される文書Ｂ
の内容は画像バッファメモリに格納されていないため、
正しい編集を行なうには操作者が再び文書Ｂを検索する
か、スキャナから入力する必要があり、操作が煩わしく
、時間がかかつていたのである。文書Ｂの元の状態をメ
モリ内に格納しておけば、編集後に再び編集前の状態に
復元することはできるが、この場合元の文１をメモリ内
に格納しておくために、メモリの実装が増え、装置価格
の高騰に結び付くという欠点をがあった。

［発明の目的］ 本発明の目的は、画像の切り扱き、貼り付け、移動、回
転、合成、拡大、縮小等の編集処理を行なう画像編集装
置において、編集時の様々な指示や試行錯誤に即座に対
応でき、複雑かつ高度な画像編集を短時間で処理する画
像編集装置を、簡単かつ安価に提供することにある。

［発明の概要］ 本発明は、画像編集装置において、原画情報を記憶する
画像情報記憶手段と、表示用の画情報を記憶する表示情
報記憶手段と、編集の指令に基づいて前記画像情報記憶
手段もしくは表示情報記憶手段の転送元の領域の画情報
に所定の編集処理を行ない前記表示情報記憶手段の転送
先の領域に転送する第１の画像転送手段と、編集以外の
所定の指令により前記画像情報記憶手段の転送元の領域
の画情報に編集処理を施して情報記憶手段の転送先の領
域に転送する第２の画像転送手段とを具備したことを特
徴とするものである。

本発明の画像編集装置においては、原画情報は画像情報
記憶手段に格納され、操作者が所定の編集作業を行なう
と画像情報記憶手段の転送元の領域から画像情報が読み
とられ、これに所定の編集処理が施され、表示情報記憶
手段の転送先の領域に転送されて表示装置には編集処理
が行なわれた画像が映し出されるが、画像情報記憶手段
には原画像情報がそのまま格納されている。

表示情報記憶手段において所望の編集処理が完了し、た
とえば印刷等の編集以外の所定の指令が行なわれると前
記画像情報記憶手段の転送元の領域の画情報に編集処理
が施されて画像情報記憶手段の転送先の領域に転送され
る。

このように編集以外の所定の指令が行なわれるまでは原
画情報は画像情報記憶手段に記憶されているので、この
原画像情報を容易に表示情報記憶手段にアクセスして編
集時の様々な指示や試行錯誤に即座に対応させることが
でき、複雑かつ高度な側台編集を短時間で処理すること
ができる。

［発明の実施例］ 以下本発明の実施例を図面にしたがって説明する。

第１図は本発明の一実施例を示すブロック図である。

この画像編集装置においては、同図に示されるように中
央処理装置ＣＰＵ１、ＣＰＵメモリ３、インターフ１イ
ス５がＣＰＵバス７に接続されている。

ＣＰＵ１、ＣＰｔＪメモリ３は、装置全体の制御や編集
処理等をプログラム制御によって行なうもので、インタ
ーフェイス５は、他のＣＰＵシステムと接続する際のイ
ンターフェイスを行なうものである。

２次元アドレスジエネレータエ９および２次元アドレス
ジェネレータＩＩＩＩは、画像バッファメモリ１３およ
び表示メモリ１５のアクセス制御を行ない、具体的には
画像バッファメモリ１３および表示メモリ１５へのアド
レスを供給するものでめり、メモリアドレスバス１１７
、メモリアドレスバスｌ１１９、メモリコントロールバ
スＩ２１、メモリコントロールバスｌＩ２３に接続され
る。

画像バッフ７メモリ１３は、メモリアドレスバス１１７
、メモリデータバスＩ２５、メモリコントロールバスエ
２１に接続され、メモリアドレスバス１１７を介してア
クセスされるアドレスに対応してメモリデータバスＩ２
１を介して送られてくる画情報が書き込まれるか、ある
いはメモリデータバスＩ２１へ画情報が出力される。

表示メモリ１５はメモリアドレスバスｌ１１９、メモリ
データバスｌＩ２７、メモリコントロールバス［２３と
接続され、メモリアドレスバスｌ１１９を介してアクセ
スされるアドレスに対応してメモリデータバス［２７を
介して送られてくる画情報が書き込まれるか、あるいは
メモリデータバス■２７へ画像情報が出力される。この
表示メモリ１５はディスプレイコントローラ２９を介し
てディスプレイ３１と接続され、表示メモリ１５の内容
がディスプレイ３１に表示される。

縦横変換回路３３は画像の回転処理を行なうもので、Ｃ
ＰＵバス７、メモリデータバスＩ２５、メモリコントロ
ールバスＩ２１、メモリデータバス［２７、メ［リコン
トロールバスｌＩ２３および画像バス切換制御回路３５
と接続される。

画像バス切換制御回路３５はメモリデータバスＩ２５、
メモリコントロールバス■２１、メモリデータバスｌＩ
２７、メモリコントロールバス■２３、縦横変換回路３
３、画像データバスＩ３７、画像コントロールバスＩ３
９、画像データバス■４１、画像コントロールバスｌＩ
４３に接続され、メモリコントロールバスＩ２１および
ｌＩ２３ならびに画像コントロールバスＩ３９およびｌ
Ｉ４３から送られるコントロール信号によって各バスの
切換制御を行なう。

拡大、縮小を行なう拡大縮小回路４５、文字を発生させ
る文字発生回路４７、スキャナプリンタインターフェイ
ス４９、圧縮伸張を行なう圧縮伸張回路５１がＣＰＵバ
ス７、画像データバス■３７、画像コントロールバスＩ
３９、画像データバス■４１、画像コントロールバス［
４３に接続される。

スキャナプリンタインターフェイス４９にはスキャナ５
３およびプリンタ５５が接続され、このスキャナ５３お
よびプリンタ５５とのインターフェイスが行なわれる。

圧縮伸張回路５１は、図示していない他の通信制御機器
、たとえば）７クシミ１人ワードプロセッサ、光デイス
ク装置、ＬＡＮ　（ローカルエリアネットワーク）等か
らの画像を圧縮伸張しつつ本装置との人出りを行なう。

このような画像編集装置においては、スキャナ５３で走
査した画情報は、スキャナプリンタインターフェイス４
９を介して、装置内に取り組まれ、画像データバスＩ３
７、画像バス切換制御回路３５、メモリデータバスＩ３
５を通り、画像バッフ７メモリ１３に格納される。

画像バッフ７メモリ１３に格納された画情報は、編集処
理等が行なわれた後、前と逆の経路でスキャナプリンタ
インターフェイス４９に送られ、プリンタ５５にハード
コピーとして印字される。

また、画像バッファメモリ１３から、メモリデータバス
Ｉ２５、画像バス切換制御回路３５、画像データバスエ
３７、拡大縮小回路１５、画像データバス■４１、画像
バス切換制御回路３５、メモリデータバスｌＩ２７を順
次通り、画像バッフ７メモリ１３に格納された画像が拡
大または縮小されて表示メモリ１５に格納され、さらに
ディスプレイコントローラ２９を介してディスプレイ３
１の画面に、拡大または縮小された画像が表示される。

拡大や縮小が不要な場合は、拡大縮小回路４５を通らな
いで、直接画像バッフ７メモリ１３からメモリデータバ
スＩ２５、画像バス切換制御回路３５、メモリデータバ
ス［２７を介して表示メモリ１５に送られる。

また、逆に表示メモリ１５から画像バッファメモリ１３
へ、画像バッファメモリ１３から画像バッファメモリ１
３へ、または表示メモリ１５から表示メモリ１５へも前
述と同様にして画像転送が行なわれる。

ざらに、画像を回転させる場合は、縦横変換回路３３を
通ることによって行なわれる。また、文字や記号、図形
等の画像を画像バッファメモリ１３または表示メモリ１
５に書き込む場合は、文字発生回路４７から、前述と同
様にして各メモリに画像情報が送られる。

前述した２次元アドレスジェネレータ■９、および２次
元アドレスジェネレータ■１１は、各モジュールからの
制御クロックに基づき、画像バッファメモリ１３および
表示メモリ１５へのアドレスを発生させ、各モジュール
がこれらのメモリの任意の領域をアクセスできるように
している。この場合、各２次元アドレスジェネレータ■
９および２次元アドレスジェネレータ■１１は、メモリ
内の画像を領域ごとに処理できるように、領域のＸ座標
、Ｙ座標で示されるような二次元のアドレスを発生させ
るものである。

次にこの２次元アドレスジエネレータエ９、および２次
元アドレスジェネレータＩｒ１１の構成および動作をさ
らに詳細に説明する。

第２図はこの２次元アドレスジエネレータエ９（または
２次元アドレスジェネレータ■１１〉の概略構成を示す
ブロック図である。

この２次元アドレスジェネレータ■９には、同図に示さ
れるようにＣＰＵバス７にＣＰｔＪインターフェイス５
７を介してＸ５ＴＰレジスタ５９、ＸＳＴレジスタ６１
、ＸＮレジスタ６３、ＸＷレジスタ６５、ＣＭＤレジス
タ６７、ＹＮレジスタ６９、ＹＳＴレジスタ７１、ＹＳ
ＴＰレジスタ７３が接続される。Ｘ５ＴＰレジスタ５９
ｃｔｉよびＹＳＴＰレジスタ７３にはＸ方向およびＹ方
向のステップ数がセットされる。ＸＳＴレジスタ６１お
よびＹＳＴレジスタ７１にはＸ座標およびＹ座標のスタ
ートアドレスがセットされる。ＸＮレジスタ６３および
ＹＮレジスタ６９にはＸ方向およびＹ方向の繰り返し数
がセットされる。

ＸＷアドレス６５には後述する２次元座標を１次元に変
換する際の値ＸＷが格納される。

ＣＭＤレジスタ６７にはアクセス制御に必要なコマンド
がセットされる。ＸＮレジスタ６３およびＹＮレジスタ
６９はそれぞれＸＮカウンタ７５およびＹＮカウンタ７
７に接続される。このＸＮカウンタ７５およびＹＮカウ
ンタ７７はダウンカウンタでおり、タイミング制御回路
７９から発生するクロックパルスＣＬが入力されて、こ
れをカウントし、ＸＮレジスタ６３およびＹＮレジスタ
６９にセットされた繰り返し数分だけクロックパルスＣ
Ｌをカウントするとタイミング制御回路７９に信号Ｓ１
およびＳ２を送る。

Ｘ５ＴＰレジスタ５９はアダー８１を介してマルチプレ
クサ８３に接続され、このマルチプレクサ８３の出力は
前記アダー８１に入力されるとともにアドレス変換回路
８５へ入力され、このマルチプレクサ８３にＸＳＴレジ
スタ６１が接続される。

ＹＳＴＸレジスタ７３はアダー８７を介してマルチプレ
クサ８９に接続され、このマルチプレクサ８９の出力は
前記アダー８７に入力されるとともにアドレス変換回路
８５へ入力され、このマルチプレクサ８９にＹＳＴレジ
スタ７１が接続される。

アダー８１はマルチプレクサ８３の出力とＸ５ＴＰレジ
スタ５９の出力の加算を行なう。マルチプレクサ８３は
アダー８１とＸＳＴレジスタ６１の出力の切換を行ない
、タイミング制御回路７つから発生するクロックパルス
ＣＬに同期してアドレス変換回路８５にＸアドレスを出
力する。

同様にアダー８７はマルチプレクサ８９の出力とＹＳＴ
Ｐレジスタ７３の出力の加算を行なう。

マルチプレクサ８９はアダー８７とＹＳＴＰレジスタ７
１の出力の切換を行ない、タイミング制御回路７９から
発生するクロックパルスＣＬに同期してアドレス変換か
回路８５にＹアドレスを出力する。このアドレス変換回
路８５にはＸＷレジスタ６５が接続されている。

アドレス変換回路８５はマルチプレクサ８３から送られ
るＸアドレス、マルチプレクサ８９から送られるＹアド
レスおよびＸＷレジスタ６５から送られる値ＸＷから１
次元アドレスを生成し、これをアドレスインターフェイ
スＩ９１を介してメモリアドレスバスエ１７に出力する
とともに、アドレスインターフェイス［９３を介してメ
モリアドレスバスｌ１１９に出力する。

メモリコントロールバスＩ２１を介して送られるコント
ロール信号はコントロールインターフェイスＩ９５を介
してアドレスインターフェイス９１およびタイミング制
御回路７９に入力される。

メモリコントロールバスｌＩ２３を介して送られるコン
トロール信号はコントロールインターフェイスｆｆ９７
を介してアドレスインターフェイス９３およびタイミン
グ制御回路７９に入力される。

第３図はアドレス変換回路８５の構成を示すブロック図
である。同図に示されるようにこのアドレス変換回路８
５は乗算器９９、アダー１０１、変換テーブル１０３と
から構成されている。乗算器９９はＸＷレジスタ６５の
内容とマルチプレクサ８９の出力との乗算を行ない、ア
ダー１０１はマルチプレクサ８３の出力と乗算器９９の
出力との加算を行ない、−次元アドレスを生成し、変換
テーブル１０３はこの一次元アドレス変換を行なう。

次にこの２次元アドレスジエネレータエの動作について
説明する。第４図はこの２次元アドレスジェネレータの
ＸアドレスおよびＹアドレスを生成する段階のフローチ
ャートである。

まず、各レジスタ５９．６１．６３．６５．６７．６９
．７１．７３の初期化を行ない、（ステップ１０５）、
次いでＣＭＤレジスタ６７に動作モードをセットしくス
テップ１０７）、ＸＳＴレジスタ６１およびＹＳＴレジ
スタ７１にスタートアドレスをセットしくステップ１０
９）、Ｘ５ＴＰレジスタ５９、およびＹＳＴＰレジスタ
７３にステップ数をセットしくステップ１１１）、ＸＮ
レジスタ６３およびＹＮレジスタ６９に繰り返し数をセ
ットする（ステップ１１３）。

以上の各レジスタのセットが完了するまで待機しくステ
ップ１１５）、各レジスタのセットが完了すると主走査
方向がＸ方向であるならば、スタートアドレスのプリロ
ードを行なう（ステップ１１９）。

すなわち、マルチプレクサ８３．８９の出力Ｘ、ＹがＸ
ＳＴレジスタ６１、ＹＳＴレジスタ７１の内容に切換わ
り、これがアドレス変換回路８５に入力される。

次にＸＮカウンタ７５およＵＹＮカウンタ７７にＸＮレ
ジスタ６３およびＹＮレジスタ６９から繰り返し数ＸＮ
およびＹＮがプリロードされる（ステップ１２１）。マ
ルチプレクサ８３はタイミング制御回路７つからクロッ
クパルスＣしが印加されるまで待機しくステップ１２３
＞　、タイミングパルスＣＬが印加されると前記のマル
チプレクサ８３の出力ＸとＸ５ＴＰレジスタ５９の出ノ
Ｊとがアダー８１によって加算された１直がこのマルチ
プレクサ８３の出力Ｘとなりアドレス変換回路８５に入
力される（ステップ１２５）。

クロックパルスＣＬはＸＮカウンタ７５にも入力されて
おり、ＸＮカウンタ７５がクロックパルスＣＬを繰り返
し数ＸＮ個カウントする（ステップ１２７）までステッ
プ１２３〜ステツプ１２７の処理が繰り返される。ＸＮ
カウンタ７５がクロックパルスＣＬを繰り返し数ＸＮ個
カウントすると、マルチプレクサ８９は前記マルチプレ
クサ８９の出力Ｙにアダー８７によってステップ数ＹＳ
ＴＰが加算された値をアドレス変換回路８５に出力する
（ステップ１２９）。

ＹＮカウンタ７７のクロックパルスＣＬの力ｔクント値
がＹＮ個以下の場合（ステップ１３１）はマルチプレク
サ８３をＸＳＴレジスタ６１側に切換えるとともに、Ｘ
Ｎカウンタ７５にＸＮレジスタ６３から繰り返し数ＸＮ
を再ロードする（ステップ１３３）。そしてＹＮカウン
タ７７がクロックパルスＣＬを繰り返し数ＹＮ個カウン
トするまでステップ１２３からステップ１３３の処理が
繰り返される。

主走査方向がＹ方向であるならば、スタートアドレスの
プリロードを行なう（ステップ１３５）。

すなわちマルチプレクサ８３．８９の出力Ｘ、　ＹがＸ
ＳＴレジスタ６１、ＹＳＴレジスタ７１の内容に切換わ
り、これがアドレス変換回路８５に入力される。

次にＸＮカウンタ７５およＵＹＮカウンタ７７にＸＮレ
ジスタ６３およびＹＮレジスタ６９から繰り返し数Ｘ　
Ｎ　ｉ！３よびＹＮがプリロードされる（ステップ１３
７）。マルチプレクサ８９はタイミング制御回路７９か
らクロックパルスＣＬが印加されるまで待機しくステッ
プ１３９ＬクロツクパルスＣＬが印加されると前記のマ
ルチプレクサ８９の出力ＹとＹＳＴＰレジスタ７３の出
力とがアダー８７によって加算された値がこのマルチプ
レクサ８９の出力Ｘとなりアドレス変換回路８５に入力
される。（ステップ１４１）。

クロックパルスＣＬはＹＮカウンタ７７にも入力されて
おり、ＹＮカウンタ７７がクロックパルスＣＬを繰り返
し数ＹＮ個カウントする（ステップ１４３）までステッ
プ１３９〜ステツプ１４３の処理が繰り返される。ＹＮ
カウンタ７７がクロックパルスＣＬを繰り返し数ＹＮｉ
カウントすると、マルチプレクサ８３は前記マルチプレ
クサの出力Ｘにアダー８１によってステップ数Ｘ５ＴＰ
が加算された値をアドレス変換回路８５に出力する（ス
テップ１４５）。

ＸＮカウンタ７５のクロックパルスＣＬのカウント値が
ＸＮ個以下の場合（ステップ１４７）はマルチプレクサ
８９をＹＳＴレジスタ７１側に切換えるとともに、ＹＮ
カウンタ７７にＹＮレジスタ６９から繰り返し数ＹＮを
再ロードする（ステップ１４９）。そしてＸＮカウンタ
７５がクロックパルスＣＬを繰り返し数ＸＮ個カウント
するまでステップ１３９からステップ１４９の処理が繰
り返される。

このようにしてアドレス変換回路８５にマルチプレクサ
８３からＸアドレスが、またマルチプレクサ８９からＹ
アドレスが入力される。

次にこのアドレス変換回路８５の動作について説明する
。第３図において乗篩器９９は、ＸＷレジスタ６５から
出力される値ＸＷと、マルチプレクサ８９のＹアドレス
より、ＸＷＸＹの乗算を行なう。アダー１０１は、乗算
器９９の乗算結果とマルチプレクサ８３のＸアドレスと
の加算を行ない、Ａ＝ＸＷＸＹ十Ｘを算出し、二次元ア
ドレスを一次元アドレスに変換している。そして変換テ
ーブル１０３によってざらにアドレス変換が行なわれる
。この変換テーブル１０３は通常集積回路、メモリの随
時読み出し書き込み可能メモリＲＡＭや読み出し専用メ
モリＲＯＭで構成され、変換用データはプログラム等に
よってＣＰＵＩによりセットされ、また書き換えられる
。

この実施例ではＸ７ドレス、Ｙアドレス、ＸＷを各々１
３ビツトの値で実施し、前記の式で２６ビツト（６４Ｍ
ビット、８ドツト／ｍｕでＡＯまでの画像を扱える）の
−次元アドレスに変換し、ざらにその上位１１ビツトを
変換テーブルによって論理アドレスから物理アドレスに
変換している。

これによって、４にバイト（１バイト−８ビツト）単位
でマツピングが可能となり、２２．６ｍ？ｌｌ各の画像
（８ドツト／ｌｌｌ■の場合）を単位として、様々なナ
イスの画像を論理的に扱えるとともに、各種サイズのメ
モリ領域の占有と解放や領域の分割または合併を柔軟に
行なうことができる。なお、変換テーブル１３によって
変換する単位は、装置の性能、目的等に応じて適宜設定
されるものである。

なお、ＸＷの値は、編集時の画像サイズによって任意に
セットされるものであるので、上記の式によって、任意
のサイズの領域の画像をメモリ上に連続的に記憶するこ
とができる。

すなわち、ＸＷが固定されていると例えば第５図（ａ）
、（ｂ）に示すような２０４８Ｘ４０９６ドツトを出力
する際のＸＷ＝　２０４８で、第５図（Ｃ）、（ｄ）に
示すように１７２８ｘ２４００ドツトを出力し、メモリ
上には８Ｘ２１６ドツトずつ記憶され２５６−２１６＝
４０ドツト分の空き領域１５１が存在してしまう。これ
に対してＸＷの値を適当に設定すれば、メモリ上で空き
領域なく画像情報を記憶することができる。

次に、この本実施例における画＠編集装置において第６
図に示すような画像転送を行なう場合の動作について説
明する。今画像バッフ７メモリ１３および表示メモリ１
５には第６図（ａ）に示すような画情報がそれぞれ格納
されているものとする。

まず２次元アドレスジエネレータエ９が転送元の領域Ｖ
をアクセスし、２次元アドレスジェネレータ［１１が転
送先ＩＶの領域をアクセスするようにＣＰＵＩによって
２次元アドレスジエネレータエ９、および２次元アドレ
スジェネレータ［１１の各レジスタがセットされる。す
なわら、２次元アドレスジェネレータ■９のＸＳＴレジ
スタ６１およびＹＳＴレジスタ７１にはそれぞれスター
トアドレスＳＸｏ　、ＳＹｏがセットされ、Ｘ５ＴＰレ
ジスタ５９およびＹＳＴＰレジスタ７３にはステップ数
５ＸＳＴＰおよび５ＹＳＴＰがセットされ、ＸＮレジス
タ６３およびＹＮレジスタ６９には繰り返し数Ｍ、Ｎが
セットされる。そして２次元アドレスジェネレータ［１
１のＸＳＴレジスタ６１ａおよびＹＳＴレジスタ７１ａ
にはそれぞれスタートアドレスＤＸｏ　、ＤＹｏがセッ
トされ、Ｘ５ＴＰレジスタ５９ａおよびＹＳＴＰレジス
タ７３ａにはステップ数ＣＸ５ＴＰ、ＤＹＳＴＰがセッ
トされ、ＸＮレジスタ６３ａおよびＹＮレジスタ６９ａ
には繰り返し数Ｍ、Ｎがセットされる。

画像バス切換制御回路３５より画像情報リードクロック
がメモリコントロールバス１２１に出力されると、転送
元に選定されている２次元アドレスジェネレータ■９が
動作を開始し、所定のアドレスを算出し、メモリアドレ
スバス１１７に出力し、画像バッファメモリ１３から転
送元の領域内の画像情報をリードしメモリデータバスＩ
２５に出力する。画像バス切換制御回路３５はメモリデ
ータバスＩ２５から転送元の画像情報のリードを終える
と、次に画像情報ライトクロックおよび先にリードした
画像情報をメモリコントロールバスＩ２１およびメモリ
データバスＩ２５に出力する。

メモリコントロールバスＩ２１にライトクロックが出力
されると、２次元アドレスジェネレータ■９は、転送元
のアドレス出力を停止するとともに、転送先に選定され
ている２次元アドレスジェネレータＩ１１’ｌが動作を
開始し、転送先アドレスを生成して、メモリアドレスバ
スｌ１１９に出力し、表示メモリ１５の転送先の領域内
に画像情報をライトする。

このライト処理が終了すると、次に画像バス切換制御回
路３５は、再び転送先から次の画像情報をリードするた
めに、メモリコントロールバスエ２１にリードクロック
を出力し、前述と同様にリード処理を行なう。この時２
次元アドレスジェネレータ■１１は、転送先のアドレス
の出力を停止するとともに、２次元アドレスジエネレー
タエ９が次のアドレスを計算し、出力する。以上のリー
ドおよびライト処理を所定領域全体に対して順次繰り返
すことによって画像バッファメモリ１３の転送元の領域
Ｖから表示メモリ１５の転送先領域Ｖｌへ画像情報の転
送が高速に行える。

次にこの実施例における貼り付は処理時の動作について
ざらに詳しく説明する。第７図は貼り付は処理の前後の
ディスプレイ３１の画面の一部を示すものである。この
場合第７図（ａ）の領域Ａ１を領域Ａ４に貼り付けるも
のであり、画像バッファメモリ１３に第８図ａに示され
るように実行前の画像情報が格納されている。

ざて、操作者が、図示しない画面上のメニューまたはコ
ンソールから例えば“領域Ａ１”　（部品の１つ）、“
移動”、゛領域Ａ４’″（台紙上の領域）と指示すると
、２次元アドレスジェネレータ■９によって領域Ａ１を
アクセスさせ、２次元アドレスジェネレータｌ１１１に
よって領域Ａ４をアクセスさせ、２次元アドレスジェネ
レータ■９から発生するアドレスがメモリアドレスバス
１７を介して画像バッファメモリ１３をアクセスし、こ
のアドレスに対応する画像情報が読みとられ、メモリデ
ータバスＩ２５、画像バス切換制御回路３５、メモリデ
ータバスｎ２７を介して表示メモリ１５に入力され、こ
の表示メモリ１５には２次元アドレスジェネレータＩＩ
ＩＩから領域Ａ４のアドレスが入力されているので、こ
のアドレスに対応する位置に前記画像情報が書き込まれ
る。以上の動作を繰り返して表示メモリ１５の領ＭＡ４
に画像バッファメモリ１３の領域Ａ１の画像データが全
て書き込まれると、ディスプレイ３１には第７図（ｂ）
に示されるような画像が映し出される。

この場合、従来においては、画像バッフ７メモリ１３の
内容そのものが第８図（ｂ）に示すように書き換えられ
ていたが、本発明においては、貼り付けが完了したとき
の画像バッファメモリ１３のメモリマツプは第８図（ａ
＞に示されるようになる。ディスプレイ３１に第７図（
ｂ）に示されるような表示が行なわれている場合にざら
に第７図（ｄ）に示されるような表示を行ないたいとき
には、従来では画像バッファメモリ１３の内容そのもの
が第８図（ｂ）に示されるように書き換えられていたの
で、再びスキャナや光デイスクメモリ等から画像バッフ
ァメモリ１３に原画を転送して画像バッファメモリ１３
の内容を第８図（ａ）に示す状態に戻した後、第７図（
Ｃ）に示すように、゛領ｂｌＡ２”、“移動″゛、゛領
域Ａ５′′を指示して、第７図（ｄ）に示すような貼り
付けを行なう必要があった。

しかしながら、この実施例では、画像バッフ７メモリ１
３の内容は依然として第８図（ａ）に示される状態にあ
るのでディスプレイ３１の表示を第７図（ｂ）に示され
る状態から第７図（ｄ）に示される状態に書き換える場
合には、第７図（ｂ）の画面において、図示しない画面
上のメニューまたはコンソールより“領域Ａ　４１ｅ　
ｉ６廃棄″と指示して、゛領域Ａ４″の部分画像゛１２
３”を捨てて、第７図（ａ）の画面に戻して、第７図（
Ｃ）に示すように゛領域Ａ２″、“移動″、パ領域Ａ５
”と指示して、画像バッフ７メモリ１３の領域Ａ１の画
像情報を表示メモリ１５の領域Ａ５に貼り付けるだけで
よい。

すなわち従来のように原画をスキャナ等から画像バッフ
ァメモリ１３に再入力する必要がなくなる。

ディスプレイ３１の表示が第７図（ｄ）の状態にあると
きには画像バッファメモリ１３の内容は第８図（ａ）に
示されるようなものとなる。すなわち画像バッフ７メモ
リ１３の内容は原画と同一である。

そして操作者が第７図（ｄ）に示す編集結果を１枚の文
書として光ディスク等に登録するように、図示しないコ
ンソールからたとえば“領域Ａ３″、“移動パ、“フォ
ルダ（ｏｒファイル）″と指示すると、初めて画像バッ
フ７メモリ１３の内部では第８図（ａ）から第８図（Ｃ
）の状態になるように画像転送が自動的に行なわれる。

すなわら画像バッフ７メモリ１３の内容が占き換えられ
、第８図（Ｃ）に示す状態となり、画像バッファメモリ
１３の内容が、光ディスク等に転送され、１枚の文書と
して保管される。

またプリンタ５５の印刷実行の指令を行ったり、ファク
シミリ、ワープロ、ＬＡＮに画像の伝送を指令しても同
様に画像バッファメモリ１３の内容は第８図（ａ）の状
態から第８図（Ｃ）の状態に自動的に書き換えられ、１
枚の文書としてプリントされたり他の機器へ伝送された
りする。

このようにこの実施例によれば、表示メモリ１５におい
て編集作業を行っている間は画像バッフ７メモリ１３の
内容は変らず、編集処理の結果の画像を１枚の文書や書
類として、あるいは１つの画像として、光デイスクメモ
リに保管したり、プリンクによりハードコピーしたり、
またはファクシミリやＬＡＮを介して伯の機器に伝送し
たり等の指示があった時点で初めて画像バッフ７メモリ
１３の内容が書き換えられる。すなわち実際の貼り付は
処理が行なわれるので、様々な編集処理に柔軟かつ高速
に対応することができる。

ざらに、この実施例では、編集処理に関する操作を行っ
ている間は貼り付は処理を行わず、編集処理以外の指示
がなされた時点で実際の貼り付は処理を行った。これは
、プリンタ５５や光デイスクメモリへの画像転送が各々
の機器の入力機構との同期（たとえば、プリンタの場合
は、紙送りローラの回転速度、光ディスクの時は、ディ
スクの回転速度等）をとる必要があり、様々な転送速度
を持つ機器に対応するためには、出力すべき画像を画像
バッファメモリ１３の連続する領域内に用意しておいた
ほうが容易に対応できるからである。

しかし、これらの機器側のインターフェイスにラインバ
ッファ等を持っている場合は、入力機構との同期合わせ
を吸収できるので、画像バツフ７メモリ１３内で実際に
貼り付け９８理を行って連続する領域内に画像を用意す
る必要がない。すなわち、第８図（ａ）の原画の状態で
画像バッフ７メモリ１３に与えるアドレスをマツピング
して、結果的に第８図（Ｃ）のようにプリンタ５５に転
送すればよい。たとえば第８図（ｄ）に示すように、領
域へ８を領域Ａ１２のアドレスに置き換えるようにマツ
ピングすれば、あたかも第８図＜Ｃ＞のように連続した
画像となってプリンタ５５に転送できる。この場合のア
ドレスのマツピングは、前述した２次元アドレスジェネ
レータｌ９ｔ３よび２次元アドレスジェネレータｌ１１
１のマツピングと同様にして行えばよい。かくして、編
集処理以外の指示を実行した後でも、即座に元の原画ｍ
（台紙）を復元させたり、別の編集を実行することがで
き、さらに柔軟かつ高度な編集が可能となる。また編集
処理の途中で元の状態に戻す“ＵＮＤＯ（元に戻ぜ）″
機能も容易にかつ高速に実現できることも明白である。

この場合も、画像バッフ７メモリ１３には、部品と編集
前の台紙との画像のみを記憶しておくだけでよく、必要
最小限のメモリ容量で充分であるという利点を有する。

この実施例においては、２次元アドレスジェネレータ■
９および２次元アドレスジェネレータ■１１はまったく
同一のハードウェアで構成されるので、その制御プログ
ラム、ハードウェア等の規模を減少することが可能であ
るうえに、開発時間も短縮することができる。また各々
の２次元アドレスジェネレータに対するコマンドや各パ
ラメータを変更するだけで、様々な形態のメモリアクセ
ス制御が可能である。

たとえば、前述した画像転送の例においても、転送元の
２次元アドレスジェネレータエ９のステップ数を変更す
るだけで、簡単な拡大縮小処理を行なうことかできる。

すなわち、転送元と転送先のステップ数が同じであれば
、等倍の画像が転送されるが、転送元のステップ数を転
送先の２倍にすると、転送先での画像は転送元の画像を
１／２に縮小したものとなる。

また、前述した画像転送を画像バッフ７メモリ１３間で
行なう場合は、２次元アドレスジェネレータ■９を転送
元の画像バッファメモリ１３に選定し、各々のコマンド
がパラメータを与えれば、前述した画像転送が画像バッ
フ７メモリ１３の内部で行なわれる。

この場合、２次元アドレスジェネレータ［１１は、生成
した転送先のアドレスをメモリアドレスバス１１７に出
力するとともに、画像バス切換制御回路３５もライトす
る画像情報およびライトクロックをメモリデータバスＩ
２５およびメモリコントロールバスＩ２１に出力してラ
イト処理を行なう。リード処理は、前述とまったく同様
にして、メモリデータバスＩ２５、メモリコントロール
バスＩ２１を使用して行なわれる。

また、前述した画像転送を表示メモリ１５のみにおいて
行なう場合は、リード処理およびライト処理ともにメモ
リデータバス［２７、メモリコントロールバス［２３お
よびメモリアドレスバス■１９のみを使用して前述同様
に行なわれる。

ざらに、画像バス切換制御回路３５以外のモジュールに
ついても同様にメモリアクセス制御を行うことができる
。

たとえばスキャナ５３から画像を画像バッフ７メモリ１
３に書き込むと同時に文字発生回路４７から文字パター
ンを表示メモリ１５に書き込んでディスプレイ３１に表
示することが可能である。

この場合は、２次元アドレスジェネレータ■９を画像バ
ッファメモリ１３側に選定し、２次元アドレスジェネレ
ータ［１１を表示メモリ１５側に選定すると、スキャナ
５３からの画情報は、画像データバスＩ３７を通って画
像バッファメモリ１３に古き込まれ、文字発生回路４７
がらの文字パターンは画像データバスｌＩ４１を通って
表示メモリ１５に書き込まれる。スキャナプリンタイン
ターフェイス４９および文字発生回路４７は、各々のメ
モリへのアクセス制御を意識することなく、ただ単にラ
イトクロックと画情報を各々とのバスに出力するだけで
、各メモリの所定領域内に二次元の形で格納することが
できる。

２次元アドレスジェネレータＩＩよび２次元アドレスジ
ェネレータ［１１は各々独立して動作できるので、互い
に影響を与えることなく、またアドレス生成の単位や方
向も各々独立して行える。

すなわち、スキャナ５３から１６ビツト単位で入力を行
なう場合は、２次元アドレスジェネレータＩ９のステッ
プ数を１６に設定し、一方、文字発生回路４７から８ビ
ット単位で書き込む場合は、２次元アドレスジェネレー
タｌ１１１のステップ数を８に設定すればよい。

ざらに、画像を回転しながら転送を行なう場合は、転送
元のアドレス生成方向と転送先のアドレス生成方向を各
々異なった方向に設定すればよい。

たとえば右（時計方向）に９０°回転しながら画像転送
する場合は、第９図（ａ＞に示すように転送元のメモリ
アクセスを制御することによって実現できる。ざらに、
左９０°回転、１８０°回転、左右反転、上下反転や任
意角度回転についても、第９図（ｂ）〜（ｇ）に示すよ
うに転送元と転送先のアドレス生成方向を変えることに
よって容易に実現できる。　　　。

また、２次元アドレスジェネレータの１つと、画像バス
切換制御回路３５を組合せて動作させることにより、直
線、斜線、矩形領域のめつつ、ＲＬ等のグラフィックス
処理を高速かつ容易に行なうことができる。たとえば、
画像バス切換制御回路３５に、”ＦＯ”（１６進数）と
いうデータを設定しておき、画像バス切換制御回路３５
がＦＯ”の画像データとライトクロックをメモリデータ
バスｌＩ２７、メモリコントロールバスｌＩ２３に出力
し、２次元アドレスジェネレータ［１１か、メモリアド
レスバス［１９にアドレスを順次出力していくと、表示
メモリ１５には、線幅が４ビツトの。

直線を描画することができる。画像バス切換制御回路３
５Ｇ、：”８０”のデータをセットした場合は、線幅１
ビツトの直線を描くことができる。

ざらに本発明はその技術的思想を逸脱しない範囲で種々
の変形が可能である。

たとえば第１０図に示すように、スキャナプリンタイン
ターフェイス４９や圧縮伸張回路５１も画像データバス
■５１、画像コントロールバス■４３に接続してもよい
。この場合は、拡大縮小回路４５、文字発生回路４７、
のスキャナプリンタインターフェイス４９、圧縮伸張回
路５１が仝て二系統の画像バスおよびメモリに接続され
、各々が画像バッファメモリ１３、表示メモリ１５に空
いているバスを使用してアクセス可能となり、システム
全体の高速化、柔軟性が増す。逆にこれらの各モジュー
ルをいずれか一方の画像バスおよびメモリに接続してシ
ステムを構成してもよい。

また、第１１図に示すように２次元アドレスジェネレー
タ９Ａを１つのモジュールで構成し、その内部で２系統
のメモリ（画像バッファメモリ１３と表示メモリ１５、
または転送元のメモリと転送先のメモリ）アクセス制御
を行なうようにしてもよいし、逆に２次元アドレスジェ
ネレータを３個以上のモジュールでへ構成し、高速化、
柔軟性を増すようにしてもよい。

また、表示メモリ１５や画像バッファメモリ１３がＩＣ
メモリではなく、磁気ディスクや光ディスク等のディス
クメモリである場合は、２次元アドレスジェネレータＩ
９．２次元アドレスジェネレータＩ［１１から出力され
るアドレスはＩＣメモリのアドレスではなく、たとえば
トラック番号やセクタ番号、ディスク番号等の情報で構
成することによって、前述した実施例と同様にメモリア
クセス制御を行なうことができる。

また第３図に示されるアドレス変換回路８５も変形が可
能である。たとえばアダー１０１の出力をそのままメモ
リアドレスバス１１７または■１９に出力すれば、メモ
リの論理アドレスがそのまま物理アドレスとなって表示
メモリ１５または画像バッフ７メモリ１３に１次元アド
レスが与えられる。

ざらにアドレス変換回路８５仝体をＲＡＭやＲＯＭ等の
メモリで構成してもよい。この場合はさまざまな画像サ
イズを合せたアドレス変換の値をＣＰＵ１等で第１式に
より演算しておき、その値をＲＡＭやＲＯＭに書き込ん
でおき、マルチプレクサ８３．８９のＸアドレスおよび
ＹアドレスあるいはＸＷレジスタ６５の値ＸＷによって
参照してアドレス変換を行ない、その演算結果をアドレ
スインターフェイス９１およびアドレスインターフェイ
ス［９３に与えてもよい。また、アドレス変換回路８５
の中の乗算器９９乗算器専用のＬＳＩでもよいし、加算
器を組合Ｖて構成してもよい。

第１２図は乗算器９９の機能を加算器で構成した際のア
ドレス変換回路８５の動作フローを示したものである。

すなわち、初期化を行った後（ステップ１５３）、ＸＷ
値、ＹＳＴ値、ＸＳＴ値をロードしくステップ１５５．
１５７．１５９）スタートアドレスとしてＺ＝ＸＷＸＹ
ＳＴ、Ａ＝Ｚ＋ＸＳＴの演算を行ない（ステップ１６１
Ｌこの初ｗＪ設定が行なわれるまで待機する。（ステッ
プ１６３）。初期設定が完了するとタイミング制御回路
よりのＡＣＮ下信号があるまで待機しくステップ１６５
）、タイミング制御回路よりのＹＣＮＴ信号があればＹ
アドレスが±１の増加（ステップ１６７）、Ｚ＝Ｚ＋Ｘ
Ｗの演算を行ないくステップ１６９）、Ａ＝Ｚ＋Ｘの演
算を行なう（ステップ１７１）。

演算が完了するまでステップ１６５からステップ１７１
の処理を繰り返すことによって所定の１次元アドレスが
得られる。

［発明の効果］ 以上詳細に説明したように、本発明では編集対象となる
画像を原画の状態で画像情報記憶手段に格納しておき、
ディスプレイに表示する際に操作者の指示に基づいた編
集処理を行った後に、その結果を表示するので、操作者
の様々な指示に柔軟かつ高速に対応できる。

また、従来のように編集時において貼り付は処理をメモ
リ内の原画に対して直接処理しないので、操作者が誤っ
て貼り付けた場合でも光ディスク等から再検索したり、
またはスキャナより再入力することなく、即座に元の画
像に復元でき、操作者の様々な試行錯誤が伴う高度かつ
複雑な編集処理を短時間で処理することができる。

さらに、貼り付は処理の実行を操作者が編集処理以外の
指示（たとえば編集結果のプリントや光ディスクへの登
録等）を与えるまで行わないので、編集結果の再修正や
編集のやり直しが簡単にできる。

また操作者にとっては、貼り付は指示が不要となり、操
作が簡略化される。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
２次元アドレスジェネレータの構成ブロック図、第３図
はアドレス変換回路の構成ブロック図、第４図は２次元
アドレスジェネレータの動作を示すフローチャート、第
５図はメモリマツピングを説明する図、第６図は本実施
例における画像転送の様子を示す説明図、第７図は貼り
付は処理の説明図、第８図は貼り付は処理おけるメモリ
マツプ図、第９図は種々の編集処理を示す説明図、第１
０図および第１１図は本発明の他の実施例に係るブロッ
ク図、第１２図はアドレス変換回路の他の実施例に係る
フローチャート、第１３図は従来の貼り付は処理を示す
説明図である。 １・・・・・・・・・ＣＰＵ ３・・・・・・・・・ＣＰＵメモリ ５・・・・・・・・・インターフェイス９・・・・・・
・・・２次元アドレスジエネレータ工１１・・・・・・
・・・２次元アドレスジェネレータ■１３・・・・・・
・・・画像バッファメモリ１５・・・・・・・・・表示
メモリ ３１・・・・・・・・・ディスプレイ ３５・・・・・・・・・画像バス切換制御回路５３・・
・・・・・・・スキャナ ５５・・・・・・・・・プリンタ 出願人　　　株式会社　　東　芝 代理人弁理士　　須　山　佐　− （ａ）寅行ね 第７図 （ｃ）　　炙１ヤ罰 （ｄ）　￥１１震 （Ｃ）　　　　　　　　　（ｄ） 第８図 第Ω図 Ｗｉｉ！？ｊ　　　（ｇ）　　　髭え化第１１図 第ゼ図

Claims (1)

【特許請求の範囲】
1. （１）原画情報を記憶する画像情報記憶手段と、表示用
   の画情報を記憶する表示情報記憶手段と、編集の指令に
   基づいて前記画像情報記憶手段もしくは前記表示情報記
   憶手段の転送元の領域の画情報に所定の編集処理を行な
   い前記表示情報記憶手段の転送先の領域に転送する第１
   の画像転送手段と、編集以外の所定の指令により前記画
   像情報記憶手段もしくは前記表示情報記憶手段の転送元
   の領域の画情報に編集処理を施して前記画像情報記憶手
   段の転送先の領域に転送する第２の画像転送手段とを具
   備することを特徴とする画像編集装置。