JPS63163889A

JPS63163889A - 画像処理装置

Info

Publication number: JPS63163889A
Application number: JP61315386A
Authority: JP
Inventors: 政美垰田; 町田　弘信
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-12-26
Filing date: 1986-12-26
Publication date: 1988-07-07
Anticipated expiration: 2011-10-30
Also published as: US4885699A; JP2549642B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的１（産業上の利用分野）この発明は、たとえばビットマツプメモリ上でディスプ
レイを見ながら文書画像等の画像情報の編集やファイリ
ング、プリント出力等ができる画像処理装置に関する。

（従来の技術）近年、パーソナルコンピュータ、ワークステーション、
電子ファイル装置、画像編集装置等、画像を扱った装置
が多くなってきている。まＩ；、これらの装置において
は、高速性、並列処理機能等の要求が強くなっている。

すなわち、スキャナ、プリンタ等の画像入出力機器を使
用してビットマツプメモリ上に画像情報を格納したり、
あるいは、ビットマツプメモリ上の画像情報をプリンタ
に出力している間に、同時に、ワープロ入力したり、デ
ィスプレイ上にメツセージを表示したいといった要求が
ある。

しかしながら、従来の機器においては、ビットマツプメ
モリをアクセスするアドレス発生部は、１つかまたは２
つしか持っていない。このため、たとえば画像入出力機
器とビットマツプメモリとの間で画像情報の転送を行な
う場合、少なくとも１つのアドレス発生部が必要である
。また、ビットマツプメモリへキャラクタフォントを書
いて表示する場合には、ソース側、すなわちキャラクタ
フォントのアドレスを発生するアドレス発生部とディス
ティネーション側、すなわち、キャラクタフォントを表
示するビットマツプメモリのアドレスを発生するアドレ
ス発生部の少なくとも２つのアドレス発生部を必要とす
る。

このため、キャラクタフォントの表示と画像情報の入出
力転送を同時に行うことができなかった。

また、何枚もプリントアウトをしている際に、オペレー
タは何も行うことができなかった。

したがって、作業効率の面で問題があった。

（発明が解決しようとする問題点）上記のように、作業効率に問題があるという欠点を除去
するもので、作業効率の向上が図れる画像処理装置を提
供することを目的とする。

［発明の構成］（問題点を解決するための手段）この発明の画像処理装置は、画像情報を記憶する記憶手
段と、この記憶手段に記憶された画像情報を表示する表
示手段とを有するものにおいて、上記記憶手段の画像情
報をアクセスするアドレスを少なくとも３つ以上別々に
発生するアドレス発生手段を設けたものである。

（作用）この発明は、記憶手段の画像情報をアクセスするアドレ
スを少なくとも３つ以上別々に発生するようにしたもの
である。

（実施例）以下、この発明の一実施例について図面を参照して説明
する。

第２図はこの発明の画像処理装置としての電子ファイル
装置を示すものである。すなわち、各種制御を行うＣＰ
Ｕ１、制御プログラム等が記憶されるＣＰＵメモリ２、
各種ディスク装置のインターフェース回路３、データベ
ース等を記憶する磁気ディスク等のハードディスク５、
保持記憶装置としてのフロッピーディスク６、文書画像
を記憶する光デイスク装置７、人間とのマンマシンイン
ターフェースを行いマウス、キーボード等で構成され画
像情報に対応する固有の検索コードおよび各種動作指令
などを入力するマウス・キーボード部４、画像情報を記
憶し、複数の原稿の画像情報に対応する記憶容量を有す
る画像バッファ８、文書画像等を表示するディスプレイ
（表示手段）１２、このディスプレイ１２に表示する情
報を記憶し、文字あるいは記号などのパターン情報が記
憶されている表示メモリ部９、画像の回転、拡大、縮小
等の画像処理を行う画像処理回路１０、画像情報を入力
する２次元走査装置等のスキャナ１３、画像情報のハー
ドコピーをとるプリンタ１４、上記スキャナ１３、プリ
ンタ１４と本体とのインターフェースを行うスキャナプ
リンタインターフェース１１等から構成されている。

上記ｃｐｕｉ、ｃｐｕメモリ２、インターフェース回路
３、マウス・キーボード部４、画像バッファ８、表示メ
モリ部９、画像処理回路１０、およびスキャナプリンタ
インターフェース１１はＣＰＬＪバス１５に接続されて
おり、ＣＰＵ　１からのアクセスにより！！１１１１さ
れる。

また、画像情報を高速で転送するための画像バス１６を
設けてあり、この画像バス１６には画像バッファ８、表
示メモリ部９、画像処理回路１０゜画像バス１６、およ
びスキャナプリンタインターフェース１１が接続されて
いる。

上記メモリボードとしての画像バッファ８、表示メモリ
部９にはそれぞれメモリをアクセスするためのアドレス
発生手段１間で画像情報の転送等が行えるようになっている。

すなわち、スキャナ１３より画像情報を入力する際には
、ｃｐｕｉより各装置に必要なパラメータ等のセットを
行い、スキャナ１３をスタートさせることにより、画像
情報がスキャナプリンタインターフェース１１を介して
画像バッファ８に送られ、画像バッファ８ではこれに同
期してアドレス発生器にクロックを与えてアドレスを順
次カウントアツプし、画像情報を記憶する。

次に、表示メモリ部９の画像情報をプリンタ１４に出力
する場合には、表示メモリ部９にある複数のアドレス発
生器の１つを用いてプリントアウトする画像情報のアド
レスを発生し、これによって読出された画像情報を画像
バス１６、スキャナプリンタインターフェース１１を介
してプリンタ１４に送られ出力される。

上記表示メモリ部９は、第１図に示すように、ＣＰＵバ
スインターフェース８０．８１．８２、画像バスインタ
ーフェース８３．８４、表示メモリ部９全体の制御を行
うコントローラ８５、ＣＰＵバス１５からのアクセスに
よるデータと画像バス１６からのアクセスによるデータ
の選択を行うマルチプレクサ８６、メモリ９３をアクセ
スするためのアドレスを発生する第１〜第３のアドレス
発生器（第１〜第３のアドレス発生部）８７．８８．８
９、ディスプレイ１２の同期信号およびメモリ９３上の
ディスプレイ１２に表示するデータのアドレスの発生等
を行うＣＲＴコントローラ９１、上記アドレス発生器８
７．８８．８９およびＣＲＴコントローラ９１より出力
されたアドレスの選択等を行い、メモリ９３にアドレス
を与えるアドレス制御部９２、メモリ９３にデータを書
込むかあるいは読出すかのデータ演算処理等のラスター
オペレーションを行うＢＩＴＢＬＴ回路９０、および上
記メモリ９３とディスプレイ１２とのインターフェース
を行うＣＲＴインターフェース９４から構成されている
。

上記第１〜第３のアドレス発生器８７．８８．８９によ
り３つの別々のアドレスを発生するアドレス発生手段１
００が構成されている。

上記第１〜第３のアドレス発生器８７．８８．８９は第
３図に示すように、構成されている。すなわち、パラメ
ータレジスタ群３１は、アドレス計算を行うための種々
のパラメータを格納するレジスタ群からなり、レジスタ
ヘセットするためのデータ（Ｄｏ−０１５）が上記ＣＰ
Ｕ１よりＩ１０バッファ３２を介して供給され、レジス
タセレクト信号（ＲＡＯ〜ＲＡ４）により指定されたレ
ジスタにセットされる。アドレス発生部７３は２次元の
アドレスを発生する回路でＸアドレス発生部３９、Ｙア
ドレス発生部４１、アドレスの最短距離近似を行う四捨
五入回路４３．４４より構成される。アドレス発生部７
３より出力されたアドレスはアドレス変換部４７で１次
元のアドレスに変換され、ｃｐｕｉからのアドレス（Ｃ
ＡＯ〜ＣＡ２５）と選択回路４８でマルチプレックスさ
れてアウトプットバッファ５０を介してアドレス制御部
９２に供給される。

また、ラインυＪｗＪ部７１において、アフィン変換の
アドレス発生時における主走査、副走査の制御を行い、
終了信号ＡＧＥＮＤ、ＭＳＥＮＤ。

５ＳＥＮＤを出力する。

また、クリッピング制御部７２は、ビット単位のクリッ
ピングが行えるようにしたものである。

すなわち、クリッピングアドレスを設定することにより
、アドレス発生部７３から出力されるアドレスと比較を
行い、ウィンドウ内を表わすＷＮＤ信号、ウィンドウの
左エツジを表わすＬ　Ｗ　Ｎ　Ｄ信号、ウィンドウの右
エツジを表わすＲＷＮＤ信号を出力し、上記ＢＩＴＢＬ
Ｔ回路９０において、クリッピング処理が行われる。

上記アドレス発生器８７．８８．８９のパラメータの概
念は、第４図に示すようになっている。

ただし、Ｘ方向走査幅ＸＷ：　ＸＷ、スタートアドレス
ＳＴＡ；ｘｓｔａ、ｙｓｔａ１主走査ステップ数ＭＤ　
：ｍｄｘＳｒｒ＋ｄｙ、副走査ステップ数ＳＤ：ｓｄｘ
、ｓｄｙ、主走査繰返し数ＭＮ；ｍｎ１副走査繰返し数
ＳＮ　：　ｓｎ、クリッピングアドレスＣＩ、ＣＥ：ｃ
ｘｉ、ｃｙｉ、ｃｘｅ、Ｃｙｅとなり、主走査はＰＯ→
Ｐ１で行われ、副走査はＰａ→Ｐ２で行われる。上記Ｐ
Ｏの座標は（ｘｓｔａ、ｙｓｔａ）で表わされ、Ｐｌの
座標は（ｘｓｔａ＋（ｍｄｘ）ｘ（ｍｎ）、ｙｓｔａ＋
　（ｍｄｙ）ｘ　（ｒｒ＋ｎ））で表わされ、Ｐ２の座
標は（ｘｓｔａ＋　（ｓｄｘ）ｘｘ　（ｓｎ）、ｙｓｔ
ａ十（ｓｄ”ｙ）Ｘ　（ｓｎ））で表わされるようにな
っている。

また、タイミングコントローラ３５は、全体のコントロ
ールを行うものであり、アドレスカウンタ用クロックＣ
ＣＬＫの立上がりで次のアドレスが出力されるようにな
っている。

また、すべての出力端子は、アウトプットイネーブル信
号ＯＥによる３ステート構成となっている。

なお、上記アドレス発生器８７．８８．８９の詳細な動
作については特願昭６１−１２６４０６号に記載されて
いるので、ここではその説明を省略する。

次に、上記表示メモリ部９のコントローラ８５について
、第５図を用いて説明する。すなわち、上記コントロー
ラ８５は、外部の影響を受けずに、表示メモリ部９内だ
けで動作可能な自走およびイネーブル信号を出力する自
走モードレジスタ１００、この自走モードレジスタ１０
０からの自走イネーブル、自走モード、ＣＰＵＩからの
アクセスクロックであるＣＰＩＪクロックあるいは上記
画像バス１６からのアクセスクロックである画像バスク
ロツタが入力され、これらの入力からどの処理を実行す
るかを選択し、選択した処理に対応するコードを出力す
るアービトレーション部１０１、このアービトレーショ
ン部１０１からのコードをラッチするＦＦ回路（フリッ
プフロップ回路）１０２、種々の動作における回路の制
御信号が格納されているＲＯＭであり、上記ＦＦ回路１
０２でラッチしたコードに対応した制御信号を出力する
シーケンサＲＯＭ１０３、このシーケンサＲＯＭ１０３
からの制御信号をラッチするＦＦ回路１０４、および上
記アドレス発生器８７．８８．８９からの終了信号ＡＧ
ＥＮＤを受取り、自走モードの際の終了を検出し、自走
モードレジスタ１００のイネーブル信号をディスエイプ
ルとすることにより、自走終了後に、再びアクセスをし
ないように制御する終了処理部１０５によって構成され
ている。

上記自走モードとしては、上記アドレス発生器を１つ使
用して、パターン描画を行うｄｒａｗモード、アドレス
発生器を２つ使用して、メモリ９３内のデータのコピー
を行うコピーモード、また２つのメモリ領域のデータ交
換を行うスワップモード、およびキャラクタフォントを
書込むキャラクタモード等がある。

上記ＦＦ回路１０４にラッチされる信号は、制御信号だ
けでなく、シーケンスＲＯＭ１０３の下位アドレスがラ
ンチされ、シーケンスＲＯＭ１０３にフィードバックさ
れている。これにより、シーケンスＲＯＭ１０３の下位
データに、飛び先番地を記憶させておくことにより、シ
ーケンスＲＯＭ１０３の任意のアドレスにアクセスする
ことができ、制御信号を発生させることができる。

また、上記シーケンスＲＯＭ１０３から出力される制御
信号には、アクセス終了信号があり、終了処理部１０５
において、ＦＦ回路１０２のイネーブル信号を作成し、
シーケンス終了後に、次のアクセスモードをアービトレ
ーション部１０１より受取るようにしている。

次に、上記表示メモリ部９のメモリ９３について、第６
図を用いて説明する。すなわち、上記メモリ９３はビッ
トマツプメモリとして構成されており、２次元のメモリ
として、表示メモリ領域９３ａ１ウインドウバツフア領
域９３ｂ、フォントメモリ領域９３Ｇの３つの領域に分
割されている。

上記表示メモリ領域９３ａは、実際に上記ディスプレイ
１２に表示する領域であり、この領域に記憶された画像
情報のみがディスプレイ１２に表示されるようになって
いる。

上記ウィンドウバッファ領域９３ｂは、上記ディスプレ
イ１２に表示するためのプロパティ−シートを記憶した
り、上記表示メモリ領域９３ａに記憶されているデータ
を一時、退避させるのに使用する領域である。この場合
には、自走モードにおける、コピーモードや、スワップ
モードを使用することにより、表示メモリ領域９３ａの
データとウィンドウバッファ領域９３ｂのデータを交換
して、プロパティ−シートを表示するなどの方法をとっ
ている。

上記フォントメモリ領［９３ｃは、キャラクタフォント
を記憶する領域で、上記ディスプレイ１２に文字を表示
する際には、フォントメモリ領域にあるキャラクタフォ
ントを自走モードにより表示メモリ領域９３ａに書込む
ようになっている。

次に、このような構成において動作を説明する。

まず、上記表示メモリ部９に記憶され、ディスプレイ１
２に表示されている、第７図に示すＡの画像データをプ
リンタ１４に出力する動作について説明する。たとえば
今、上記Ａの領域をアクセスするするのに、第１のアド
レス発生器８７を用い、上記ＣＰＵ１からこのｆｉ［を
アクセスするのに必要なパラメータを第１のアドレス発
生器８７のパラメータレジスタ群３１にセットする。ま
た、画像処理回路１０、スキャナプリンタインターフェ
ース１１にも同様に必要なパラメータをセットする。

次に、ＣＰＵ１からの命令によりスタートがかかり、画
像処理回路１０より画像バス１６を介して、読み出し用
画像バスクロックが表示メモリ部９へ送られる。この表
示メモリ部９では、上記画像バスクロックはコントロー
ラ部８５に入力される。これにより、コントローラ部８
５内のアービトレーション部１０１において、処理モー
ドの選択が行われる。このとき、ＣＰＵ１からのクロッ
クや自走モードのイネーブル信号は、ディスエイプルで
あるため、アービトレーション部１０１では、画像バス
リードのモードが選択され、シーケンサＲＯＭ１０３へ
の上位アドレスとしてのコードがＦＦ回路１０２にラッ
チされる。これにより、シーケンサ回路が働き、画像バ
スリードの制御信号がＦＦ回路１０４より出力される。

この制御信号により、第１のアドレス発生器８７がセレ
クトされ、アウトプットイネーブル信号がイネーブル状
態となり、第１のアドレス発生器８７より、画像情報Ａ
のアドレスが出力される。このアドレスは、アドレス制
御部９２を介して、メモリ９３に供給されると同時に、
制御信号としてメモリ９３へ、ＲＡＳ信号、ＣＡＳ信号
を供給する。

これにより、メモリ９３より画像情報Ａのデータが読出
され、ＢＩＴＢＬＴ回路９０、マルチプレクサ８６、画
像バスインターフェース８３を介して、画像バス１６上
に出力される。画像バス１６上に出力された画像情報は
、スキャナプリンタインターフェース１１を介してプリ
ンタ１４に送られ、プリンタ用紙に印字される。

この動作を繰返すことにより１画像情報Ａはプリンタ１
４に出力される。以上が、表示メモリ部９の画像情報を
プリントアウトする際の動作である。

続いて、ディスプレイ１２に文字を表示する際の動作に
ついて説明する。第７図に示すメモリ９３において、フ
ォントメモリ領域９３ｃに格納されているフォント情報
りを表示メモリ領域９３ａ内の領域Ｂに格納し、ディス
プレイ１２に表示する場合について説明する。このとき
、アドレス発生器としては、第２のアドレス発生器８８
、第３のアドレス発生器８９を用い、第２のアドレス発
生器８８はフォントメモリ領域９３ｃにおけるフォント
情報りのアドレスを発生し、第３のアドレス発生器８９
は表示メモリ領域９３ａの領域Ｂのアドレスを発生する
ように、ＣＰＵ　１より各アドレス発生器のパラメータ
レジスタ３１にセットする。

次に、自走モードレジスタ１００にキャラクタモードと
自走イネーブル信号をセットすることにより、キャラク
タ表示のシーケンスをスタートさせる。このとき、アー
ビトレーション部１０１では、キャラクタモードのコー
ドが出力され、ＦＦ回路１０２にラッチされる。次に、
シーケンサＲＯＭ１０３より制御信号が出力され、ＦＦ
回路１０４にラッチされ、表示メモリ部９の各回路に制
御信号が送られる。このときの制御としては、まず第２
のアドレス発生器８８に、アウトプットイネーブル信号
が送られ、第２のアドレス発生器８８よりフォント情報
りのスタートアドレスが出力され、アドレス制御部９２
を介してメモリ９３に入力される。

このとき、制御信号として、ＦＦ回路１０４からメモリ
９３へＲＡＳ信号、ＣＡＳ信号が送られ、フォント情報
りのデータが読出される。このデータは、ＢＩＴＢＬＴ
回路９０の内部レジスタに−Ｈラッチされる。次に、第
２のアドレス発生器８８のアウトプットイネーブル信号
をディスエーブルとして、ハイインピーダンス状態とし
、同時に、第２のアドレス発生器８８にアドレスカウン
タ用クロックＣＣＬＫを入力することにより、次のアド
レスにしておく。

続いて、第３のアドレス発生器８９のアウトプットイネ
ーブル信号をイネーブルとして、表示メモリ領域９３ａ
の領域Ｂのスタートアドレスを出力し、アドレス制御部
９２介してメモリ９３に与える。これと同期して、制御
信号としてＲＡＳ信号、ＣＡＳ信号、Ｗ　Ｅ信号をメモ
リ９３に与え、ＢＩＴＢＬＴ回路９０の内部レジスタに
ラッチされているフォントＤのデータをメモリ９３の表
示メモリ領域９３ａ内の領域Ｂ１．：ｌ込む。

この書込動作が終了すると、第３のアドレス発生器８９
のアウトプットイネーブルをディスエイプルとする。さ
らに、第３のアドレス発生器８９にアドレスカウンタ用
クロックＣＣＬＫを入力することにより、ディスティネ
ーション側、すなわち表示メモリ領域９３ａの領域Ｂの
アドレスを次のアドレスにカウントアツプする。

この動作を１サイクルとして、繰返すことにより、フォ
ント情報りのデータは、表示メモリ＃４域９３ａの領域
Ｂに格納され、ディスプレイ１２に表示される。このと
き、最後のデータを書込んだ際には、第２、第３のアド
レス発生器８８．８つより終了信号ＡＧＥＮＤが出力さ
れ、終了処理部１０５に入力される。これにより、自走
モードレジスタ１００の自走イネーブル信号をディスエ
イプルとして、キャラクタモードの動作を終了する。

以上が、表示メモリ部９に記憶されている画像情報をプ
リンタ１４に出力する動作と、ディスプレイ１２に文字
表示を行う動作であるが、次（、この２つの動作を同時
に行う際の動作について説明する。

まず、表示メモリ部９より、画像情報をプリンタ１４に
出力する動作がスタートする。これは上述したように、
第１アドレス発生器８７を用いて行われる。すなわち、
第８　＜”ｎ　１　）に示すように、画像パスクロック
がイネーブルとなり、また第１のアドレス発生器８７の
アウトプットイネーブル信号ＡＧ０１０Ｅがイネーブル
となり、アドレスＡＤ１１がメモリ９３に与えられ、デ
ータ０１１が読出され、プリンタ１４へ送られる。これ
と同時に、ディスプレイ１２への文字表示の動作が起こ
った場合は、まず、第２のアドレス発生器８８、第３の
アドレス発生器８９等に必要なパラメータがセットされ
、次に自走モードレジスタ１００にキャラクタモードと
自走イネーブル信号がセットされる。

そして、第８図に示す（１）が終了した後、画像パスク
ロックがアービトレーション部１０１に入力されてなく
、自走イネーブル信号がイネーブル状態である。このた
め、アービトレーション部１０１で自走モードのコード
が選択され、次に第８図に示す（２）の文字表示のモー
ドが開始される。すなわち、上述したように、第２のア
ドレス発生器８８のアウトプットイネーブルＡＧＯ２０
Ｅをイネーブルとして、ソース側すなわち文字フォント
のデータＤ２１を続出、次に、第３のアドレス発生器８
９のアウトプットイネーブルＡＧＣ３０Ｅをイネーブル
として、Ｄ３１のデータを読み出し、ＢＩＴＢＬＴ回路
９０で演算を行うことにより、データＤ４１として、メ
モリ９３の表示メモリ領域９３ａに書込みを行う。

この間に次の画像パスクロックがアービトレーション部
１０１に入力されているため、次には第８図に示す（３
）のようにプリンタ出力の動作が行われる。

以上説明したように、アドレス発生器を３つ使用し、ア
ービトレーション部１０１で、２つの動作、すなわちプ
リンタ１４へ出力する動作と、文字をディスプレイ１２
に表示する動作を切り変えることにより、プリンタ出力
と文字表示とを同時に行うことができる。

上記したように、アドレス発生器を３つ以上備えること
により、１つのアドレス発生器を画像情報転送用に割付
け、また残りの２つのアドレス発生器を文字表示用のソ
ース側とディスティネーション側のアドレス発生に割付
け、これら３つのアドレス発生器を制御し、メモリアク
セスを行うようにしたので、ビットマツプメモリと画像
入出力機器との間での画像情報の転送の最中にディスプ
レイに文字を表示することができる。これにより、プリ
ンタへの画像出力中にも、スキャナより画像読込み中で
も、さらには光ディスクに記憶されている画像データを
表示メモリに表示する途中においても、ディスプレイに
文字を書込み、文字表示可能であるため、オペレータに
対してキーボード入力等を持たせる必要がなく、作業効
率を向上させることができる。

また、上記例では、表示メモリ部の場合について説明し
たが、画像バッファの場合も同様に行えるようになって
いる。

したがって、画像バッファ、表示メモリ部等の画像メモ
リより画像情報を読み出し、プリンタにプリントアウト
したり、スキャナより送られる画像情報を画像メモリに
格納している最中に同時に画像メモリに文字を書込むこ
とができる。

なお、前記実施例では、３つのアドレス発生器を備えた
場合について説明したが、これに限らず、４つ以上のア
ドレス発生器を備えた場合も同様に実施できる。

［発明の効果コ以上詳述したように、作業効率の向上が図れる画像処理
装置を提供できる。

【図面の簡単な説明】

図面はこの合間の一実施例を示すもので、第１図は表示
メモリ部の概略構成を未すブロック図、第２図は全体の
構成を概略的に示すブロック図、第３図はアドレス発生
器の構成を示すブロック図、第４図はパラメータの概念
を説明するための図、第５図は表示メモリ部におけるコ
ントローラの構成を示すブロック図、第６図は表示メモ
リ部のメモリ構成を説明するための図、第７図は画像転
送の例を説明するための図、第８図は表示メモリ部から
プリンタへの画像の出力中に、文字をディスプレイに表
示する際のタイミングチャートである。１・・・ＣＰＬＩ、８・・・画像バッファ（記憶手段）
、９・・・表示メモリ部（記憶手段）、１２・・・ディ
スプレイ（表示手段）、１３・・・スキャナ（入出力橢
器）、１４・・・プリンタ（入出力機器）、８７・・・
第１のアドレス発生器（第１のアドレス発生部）、８８
・・・第２のアドレス発生器（第２のアドレス発生部）
、８９・・・第３のアドレス発生器（第３のアドレス発
生部）、１００・・・アドレス発生手段。出願人代理人　弁理士　鈴　江　武　彦第２図第６図第７図

Claims

【特許請求の範囲】

（１）画像情報を記憶する記憶手段と、この記憶手段に
記憶された画像情報を表示する表示手段とを有する画像
処理装置において、上記記憶手段の画像情報をアクセスするアドレスを少な
くとも３つ以上別々に発生するアドレス発生手段を備え
たことを特徴とする画像処理装置。
（２）アドレス発生手段が、第１、第２、第３のアドレ
ス発生部で構成されるものであることを特徴とする特許
請求の範囲第１項記載の画像処理装置。
（３）アドレス発生手段が、キャラクタフォントのソー
スアドレスを発生する第１のアドレス発生部と、この第
１のアドレス発生部より出力されたアドレスによりフォ
ントメモリより読出されたフォントデータを上記記憶手
段に記憶するためのディストネーションアドレスを発生
する第２のアドレス発生部と、これら第１、第２のアド
レス発生部とは独立に動作可能な第３のアドレス発生部
とを備えたことを特徴とする特許請求の範囲第１項記載
の画像処理装置。
（４）アドレス発生手段が発生する１つのアドレスが、
キャラクタフォントのソースアドレスを発生するもので
あることを特徴とする特許請求の範囲第１項記載の画像
処理装置。