JPS623293A - ライン移動描画装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はビットマップ式表示装置においてラインを高速
に移動描画する装置に関する。

〔従来技術とその問題点〕

コンピュータシステムのビットマツプ式表示装置は一部
晋及しつつあり、特に図形処理が、しばしばカラーで、
コンピュータによる作業の重要な部分を占めている、い
わゆるエンジニアリング・ワークステーションにおいて
顕著である。ビットマツプ式表示装置では７レーム・バ
ソファトシテ知られている記憶装置の集合体が５通常Ｃ
ＲＴＫ表示されるピクセル（ドツト）ごとに一つ以上の
ビットを備えている。たとえば、表示映像区域が幅１０
２４ビクセル×°高さ１０２４ビクセルである場合ニハ
、白黒表示に対して、１フレーム−バフ７アとして（ｌ
平面あたり）　１，０４８，５７６　　ビットが必要に
なる。カラー表示の場合にはフレーム会バッファに数千
回が存在することがあるから、各ビクセルを対応するビ
ットの数で記述することができる。これらの付加ビット
は色および、強さ、深さ、半透明などのような他の属性
を割り当てるのに使用する・二とができる。

上に述べたビットマツプ式構造は単純で一般性の乏しい
先駆者、アルファあるいはキャラクタ表示装置とはつき
りした対照をなしている。これらのシステムでは表示は
予め定めた文字セットの各種文字を表示することに限定
されている。フレーム・バッファの各アドレスは表示装
置上の対応する場所に表示される文字の文字コードを保
持している。特別専用のハードウェアが文字を正しいビ
クセルの順序に変換する処理をする。たとえば、７×９
ビクセル文字のラスク走査表示装置では、文字コードは
文字の現行の行を構成する９本の連続走ｆ線に必要なビ
クセルを見つけるのに９回アクセスされる。文字向はフ
レーム拳バッファでは一般にフレーム・バッファの内容
をファームウェアで操作して表示を並べ直す、すなわち
編集することができる。これはフレーム・バッファ内の
アドレスの数が少いので達成可能なのであり、必要なら
ば、フレーム・バッファ全体を比較的短時間に書き直す
ことができる。このようにして、文字向はフレーム・バ
ッファにおけるスクローリング動作にはファームウェア
が必要なだけであり、受は入れ可能な性能を達成するの
に余分な・・−ドウエアは必要がない。　　　　　　　
　　　　　　　　　　　、。

残念ながら、このような単純さはピントマツプ式表示装
置にはない。ただ全体としてファームウェアがフレーム
・バッファを書き直すことにより制御する記憶装置が大
きすぎるということだけである。表示される情報の区画
あるいは部分を表示装置の一つの場所から他の場所へ動
かすには、または表示装置の限られた区域内のすべての
ビクセルに対して一様な操作を行うには、それが許容で
きる速さで行われなければならない場合、成る・・−ド
ウエアの助けが必要になる。更に考察すると、図形処理
能力が標草となつ−〔いるシステムには文字向はフレー
ム・バッファを含めて全体としてアルファ型表示の文字
ビクセルを、何らかの方法で、それらが多量の図形情報
であるかのようにピントマツプ式フレーム・バッファに
入れるようになっているものがある。これは記憶装置を
省けるが。

表示されたプログラムのリストを旧式のアルファ専用型
表示装置と可能なかぎり同じ速さでスクロールしなけれ
ばならない場合には成る種のハードウェア・ピントムー
バの利用が絶対に必要である。

ピントマツプ式表示装置には表示装置に存在する情報を
編集し、あるいは処理することに関連する性能を増大さ
せる・・−ドウエア援助回路を備えることが普通である
。すなわち、フレーム・バッファ内のピントを並べ変え
る際の助けとするためである。このような回路の一般的
なものの１つとしていわゆる「バレル・ムーバ」がある
。この回路は走査線上の隣接するビクセルを表わすビッ
トの並列表示を並列表示の境界に関して遷移させてから
フレーム拳バッファの異なる場所に記憶させるスイッチ
ング回路である。「並列表示」は普通、１６ピント、３
２ビツト、または６４ビツトなどテアリ、フレーム・バ
ッファに出入りするデータ径路を表わしている。動作中
、バレル・シフタラ瓜たとえば、走査線の１６ピント区
間を読み取り、これを異なる走査線の異なる区間に書き
込む前に成る規定量だけ遷移させる。遷移により遷移し
た区間の端がデータ径路の固定境界に関して整合しな（
なる。固定区間境界の「端を通り越して」遷移したビッ
トは次の読み取り・遷移・書き込みの動作に使用するた
め保存される。このような前の読み取り・遷移・書き込
み動作で保存されたピントは現在の動作のため新しく読
み取られ遷移されたビットの遷移により生じた「穴」に
はめこまれる。

バレル・ムーバは高速で且つファームウェアからの管理
注意はご（わずかしか必要としない。しかしこれは回路
が複雑で且つ高価である。カラー図形処理の用途ではフ
レーム・バンファ内で各平面に一つのバレル・ムーバが
必要である。このことは高性能のカラー図形表示装置は
非常に複雑で且つ高価になる可能性があることを意味し
ている。

このように、一方の極端に表示装置を操作するのにファ
ームウェアを使用するだけという低価格の可能性があり
、他方の極端には高価で複雑なバレル・ムーバが存在す
る。一方の価格を損５ことなくバレル・ムーバの性能に
近づく方法があれば望ましいことである。

〔発明の目的〕

したがって、本発明の目的はバレル・ムーバの性能を維
持した低価格のビットマツプ型表示装置の書き換え用装
置によって前記の要望に応えることである。

〔発明の概要〕

このような有利な組合せは、２個のシフトレジスタと、
１個の１ビン）ＡＬＵと制御回路とが結合して走査線の
任意の区間を他の走査線の任意の場所に自動的に動かす
本発明によって達成されも連続するビクセル区間あるい
はその部分が原始位置から並列に原始データ・シフト・
レジスタに読み込まれる。目的地からの連続するビクセ
ル区間またはその部分データは、交換剤の実行を行うと
きに目的地データ・７フト・レジスタに並列にロードさ
れることがある。（すなわち、簡単な置換えというより
、原始データをある程度目的地データと組み合わせなけ
ればならない場合である。）ビクセル・データは各シフ
ト・レジスタから同時に且つ同期して出力され、人ＬＵ
ＩＣ与えられ、ここで組み合わされて結果が目的地デー
タ拳シフト・レジスタに帰還される。目的地データ・シ
フト・レジスタに関係するかぎ９、ＡＬＵからのビクセ
ル・データの修正された集合体が、前部に入力され、ま
だ修正されていないビクセル・データが後部に出力され
る。一旦目的地データ・シフト・レジスタにその完全な
新しいあるいは修正された区間あるいはその部分が入れ
ば、これらのビクセルはフレーム・バッファの目的地ア
ドレスに書き込まれ、必要なら、このプロセスが継続ス
る。

この実施例では、６４ビクセルのフィールドを読み取り
、遷移し、結合して、「単位オペレーション」として書
き込むことができる。動かす区間の幅はより大きくする
ことができ、その幅はウィンドウ幅／行数レジスタの“
ウィンドウ幅”部分により（ビクセル単位で）規定され
る。動かす区間が６４ビクセルより広い場合には、制御
回路が、区間全体が動かされてしまうまで読み取り、遷
移・書き込みの本位オペレーションを自動的に継続する
。その同じレジスタの“行数”部分は一連ノ同じ単位オ
ペレーションを自動的に繰り返させ、これらが先に操作
された走査線にそれぞれ隣接している原始走査線および
目的地走査線に同じ操作を繰り返えさせる。

移動は原始走査線上の任意のビクセルから開始すること
ができ、目的地走査線の任意のビクセルまでとすること
ができる。そのそれぞれの６４ビクセル−フィールド内
に異なる場所を有する対応する原始、目的地ビクセルは
目的地シフト・レジスタの予備的「閉ループ」遷移によ
り調整されもこれにより原始区間と目的地区間との間の
オフセットが、シフト・レジスタ内に生ずるかぎり消去
される。走査線の大きな区間を取扱うのに数フィールド
を処理する場合、原始データ・シフト・レジスタへの読
み込み目的地データ・シフト・レジψ　　ｈ スタから沓き込セということは時間的にずらしておこな
われる。

〔発明の実施例〕

さて第１図に示す本発明の簡易ブロック図を参照すると
、フレーム−バッファＲＡＭ（ランダム・アクセス・メ
モＵ　）　１がビデオ発生器２と結合しており、このビ
デオ発生器はＣＲＴ３を駆動する。簡単のため、フレー
ムｅバッファＲＡＭ１は単一平面を備えており且つＣＲ
Ｔ３に発生する表示は白黒表示であると仮定する。ＲＡ
Ｍ制御器４は制御ブロック５で発生したアドレスにした
がってフレーム書バッファＲＡＭ１にアドレスする。

制御ブロック５の中には数個の制御レジスタがあシ、そ
の中には、フィンドウ幅／行数レジスタ１０゜原始アド
レス０レジスタ１１、目的地アドレス・レジスタ１２、
交換則レジスタ１３、および状態レジスタ１４がある。

これらレジスタはＣＰＵバス１５と結合しており、これ
によりホスト・システムの制御用ファーム９エアがライ
ン０ムーバの活動を制御し監視している。すなわち、表
示すべきデータと指令、更にフレーム・バッファの内容
を編集し処理することに関連するデータはすべてＣＰＵ
バス１５により考慮中のホスト・システムに送られる。

制御ブロック５は各種の状態機械とカウンタ（一括して
参照番号９で示す）をも備えており、これらはライン・
ムーバの動作特性を実現する上で助けとなる。第１図の
ブロック図の残りの要素が導入された後にそれらの特性
について説明する。

原始データ・シフト・レジスタ６はフレーム・バッファ
ＲＡＭ１から読み込まれる連続ビクセルから成る６４ビ
ツト・フィールドを並列に受取るように結合されている
。同様な仕方で、目的地データーシフト−レジスタ７も
６４ビツトを並列に読み書きするようにフレーム・バッ
ク７ＲＡＭ１と結合している。原始データ・シフト・レ
ジスタ６からの遷移出力された直列データ出力はＡＬＵ
８　Ｏ１−）＋７）Ａ″ｈ＊＊Ｌ−Ｃｖｓ；Ｅｚｓ　Ｚ
＊ｖｃ、　＠ｆｌｙ＊　　　　、’ｉデータ島シフト・
レジスタ７からの遷移出力された直列データ出力はＡＬ
Ｕ８のもう１つの入力と結合している。ＡＬＵ８の出力
は２つの場所と接続している。すなわち、目的地データ
・シフト・レジスタ７の直列データ入力とＣＰＵバス１
５とである。交換則レジスタ１３からの一組の４本の制
御線はＡＬＵ８がそれに俟えられる各種入力に応答して
どのように出力を発生するかを決める。

人ＬＵ８はその出力として、ＣＰＵバス１５からの入力
、シフト拳レジスタ６．７からの２つの遷移出力された
直列データ出力の個々の１つか、これら２つの遷移出力
された直列データ出力の、またはこれら２つの入力の１
りとＣＰＵバス１５ｈ）らの入力との、論理的組合せ（
ＡＮＤ、ＯＲ，Ｎ　　　　　　　。

ＯＲ，Ｘ０Ｒ）かのいずれかを発生することかできる。

　　　　　　　　　　　　　　　　　　　　　　　　　
　　”１本実施例に使用したＡＬＵは単に、上述の機能
の他に、交換則を無視して出力として目的地データ・シ
フト・レジスタ７から受は取った入力を発生する機能を
行う８線マルチプレク丈であった。

ＡＬＵ動作のこの後者の局面については後に説明するが
、信号ＲＥＰ　　ＲＵＬＥ　　ＥＮＡｔ３ＬＥで制御さ
れる。この信号が真であれば、ＡＬＬＪ８の３つのデー
タ入力の１つを使用して、交換則レジスタ１３が規定す
る交換則が守られる。ＲＥＰ　　ＲＵＬＥＥＮＡｔ３Ｌ
Ｅが真でなければ第１図のＡＬＵＢ内に示す点線の関係
が得られる。８線マルチプレクサはテキサス・インスッ
ルメント社から入手される５Ｎ７４Ｓ２５１でよい。

これらの準備をしてから、ＡＬＵ８と制御ブロック５と
に関連してシフト・レジスタ６と７との動作を検討する
ことができるようになる。まず、表示すべきビクセル・
データがはじめフレーム・バッファ１にロードされる方
法について指摘することが有益であろう。かなりな制御
が関係しているが、説明を簡単にすればデータはＣＰＵ
バス１５からＡＬＵ８まで入力線上に直列に現われるよ
うにするということである。人ＬＵ８は単にデータを目
的地データ・シフト−レジスタ７に通過させるだけであ
る。到来するビクセル−データが６４ビツト・フィール
ドに蓄積するにつれて、フレーム・バッファ１の適切な
場所に書き込まれる。次　　　　　、。

に、アドレスが原始アドレスと目的地アドレス・レジス
タ１１および１２との中でどのようにコード化されるか
を見る。これらはすべて、その上位トＪ １０ビツトが１０２４本の走査線のどれを選択するかな
決め、その下位１０ビツトがアドレスされる走査線内の
ビクセルをアドレスする、２０ビツトのレジスタである
。この目的で、下位１０ビツトを更に上位の４ビツトと
下位の６ビツトとに分割するっ上位の４ピントはフレー
ム・バッファｌへのメモリ・サイクルのアドレスを形成
する際に使用する群アドレスである。このようなメモリ
ーサイクルは６４ビツト・フィールドのデータを含んで
いる。アドレス・レジスタ１１と１２との下位６ビツト
はこのようなフィールドの有するビクセルを識別し、原
始データ・シフト・レジスタ６と目的地データ・シフト
・レジスタ７との動作中に生ずる一定の形式のオフセン
トを求める際に使用する。これら下位の６ビツトはフレ
ーム番ノくツファを直接アドレスすることはない。

このアドレス計画の結果を第１図の最上部のマツプに示
す。このマツプはＣＲＴ３０面上に現われる映像ととも
にデータがフレーム・バッファ１に記憶される方法の両
方に適用される。「原点」として区別した点はラスタの
上に隅に対応する。

走査線は（ＣＲＴの前面から見て）７ｖ：から右へ、最
上部の走査線が最初で、最下部の走査線が最後になる順
序で１発生する。走査線に沿う左から右への方向がｙ軸
であり、これに沿ってＸ座標がある。同様に、走査線が
次々に続（方向がＹ軸であり、これに沿って走査線がｙ
軸を占める。

最後に、フレームーパンファｌに対するメモリ制御の次
の一般的特徴に注目することができる。

これは衝突のない二重ボート記憶装置に等しい。

ＲＡＭ制御器４によりビデオ発生器２のためメモリ・サ
イクルがマイクロ秒おきに割り当てられる。

これは一度に６４ピントを読み取り、内部シフト・レジ
スタ（図示せず）を使用してそのマイクロ秒の残りの間
と、フレーム・バッファ１にアクセスしない介在マイク
ロ秒の間に、表示を発生すムマ、イクロ秒おきに、デー
タはフレーム・バッファｌと原始データ・シフト・レジ
スタ６および目的地データ・シフト・レジスタ７との間
を移行することができる。

ラインームーバは最初、交換剤と他の各攬制御パラメー
タとをそれぞれのレジスタに書き込むことにより使用さ
れる。目的アドレス・レジスタ１２にオペレーションを
好き込むことによりライン・ムーバが動作を開始する。

本発明の使用法と動作との説明を始めるに当りまずかな
り簡単な場合を考える。行１のグループ１．２、および
３を行９のグループ５．６、および７の場所に動かした
いと仮定する。移動動作は目的地ビクセルの原始ビクセ
ルによる直接交換の１つであることもあ〕、あるいは原
始ビクセルと古い目的地ビクセルとを組み合わせて新し
い目的地ビクセルを作り出すこともある。たとえば、ビ
クセルとビクセルとを２つ互いにＯＲを取りたいとぎが
ある。いずれの場合にしても、ホス）ＣＰＵ（図示せず
）は交換剤レジスター３に適切な交換剤コードをセット
する。この例の場合、ウィンドウ幅／行数レジスター０
は１９２ビクセルの幅と１走査線とを示すようにセット
されることになる。

必要なことは、目的地の場所のビクセルの元の値に注意
を払うことなく、直接交換することであると考える。更
に、ここで考えている例題でのように、原始アドレスと
目的地アドレスとはフィールド境界で始まると仮定する
。このような特別な状況では遷移は不要である。必要な
ことは最初の原始グループ（行ｌのグループ１）を目的
地データ・シフト・レジスタ７に直接読み込んでから最
初の目的地グループ（行９のグループ７）に直接書き込
むだけである。次に次の原始グループと目的地グループ
とでプロセスを繰り返えすことかできる。以下同様。ビ
クセル０とビクセル０、およびビクセル６３とビクセル
６３が完全に合致したグループを、それらがアドレスと
して同じグループ番号を持っているか否かには関係なく
、整合したと呼ぶことにする。ここでわかることは最も
左のグループについては（グループ全体が原始グループ
と目的地グループとの間で不整合なしに使用されている
ので）遷移の必要がなく、最も内側のグループについて
は（同じ理由で）遷移の必要がなく、最後のグループに
ついて（これも同じ理由で）　遷移の必要がないという
特別の場合である。状態機械とカウンタとの回路９の状
態機械はこの特別の状況（すなわち、完全なグループの
整合した動き）を認識し、その動きを上述の仕方で自動
的に行う。

すなわち、原始グループから目的地データ・シフト・レ
ジスタへ直接読み込むことにより、直ちにそこから目的
地グループに書き込まれる。これは状態機械で、交換剤
が目的地の現在の内容によらないこと、最も左のグルー
プがビクセル・アドレスＯから出発すること、およびフ
ィンドウ幅は少くとも６４ビクセルであること、１グル
ープが完全にその最左グループが先の条件に合致する区
間の内部グループであること、および最も右のグループ
が、最にグループが先の状態条件を満たしながら、そっ
くりそのまま移行しつつある。ということを検出するこ
とによって行われる。

上述の特別の場合はフレーム・バッファが文字を表わす
ビクセルを備えているとき特に効用がある。たとえば、
表示装置は２つ以上の区域に分割されており、その少く
とも１つは文字情報の垂直の列または帯であった。それ
でソフトウェアは上述の特別の場合によってその列をか
なりな速さでスクロールすることができた。

今度はもつと一般的な場合を考察しよう。交換則は直接
交換ではなく純粋な修正を行うものとし、整合していな
い区間の内部グループ（すなわち、両端にない）のグル
ープ全体を動かすものと仮定しよう。すなわち、グルー
プは最左グループでも最左グループでもなく、区間の最
左ビクセルは最左グループのビクセルＯではないがその
グループ内の成る他のビクセルであり、ウィンドウ幅は
（前述の仮定に適合する充分な長さではあるが）全く任
意である。一時的に端のグループを無視すれば、このよ
うな内部の整合していないグループはどんな動きをする
であろうか？ 目的地データ・シフト−レジスタ７の自答は丁度前の目
的地のグループに書き込まれたところであると仮定する
。次に起る事は次の目的地グルー　　　　。

プが目的地データ・シフト・レジスタ７に読み込まれる
ことである。このとき、状態機械・カウンタ回路９は原
始データ参シフト・レジスタ６と目的地データ会シフト
・レジスタ７とに同期且つ同時の遷移を開始させる。原
始データ・７７ト・レジスタ６から遷移出力されるもの
は、目的地データ・シフト・レジスタ７から遷移出力し
た直列データとともに人ＬＵ８に加えられる。ＡＬＵ８
の出力は使用中の交換則にしたがって修正された直列の
データであり、目的地データ・シフト・レジスタ７に再
び移される。６４遷移の後、新しいすなわち修正された
目的地データが完成し、目的地データ・シフト・レジス
タ７に存在する。残っていることはそのデータに関して
次の利用可能なメモリ・サイクルの間に目的地グループ
に書き込み戻すことだけである。さてこれら６４遷移の
間に原始データーシフト・レジスタ６からの最後の「未
使用」ビットが遷移出力してしまうことがときどきあり
うる。その時は更に遷移を進める前に次の原始グループ
を原始データ・シフト・レジスタ６に読み込む必要があ
る。一旦これが終ると遷移を再開することができる。目
的地データ・シフト・レジスタの（修正データの）書き
込みと直後の、次の目的地グループの読み取りと原始デ
ータ・シフト−レジスタの次の原始グループの読み取り
とがどれだけの遷移外分離されるかは（そのそれぞれの
グループ内の）原始ビクセル・アドレスと目的地ビクセ
ル・アドレスとの相対的オフセットによって決まる。た
とえば、行３のグループ２のビクセル１０から出発し、
複数グループの区間を動かして行９０のグループ８のビ
クセル２５から出発するには６グループ＋１５ビクセル
のオフセットが関係する。グループのオフセットは、デ
ータ・フィールドとして直接アドレスできるので。

処ｊｌしやすいが、ビクセルのオフセットは動かされて
いる区間の最左と（おそらくはまた）最左のグループと
も特別な関連を持っている。

原始アドレスおよび目的地アドレス間オフセットは前節
で述べたようになっているという理由から１５ピクセル
遷移分あると仮定する。最も左のグループを動かすには
どうしなければならないかを考える。まず、最左原始グ
ループを原始データ・シフト・レジスタ６に読み込む。

次に最左目的地グループを目的地データ・シフト・レジ
スタ７に読み込む。我々の前提により、ビクセル１０が
原始データ・シフト−レジスタ６から遷移出力し　　　
　゛かけているとすれば、ビクセル２５が目的地デー７
ｏｚ７）ａｔ、ｚ−／ｘＪ。、６゜＃６，１６ケ。ｅ　
ｐ　　、１）セルとならなければならない、原始データ
・シフ　　　　ニ、ト・レジスタ６の、その１０番目の
ビクセルの前にある始めの９つのビクセルは関係がない
。これらは不要である。したがって、原始データ・シフ
ト・レジスタに、対応する遷移が目的地データ・シフト
−レジスタ７に対して発生せずに、９つの予備遷移を与
えることができる。そうすればこの９ビツトは簡単に無
くなる。ただし、目的地データーシフト・レジスタの第
２５ビツトの前の２４個のビットは、最左目的地グルー
プに書き戻すとき不変になっている必要があるから、保
存しなければならない。ＲＥＰ　　ＲＵＬＥ　　ＩＡβ
ＩＥと表示した線は目的地データ・シフトーンジスタフ
からの遷移出力した直列データ出力を無修正でＡＬＵ８
を通過させ目的地データ・シフト・レジスタ７に直列デ
ータ入力として戻すことができる値にセットすることが
できる。したがって、ＲｇＰ　ＲＵＬＥＥＮＡＢＬＥ線
は状態機械−カウンタ回路９によりこのような無修正通
過ができるようにセットされ２４遷移が目的地データ・
シフト・レジスタ７に対して行われる。これらの準備に
続いて、使用可能な交換則による同期且つ同時の遷移を
開始することができる。このような遷移シフト自レジス
タの１つがその６４ピクセルを（それが最後にロードさ
れていたときに比較して）遷移してしまうまで続く。こ
の時点でフレーム・バッファ１からの読み取り（ビクセ
ルを遷移しおえだのが原始データ・シフト・レジスタ６
である場合）、あるいは書き込んで読み取る（目的地デ
ータ・シフト・レジスタ７がビクセルを遷移しおえだ場
合）必要がある。グループの始めからどちらのオフセッ
トが大きいかにより、いずれのシフト・レジスタも（す
なわち、最左グループ内の開始ビクセル・アドレスの大
きい方）最初にビクセルを操り出すことができることに
注目すること。

同種の部分的シフト・レジスタ遷移と交換則の使用不能
とが最古目的地グループに発生する。これは移動が開始
される場所に関連して取られるワインドワの幅によって
決まる。交換則を適用するために遷移された最後のビク
セルがそのグループの６４番目のビクセルでない場合に
は、交換則は前回のように使用不能となり、目的地デー
タ・シフト・レジスタ７がその内容がフレーム自バッフ
ァ１の実際の目的地グループと正常に整合するまでそれ
自身で遷移する。この整合時点で、目的地データ・シフ
ト・レジスタの内容がフレーム・バッファに書き込まれ
、その走査線の移動が完了する。

この点で状態機械参カウンタ回路９はレジスタ１０の「
行数」部分の数置を減らし、０でない数置が残存してい
れば、原始アドレスおよび目的地アドレスのＹ座標の数
値を増加して全移動プロセスが再び始まる。

他の動作モードも可能である。ＡＬＵ８の出力をＣＰＵ
バス１５から供給される入力とする特別な交換則を規定
することもできる。これには２つの使用方法がある。第
１に、これはＣＰＵがアドレスし次いで個々のビクセル
をフレーム・バッファｌに対して読み書きする方法を与
える。これは他に邪魔せずに個々のビクセルに対して行
うことができる。第２の使用方法は第１の方法に続いて
行われる。それはＣＰＵがフレーム・バッファ１に最初
に表示すべきビクセルを供給する方法となる。

希望する場合には、原始アドレスと目的地アドレスとも
同じ走査線内に置くことができるが、動かすべき区間が
発生すべき最終の区間と重なる場合には問題が生ずるこ
とがある。この場合には。

新しいビクセルを、やはり原始区間の一部でありそれ自
身の目的地に対してそれ自身が原始ビクセルを供給する
と考えられた目的地フィールドに書き込むことが可能で
あるから、フィールドを操作する順序が非常に重要であ
る。この問題の１つの解法は区間のフィールドを逆の順
序で処理することである。残念ながら、これは制御回路
をかなシ複雑なものにするおそれがある。他の解法が好
ましく、これはかなり簡単である。これはフレーム・バ
ッファを決して表示されないビクセルの走査線のアドレ
ス可能な場所を含むように配置するだけで実現される。

したがって、走査線が重なっている区間と共に移動する
ことがある場合にはその走査線全体を最初にフレーム・
バッファ内の非表示行に書き込む。次に、所望の区間を
そこから元の走査線の所望の場所に移動し戻す。原始区
間および目的地区間が重なっている垂直方向に移動を考
えるときは同様な困難が生ずるとともに同様な解決法が
得られる。

〔発明の効果〕

以上本発明の１実施例により示されたように。

ハート０ウエア・ライン・ムーバを有しない描画装置に
２本のシフト・レジスタと１ピツトＡＬＵを用いるだけ
で、高速のライン移動描画を行えるので、低価格高性能
なライン移動描画装置が実現され、実用に供して有益で
ある。

【図面の簡単な説明】

第１図は本発明の１実施例のブロック図。 １：フレームーバツ７アＲＡＭ。 ２：ビデオ発生器、　　３　：　ＣＲＴ。 ４　：　ＲＡＭ制御器、　５：制御ブロック。 ６：原始データ・シフト會レジスタ、 ７：目的地データ・シフト・レジスタ、８：ＡＬＵ、　
　９：状態機械及びカウンタ、１０：ウィンド幅／行数
レジスタ、 １１：原始アドレス・レジスタ、 １２：目的地アドレス参レジスタ、 １３：変換則レジスタ。 １４；状態レジスタ、　　１５：ＣＰＵバス。

Claims (1)

1. 【特許請求の範囲】 下記の（イ）〜（ト）から構成されるライン移動描画装
   置。 （イ）ピクセルに対応するビットをビットマップ型式で
   格納し、各アドレスに対し前記ビットの複数を同時に読
   み書きできるＲＡＭ、 （ロ）前記ＲＡＭに接続され、その中の原始アドレスを
   指定する原始アドレス手段、 （ハ）前記ＲＡＭに接続され、その中の目的地アドレス
   を指定する目的地アドレス手段、 （ニ）前記ＲＡＭから前記原始アドレスに対応する複数
   の前記ビットを並列でロードし、それを直列的に遷移出
   力する出力端子を有する原始シフト・レジスタ、 （ホ）前記目的地アドレスに対応した前記ＲＡＭに複数
   の前記ビットを読み書きし、それらビットを直列遷移出
   力する出力端子と、それらビットを直列遷移入力する入
   力端子とを有する目的地シフト・レジスタ、 （ヘ）前記出力端子のおのおのの直列遷移出力を入力し
   、計算結果を前記目的地シフト・レジスタの入力端子に
   入力するＡＬＵ、 （ト）前記ＲＡＭに接続され前記ビットに対応する前記
   ピクセルを表示する手段。