JPH0636142B2 - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH0636142B2 JPH0636142B2 JP61086296A JP8629686A JPH0636142B2 JP H0636142 B2 JPH0636142 B2 JP H0636142B2 JP 61086296 A JP61086296 A JP 61086296A JP 8629686 A JP8629686 A JP 8629686A JP H0636142 B2 JPH0636142 B2 JP H0636142B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- storage means
- pixel
- blinking
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔概要〕 ビットマップ方式の表示制御装置において，点滅表示の
属性と反転表示の属性とを一つの記憶手段に記憶するよ
うに構成することによって，全体の記憶容量の節減を図
ったもの。
属性と反転表示の属性とを一つの記憶手段に記憶するよ
うに構成することによって，全体の記憶容量の節減を図
ったもの。
本発明はビットマップ方式の表示制御装置に関するもの
である。
である。
表示制御の方式は一般にコードリフレッシュ方式および
ビットマップ方式に大別される。
ビットマップ方式に大別される。
これらのうちビットマップ方式は，表示内容を画素毎に
“１”または“０”によって記憶するフレームメモリ
（ビットマップメモリと称する）を記憶手段として持
ち，その記憶内容を順次読み出して表示部に表示する方
式である。
“１”または“０”によって記憶するフレームメモリ
（ビットマップメモリと称する）を記憶手段として持
ち，その記憶内容を順次読み出して表示部に表示する方
式である。
また，コンピュータシステムのマンマシンインタフェー
スとして使用される表示装置は，機能的に，文字表示装
置・グラフィック表示装置およびイメージ表示装置に大
別される。
スとして使用される表示装置は，機能的に，文字表示装
置・グラフィック表示装置およびイメージ表示装置に大
別される。
これらのうち，たとえば文字表示装置は，上位装置の出
力あるいはオペレータの入力操作等によって，文字およ
び記号（合わせて文字と称する）を定まった場所に表示
する装置であるが，表示制御機能として，いくつかの文
字を含む一連の画素領域（フィルードと称する）に対
し，点滅（ブリンクともいう）表示と反転（リバースと
もいう）表示とを施し，他の表示文字から際立たせるこ
とによって，オペレータに注意を与える機能を持たせた
ものがある。
力あるいはオペレータの入力操作等によって，文字およ
び記号（合わせて文字と称する）を定まった場所に表示
する装置であるが，表示制御機能として，いくつかの文
字を含む一連の画素領域（フィルードと称する）に対
し，点滅（ブリンクともいう）表示と反転（リバースと
もいう）表示とを施し，他の表示文字から際立たせるこ
とによって，オペレータに注意を与える機能を持たせた
ものがある。
この際，回路構成の増加あるいは制御処理部の負担の増
加等を，できる限り少なくできることが望ましい。
加等を，できる限り少なくできることが望ましい。
二つの従来例の構成を第４図(a)(b)に示す。
(a)は第一の従来例であり，表示内容を画素毎に１ビッ
トのデータによって記憶する表示データ用ビットマップ
メモリ(BMM)１′のほかに，点滅表示する画素を
“０”，また点滅表示しない画素を“１”として記憶す
る点滅表示用ビットマップメモリ６，および反転表示す
る画素を“１”，また反転表示しない画素を“０”とし
て記憶する反転表示用ビットマップメモリ７を設け，こ
れら三つのビットマップメモリ１′・６および７から読
み取ったデータＡ・ＢおよびＣ，ならびに，反転時に
“１”となり正常時に“０”となる点滅タイミング信号
Ｄを入力として， Ｅ＝Ａ・＊Ｄ＋（Ａ・Ｂ＋Ｃ・＊Ｂ）・Ｄ によって表される合成信号Ｅを出力する合成回路８を設
けたものである。ここに＊は否定論理記号を表す。
トのデータによって記憶する表示データ用ビットマップ
メモリ(BMM)１′のほかに，点滅表示する画素を
“０”，また点滅表示しない画素を“１”として記憶す
る点滅表示用ビットマップメモリ６，および反転表示す
る画素を“１”，また反転表示しない画素を“０”とし
て記憶する反転表示用ビットマップメモリ７を設け，こ
れら三つのビットマップメモリ１′・６および７から読
み取ったデータＡ・ＢおよびＣ，ならびに，反転時に
“１”となり正常時に“０”となる点滅タイミング信号
Ｄを入力として， Ｅ＝Ａ・＊Ｄ＋（Ａ・Ｂ＋Ｃ・＊Ｂ）・Ｄ によって表される合成信号Ｅを出力する合成回路８を設
けたものである。ここに＊は否定論理記号を表す。
(b)は第二の従来例であり，表示内容を画素毎に１ビッ
トのデータによって記憶する表示データ用ビットマップ
メモリ１′の他に，作業用メモリ９を持ち，表示データ
用ビットマップメモリ１′の記憶内容のうち，点滅表示
あるいは反転表示の対象とするフィルードを，制御用処
理装置として内蔵するマイクロプロセッサ(MPU)10の制
御によって，作業用メモリ９に一時退避させるととも
に，この間に，表示データ用ビットマップメモリ１′上
の前記フィルード内の記憶内容を一時的に書き換えるこ
とによって，所望の点滅表示および反転表示をおこなう
ように構成したものである。
トのデータによって記憶する表示データ用ビットマップ
メモリ１′の他に，作業用メモリ９を持ち，表示データ
用ビットマップメモリ１′の記憶内容のうち，点滅表示
あるいは反転表示の対象とするフィルードを，制御用処
理装置として内蔵するマイクロプロセッサ(MPU)10の制
御によって，作業用メモリ９に一時退避させるととも
に，この間に，表示データ用ビットマップメモリ１′上
の前記フィルード内の記憶内容を一時的に書き換えるこ
とによって，所望の点滅表示および反転表示をおこなう
ように構成したものである。
上記第一の従来例においては，表示データ用ビットマッ
プメモリ１′のほかに，これと同じ記憶容量の点滅表示
用ビットマップメモリ６，および反転表示用ビットマッ
プメモリ７を持つ必要があり，全体として記憶容量が非
常に多くなるという問題点がある。
プメモリ１′のほかに，これと同じ記憶容量の点滅表示
用ビットマップメモリ６，および反転表示用ビットマッ
プメモリ７を持つ必要があり，全体として記憶容量が非
常に多くなるという問題点がある。
また第二の従来例においては，表示データ用ビットマッ
プメモリ１′の記憶内容の退避や書換え等のためにマイ
クロプロセッサ10の負担が増加するという問題点があ
る。
プメモリ１′の記憶内容の退避や書換え等のためにマイ
クロプロセッサ10の負担が増加するという問題点があ
る。
すなわち，本発明は，記憶容量の減少および制御処理装
置の負担の軽減を図ることを目的とするものである。
置の負担の軽減を図ることを目的とするものである。
本発明による表示制御装置は、第１図の原理図に示すよ
うに， 表示内容を画素毎に１ビットのデータによって記憶する
第一の記憶手段１の他に， 前記第一の記憶手段(1)の記憶画素に対応して記憶する
第二の記憶手段(2)があり、この第二の記憶手段(2)の点
滅表示しない画素には“０”を書込み、点滅表示し且つ
反転表示する画素には表示内容の反転データを、点滅表
示し且つ反転表示しない画素には表示内容と同じデータ
を書き込み、 点滅タイミング信号と第二の記憶手段(2)の読取りデー
タとの論理積の出力と、第一の記憶手段(1)の読取りデ
ータとの排他的論理和を出力する読出し制御回路３とを
構成要素として備えたものである。
うに， 表示内容を画素毎に１ビットのデータによって記憶する
第一の記憶手段１の他に， 前記第一の記憶手段(1)の記憶画素に対応して記憶する
第二の記憶手段(2)があり、この第二の記憶手段(2)の点
滅表示しない画素には“０”を書込み、点滅表示し且つ
反転表示する画素には表示内容の反転データを、点滅表
示し且つ反転表示しない画素には表示内容と同じデータ
を書き込み、 点滅タイミング信号と第二の記憶手段(2)の読取りデー
タとの論理積の出力と、第一の記憶手段(1)の読取りデ
ータとの排他的論理和を出力する読出し制御回路３とを
構成要素として備えたものである。
すなわち，記憶手段として，，表示内容を記憶する第一
の記憶手段１のほかに，表示属性を記憶する第二の記憶
手段２を設け，点滅表示の有無と反転表示の有無とに応
じて、点滅表示のない画素には“０”を書込み、点滅表
示のある画素についてのみ，第一の記憶手段１に対する
書込みデータと反転表示信号との排他的論理和を第二の
記憶手段２に書き込むことによって，点滅表示の属性と
反転表示の属性とを合わせて一つの記憶手段に記憶させ
るとともに，これらの記憶内容を画素単位に読み取り，
点滅タイミング信号の点滅に応じて，第一の記憶手段１
の読取りデータと第二の記憶手段２の読取りデータとの
排他的論理和または第一の記憶手段１の読取りデータを
出力するように構成したものであり，これによって，記
憶容量を第４図(a)のビットマップメモリ３面が２面に
節減し且つ第４図(b)のような記憶内容の退避・書換え
等の処理を不要としたものである。
の記憶手段１のほかに，表示属性を記憶する第二の記憶
手段２を設け，点滅表示の有無と反転表示の有無とに応
じて、点滅表示のない画素には“０”を書込み、点滅表
示のある画素についてのみ，第一の記憶手段１に対する
書込みデータと反転表示信号との排他的論理和を第二の
記憶手段２に書き込むことによって，点滅表示の属性と
反転表示の属性とを合わせて一つの記憶手段に記憶させ
るとともに，これらの記憶内容を画素単位に読み取り，
点滅タイミング信号の点滅に応じて，第一の記憶手段１
の読取りデータと第二の記憶手段２の読取りデータとの
排他的論理和または第一の記憶手段１の読取りデータを
出力するように構成したものであり，これによって，記
憶容量を第４図(a)のビットマップメモリ３面が２面に
節減し且つ第４図(b)のような記憶内容の退避・書換え
等の処理を不要としたものである。
第２図に本発明による表示制御装置の一実施例の構成を
示す。
示す。
1Aは第一の記憶手段１としてのビットマップメモリ(BM
M)であり，図示省略の上位装置から与えられる表示内容
を，黒画素および白画素をそれぞれ“１”・“０”とし
て，指定されたアドレスに記憶する。
M)であり，図示省略の上位装置から与えられる表示内容
を，黒画素および白画素をそれぞれ“１”・“０”とし
て，指定されたアドレスに記憶する。
第二の記憶手段２は，ビットマップメモリ1Aと同じ構成
のビットマップメモリ2Aと排他的OR回路2Bとによって構
成しており，排他的OR回路2Bは，図示省略の上位装置か
ら“１”または“０”として与えられる画素毎の表示内
容と，同時に与えられる反転表示の有無を指定する信号
（“１”は有り“０”は無し）との排他的論理和をビッ
トマップメモリ2Aの書込みデータとして出力する。
のビットマップメモリ2Aと排他的OR回路2Bとによって構
成しており，排他的OR回路2Bは，図示省略の上位装置か
ら“１”または“０”として与えられる画素毎の表示内
容と，同時に与えられる反転表示の有無を指定する信号
（“１”は有り“０”は無し）との排他的論理和をビッ
トマップメモリ2Aの書込みデータとして出力する。
ビットマップメモリ2Aには，ビットマップメモリ1Aに対
するアドレスが並列に与えられており，表示内容ととも
に画素毎に上位装置から与えられる点滅表示の有無を指
定する信号（“０”は有り“１”は無し）を書込み許可
信号(WE)として，排他的OR回路2Bの出力を，指定された
アドレスに書き込む。
するアドレスが並列に与えられており，表示内容ととも
に画素毎に上位装置から与えられる点滅表示の有無を指
定する信号（“０”は有り“１”は無し）を書込み許可
信号(WE)として，排他的OR回路2Bの出力を，指定された
アドレスに書き込む。
その結果，点滅表示し且つ反転表示する画素については
表示内容の反転データ（反転の反転、つまり反転しない
元の画素データ）が，また点滅表示し且つ反転表示しな
い画素については表示内容と同じデータがビットマップ
メモリ2Aに書き込まれる。
表示内容の反転データ（反転の反転、つまり反転しない
元の画素データ）が，また点滅表示し且つ反転表示しな
い画素については表示内容と同じデータがビットマップ
メモリ2Aに書き込まれる。
読出し制御回路３は排他的OR回路3AとAND回路3Bとによ
って構成しており，AND回路3Bは点滅タイミング信号
（“０”は点“１”は滅）とビットマップメモリ2Aの読
取りデータとの論理積を出力し，排他的OR回路3AはAND
回路回路3Bの出力とビットマップメモリ1Aの読取りデー
タとの排他的論理和を出力する。
って構成しており，AND回路3Bは点滅タイミング信号
（“０”は点“１”は滅）とビットマップメモリ2Aの読
取りデータとの論理積を出力し，排他的OR回路3AはAND
回路回路3Bの出力とビットマップメモリ1Aの読取りデー
タとの排他的論理和を出力する。
以上のような構成によって，たとえば10×８ドットで表
される文字パターンＡを例として説明すると，第３図に
示すように，これを点滅表示し且つ反転表示する場合に
は，ビットマップメモリ1Aには(a)のようなパターン
（○印は“１”すなわち黒画素を表す）が，またビット
マップメモリ2Aには(b)のようなパターンが書き込まれ
る。
される文字パターンＡを例として説明すると，第３図に
示すように，これを点滅表示し且つ反転表示する場合に
は，ビットマップメモリ1Aには(a)のようなパターン
（○印は“１”すなわち黒画素を表す）が，またビット
マップメモリ2Aには(b)のようなパターンが書き込まれ
る。
その結果，読出し制御回路３の出力は，点滅タイミング
信号の点および滅に応じて，それぞれ(c)および(d)のよ
うになり，点滅による反転表示がおこなわれる。
信号の点および滅に応じて，それぞれ(c)および(d)のよ
うになり，点滅による反転表示がおこなわれる。
また，また点滅表示し且つ反転表示しない場合には，ビ
ットマップメモリ1Aおよびビットマップメモリ2Aには，
それぞれ(e)および(f)のようなパターンが書き込まれ，
読出し制御回路３の出力は，点滅タイミング信号の点お
よび滅に応じて，それぞれ(g)および(h)のようになり，
反転無しの点滅表示がおこなわれる。
ットマップメモリ1Aおよびビットマップメモリ2Aには，
それぞれ(e)および(f)のようなパターンが書き込まれ，
読出し制御回路３の出力は，点滅タイミング信号の点お
よび滅に応じて，それぞれ(g)および(h)のようになり，
反転無しの点滅表示がおこなわれる。
以上説明したように，実施例では，２組のビットマップ
メモリと，排他的OR回路およびAND回路を含む非常に簡
単な回路によって，所望の表示をおこなうことができ
る。
メモリと，排他的OR回路およびAND回路を含む非常に簡
単な回路によって，所望の表示をおこなうことができ
る。
以上説明したように，本発明による表示制御装置では，
従来例におけるような記憶容量の増大あるいは制御処理
装置の負担を必要とせず，反転表示と点滅表示とによる
表示をおこなうことができる。
従来例におけるような記憶容量の増大あるいは制御処理
装置の負担を必要とせず，反転表示と点滅表示とによる
表示をおこなうことができる。
また二つの記憶手段に同時に書込みをおこなうので処理
時間が短く，点滅あるいは反転の速度を上げることもで
きる。
時間が短く，点滅あるいは反転の速度を上げることもで
きる。
第１図は本発明の原理図， 第２図は実施例の構成図， 第３図(a)〜(h)は実施例の説明図， 第４図(a)(b)は従来例の構成図である。 図中， １は第一の記憶手段，２は第二の記憶手段， ３は読出し制御回路，1A・2Bはビットマップメモリを示
す。
す。
Claims (1)
- 【請求項１】表示内容を画素毎に１ビットのデータによ
って記憶する第一の記憶手段(1)と、 前記第一の記憶手段(1)の記憶画素に対応して記憶する
第二の記憶手段(2)があり、この第二の記憶手段(2)の点
滅表示しない画素には“０”を書込み、点滅表示し且つ
反転表示する画素には表示内容の反転データを、点滅表
示し且つ反転表示しない画素には表示内容と同じデータ
を書き込み、 点滅タイミング信号と第二の記憶手段(2)の読取りデー
タとの論理積の出力と、第一の記憶手段(1)の読取りデ
ータとの排他的論理和を出力する読出し制御回路(3)と
を設けたことを特徴とする表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61086296A JPH0636142B2 (ja) | 1986-04-15 | 1986-04-15 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61086296A JPH0636142B2 (ja) | 1986-04-15 | 1986-04-15 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62242989A JPS62242989A (ja) | 1987-10-23 |
| JPH0636142B2 true JPH0636142B2 (ja) | 1994-05-11 |
Family
ID=13882871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61086296A Expired - Fee Related JPH0636142B2 (ja) | 1986-04-15 | 1986-04-15 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0636142B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267692A (ja) * | 1988-04-20 | 1989-10-25 | Hitachi Ltd | 画像情報表示装置 |
| JPH02146090A (ja) * | 1988-11-28 | 1990-06-05 | Fujitsu Ltd | 強調表示方式 |
| JP2897444B2 (ja) * | 1991-04-08 | 1999-05-31 | 松下電器産業株式会社 | 回線モニタ装置 |
| JP3337934B2 (ja) * | 1997-02-12 | 2002-10-28 | 日本無線株式会社 | ブリンク表示方法 |
-
1986
- 1986-04-15 JP JP61086296A patent/JPH0636142B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62242989A (ja) | 1987-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0468655B2 (ja) | ||
| JPH0636142B2 (ja) | 表示制御装置 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| JPH07334452A (ja) | 図形反転ｄｍａ制御装置 | |
| JPS62276588A (ja) | デイスプレイ装置の画像制御方式 | |
| JPH02114295A (ja) | グラフィックディスプレイ装置 | |
| JPS5915287A (ja) | 表示装置 | |
| JPS623293A (ja) | ライン移動描画装置 | |
| JPS62247475A (ja) | 図形表示方式 | |
| JPH1011047A (ja) | 画像表示制御装置 | |
| JPS62293288A (ja) | 文字パタ−ン転送方式 | |
| JPH0497390A (ja) | 表示装置 | |
| JPS61188588A (ja) | グラフィックディスプレイ装置 | |
| JPS62102288A (ja) | ビツトマツプデイスプレイ装置 | |
| JPH01287694A (ja) | ディスプレイ装置 | |
| JPH06131247A (ja) | フレームバッファ | |
| JPS59200293A (ja) | 画像縮小拡大装置 | |
| JPS6247098A (ja) | 表示装置 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPS6175388A (ja) | 表示処理装置 | |
| JPS6362079A (ja) | グラフイツクデイスプレイ | |
| JPH06139363A (ja) | 描画プロセッサ | |
| JPS62165278A (ja) | 画像表示装置 | |
| JPS62211687A (ja) | 表示制御回路 | |
| JPS63153684A (ja) | 描画処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |