JPS61188588A - グラフィックディスプレイ装置 - Google Patents
グラフィックディスプレイ装置Info
- Publication number
- JPS61188588A JPS61188588A JP60028304A JP2830485A JPS61188588A JP S61188588 A JPS61188588 A JP S61188588A JP 60028304 A JP60028304 A JP 60028304A JP 2830485 A JP2830485 A JP 2830485A JP S61188588 A JPS61188588 A JP S61188588A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- information
- drawing information
- graphic display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕 。
本発明は、グラフィックディスプレイ装置に係ｐ１特に
画面描画速度の高速化を図る制御方式に関する。
画面描画速度の高速化を図る制御方式に関する。
従来のグラフィックディ堺プレイ装置は、日立評論１９
８３年３月号Ｖｏ４６５の１インテリジエントＣＡＤ端
末）ｉＩＴＡｃ Ｇ −７６０の開発”と題する文献の
中で論じられているよう忙、描画情報よシ画像を生成す
るグ、７クイツクプロセツサが、描画情報を記憶するセ
グメントバッファから直接に逐次描画情報を読出し処理
をしていた。しかし、セグメントバッファ自体は通常５
１２にバイト以上の大容量の配置容量を要し、かつ描画
情報を作り出す処理装置（ＣＰＵ）及び描画情報を記憶
する補助記憶装置からの読み書きを必要とすることから
通常共有パスに接続さｎるので、パスが競合した場合の
待時間も含め、読出し時間は一般に遅くなる。一方、グ
ラフィックプロセッサは描画情報、即ち描画命令及び描
画データを逐次前記セグメントバッファよシ続出し処理
しつつ、生成した −画像データをフレームメモリへ書
込む。従って、従来の装置では描画情報をグラフィック
プロセッ □すに渡す時に待時間が生じ、グラフィック
プロセッサの能力を十分に発揮させることができず高速
化できないという問題があった。
８３年３月号Ｖｏ４６５の１インテリジエントＣＡＤ端
末）ｉＩＴＡｃ Ｇ −７６０の開発”と題する文献の
中で論じられているよう忙、描画情報よシ画像を生成す
るグ、７クイツクプロセツサが、描画情報を記憶するセ
グメントバッファから直接に逐次描画情報を読出し処理
をしていた。しかし、セグメントバッファ自体は通常５
１２にバイト以上の大容量の配置容量を要し、かつ描画
情報を作り出す処理装置（ＣＰＵ）及び描画情報を記憶
する補助記憶装置からの読み書きを必要とすることから
通常共有パスに接続さｎるので、パスが競合した場合の
待時間も含め、読出し時間は一般に遅くなる。一方、グ
ラフィックプロセッサは描画情報、即ち描画命令及び描
画データを逐次前記セグメントバッファよシ続出し処理
しつつ、生成した −画像データをフレームメモリへ書
込む。従って、従来の装置では描画情報をグラフィック
プロセッ □すに渡す時に待時間が生じ、グラフィック
プロセッサの能力を十分に発揮させることができず高速
化できないという問題があった。
本発明の目的は、上記問題点に鑑みてなされたもので、
グラフィックでロセツサの画像データ生成処理と並行し
てセグメントバッファからの描画情報の読出しを行なわ
せるに好適なグラフィックディスプレイ装置の制御方式
を提供するにある。
グラフィックでロセツサの画像データ生成処理と並行し
てセグメントバッファからの描画情報の読出しを行なわ
せるに好適なグラフィックディスプレイ装置の制御方式
を提供するにある。
本発明は、描画情報を一時記憶し、書込まれた順に読出
される描画メモリと、セグメントバッファ内の指定され
た描画情報を該描画メモリに書込む書込み回路を設けて
、グラフィックプロセッサは描画メモリから描画情報を
逐次続出して画像データを生成することにより、描画速
度全体の高速化を因るものである。
される描画メモリと、セグメントバッファ内の指定され
た描画情報を該描画メモリに書込む書込み回路を設けて
、グラフィックプロセッサは描画メモリから描画情報を
逐次続出して画像データを生成することにより、描画速
度全体の高速化を因るものである。
以下、本発明の実施例について図面を用いて説明する。
第１図は、本発明にかかるグラフィックディスプレイ装
置の全体構成例を示す図である。
置の全体構成例を示す図である。
描画情報を配置するセグメントバッファｌと、本発明に
係る描画メモリＩ Ｏと書込み回路１１は共有パス７に
接続されている。描画情報は共有バス７を介して描画メ
モリｌＯに一時記憶され、書□込まれた順に読出される
。読安された描画情報はグラフィックプロセツ？２にお
いて処理され画像データとしてフレームメモリ３に書込
まれる。このフレームメモリ３に書込まれた画像データ
は、その後読出され、表示装置４内の表示制御回路５に
てパラレル／シリアル変換等がなされ、ビデオ信号とし
てモニタ６に表示される。
係る描画メモリＩ Ｏと書込み回路１１は共有パス７に
接続されている。描画情報は共有バス７を介して描画メ
モリｌＯに一時記憶され、書□込まれた順に読出される
。読安された描画情報はグラフィックプロセツ？２にお
いて処理され画像データとしてフレームメモリ３に書込
まれる。このフレームメモリ３に書込まれた画像データ
は、その後読出され、表示装置４内の表示制御回路５に
てパラレル／シリアル変換等がなされ、ビデオ信号とし
てモニタ６に表示される。
ここで、本発明は、超高、速データ処理装置の主記曙装
置の高速化に用いられるキャッシュメモリを参考にして
、描画情報を記１するセグメントバッファｌと画像を生
成するグラフィックプロセッサ２との間に描画情報を一
時記憶する描画メモリ１’ ０を設けて、更にこの描画
メモリｌＯにセグメントバッファｌからの描画情報を書
込む書込み回路１１を別に設け、グラフィックプロセッ
サ２の処理効率を向上させるようにしたことでるる。こ
こで描画メモリ１０は、グラフィックプロセッサ２にお
ける描画情報の処理の流れが単調であることから（すな
わち、一般のプログラムの如くジャンプやループがない
）、周辺回路の極小化及び高速化を図るためにＰ Ｉ
ＦＯ（Ｆｉｒｓｔ ｉｎ ｌｉ’１ｒｓｔｏｕｔ ）形
のメモリで構成し、一時記憶した描画情報を書込まれた
順に読出すものである。
置の高速化に用いられるキャッシュメモリを参考にして
、描画情報を記１するセグメントバッファｌと画像を生
成するグラフィックプロセッサ２との間に描画情報を一
時記憶する描画メモリ１’ ０を設けて、更にこの描画
メモリｌＯにセグメントバッファｌからの描画情報を書
込む書込み回路１１を別に設け、グラフィックプロセッ
サ２の処理効率を向上させるようにしたことでるる。こ
こで描画メモリ１０は、グラフィックプロセッサ２にお
ける描画情報の処理の流れが単調であることから（すな
わち、一般のプログラムの如くジャンプやループがない
）、周辺回路の極小化及び高速化を図るためにＰ Ｉ
ＦＯ（Ｆｉｒｓｔ ｉｎ ｌｉ’１ｒｓｔｏｕｔ ）形
のメモリで構成し、一時記憶した描画情報を書込まれた
順に読出すものである。
また、第２図は、描画メモリ１０が描画命令用と描画デ
ータ用のＦＩＦＯ形メモサメモリ成されることを表わす
図である。即ち、２種類の描画情報、描画命令と描画デ
ータｃ文字データ等）は交互に使用されることが多いた
め、個別に描−命令用描画メモ＋７１０８と、描画デー
タ用描画メモリｆｏｂを用い、効率向上を図るようにし
たものである。
ータ用のＦＩＦＯ形メモサメモリ成されることを表わす
図である。即ち、２種類の描画情報、描画命令と描画デ
ータｃ文字データ等）は交互に使用されることが多いた
め、個別に描−命令用描画メモ＋７１０８と、描画デー
タ用描画メモリｆｏｂを用い、効率向上を図るようにし
たものである。
次に、本発明の詳細な実施例を第３囚によシ説明する。
共有バス７に接続されるセグメントバッファｌ内には描
画命令群１２及び文字データ等の描画データ詳１３が格
納されている。ＦＩＩｉ’Ｏ形の描画命令用描画メモＩ
Ｊ Ｉ Ｏａ及び描画データ用描画メモリｌ Ｏｂが七
れぞれ独立に設けられている。それぞれの入力には選択
書込み回路２３の出力が接続されており、該選択書込み
回路２３０入力には共有バス７からのデータ入力線３１
が接続されている。また、グラフィックプロセッサ２か
ら出力されている書込み選択信号２４が該選択書込み回
路２３に入力されている。それぞれの描画メモＩＪＩＯ
ａ、１０．ｂの出力は描画情報選択回路２５を経由して
描画情報選択信号２６によシ選択された方がグラフィッ
クプロセッサ入力データバス２７ｔ−通！Ｄグラフィッ
クプロセッサ２へ入力される。共有バスｌ経由してセグ
メントバッファ１からの描画情報を読み込むためのダイ
レクトメモリアクセス（ＤＭＡ１回路１４が設けられ、
ＤＭＡ制御信号１５によシ共有バス７へ接続されている
。また、ＤＭＡ起動信号１９がグラフィックプロセッサ
２から出力されＤＭＡ回路１４へ入力されている。更に
、ＤＭＡ時のセグメントノ（ツ７アｌのメモリアドレス
を指定するための描画命令用アドレスカウンタ１６及び
描画データ用アトＶスカウンタ２８が設けられ、これら
はＤＭＡ回路１４から出力されるカウント信号３０によ
りカウントされて、アドレス選択回路１７の入力に接続
される。そして該アドレス選択回路１７は、アドレス選
択信号２９によって選択された方が信号＠！ｌ ５’ｉ
ｉ介して共有バス７に出力される。ここでアドレス選択
信号２９は、グラフィックプロセッサ２から出力される
ＤＭＡ切替信号２０によってＤＭＡ回路１４内で同期化
されたものである。ま・た描画データ用アトＶスカウン
タ２８の入力へは、グラフィックプロセッサ２からのア
ドレスデータ線２１．また描画命令用アドレスカウンタ
１６の入力へは、共有バス７からの入力データ線２２が
接続されている。更に、ＤＭＡ回路１４はＤＭＡの終了
を伝える信号線３２によジグラフイックプロセッサ２０
マイクロプロセツサに接続されている。
画命令群１２及び文字データ等の描画データ詳１３が格
納されている。ＦＩＩｉ’Ｏ形の描画命令用描画メモＩ
Ｊ Ｉ Ｏａ及び描画データ用描画メモリｌ Ｏｂが七
れぞれ独立に設けられている。それぞれの入力には選択
書込み回路２３の出力が接続されており、該選択書込み
回路２３０入力には共有バス７からのデータ入力線３１
が接続されている。また、グラフィックプロセッサ２か
ら出力されている書込み選択信号２４が該選択書込み回
路２３に入力されている。それぞれの描画メモＩＪＩＯ
ａ、１０．ｂの出力は描画情報選択回路２５を経由して
描画情報選択信号２６によシ選択された方がグラフィッ
クプロセッサ入力データバス２７ｔ−通！Ｄグラフィッ
クプロセッサ２へ入力される。共有バスｌ経由してセグ
メントバッファ１からの描画情報を読み込むためのダイ
レクトメモリアクセス（ＤＭＡ１回路１４が設けられ、
ＤＭＡ制御信号１５によシ共有バス７へ接続されている
。また、ＤＭＡ起動信号１９がグラフィックプロセッサ
２から出力されＤＭＡ回路１４へ入力されている。更に
、ＤＭＡ時のセグメントノ（ツ７アｌのメモリアドレス
を指定するための描画命令用アドレスカウンタ１６及び
描画データ用アトＶスカウンタ２８が設けられ、これら
はＤＭＡ回路１４から出力されるカウント信号３０によ
りカウントされて、アドレス選択回路１７の入力に接続
される。そして該アドレス選択回路１７は、アドレス選
択信号２９によって選択された方が信号＠！ｌ ５’ｉ
ｉ介して共有バス７に出力される。ここでアドレス選択
信号２９は、グラフィックプロセッサ２から出力される
ＤＭＡ切替信号２０によってＤＭＡ回路１４内で同期化
されたものである。ま・た描画データ用アトＶスカウン
タ２８の入力へは、グラフィックプロセッサ２からのア
ドレスデータ線２１．また描画命令用アドレスカウンタ
１６の入力へは、共有バス７からの入力データ線２２が
接続されている。更に、ＤＭＡ回路１４はＤＭＡの終了
を伝える信号線３２によジグラフイックプロセッサ２０
マイクロプロセツサに接続されている。
次に本実施例の動作について第４図、第５図を用いて説
明する。通常、ＤＭＡ切替信号２０はアドレス選択信号
２９を通しアドレス選択回路１７が描画命令用アドレス
カウンタ１６の出力を選択するように指示している。シ
ステム側はグラフィックディスプレイ装置にある情報を
表示したいとき、その描画情報の入っているセグメント
バッファｌ内のアドレスを描画命令用アトレスカウンタ
１６にセットした後、ＤＭＡ回路１４を起動する。
明する。通常、ＤＭＡ切替信号２０はアドレス選択信号
２９を通しアドレス選択回路１７が描画命令用アドレス
カウンタ１６の出力を選択するように指示している。シ
ステム側はグラフィックディスプレイ装置にある情報を
表示したいとき、その描画情報の入っているセグメント
バッファｌ内のアドレスを描画命令用アトレスカウンタ
１６にセットした後、ＤＭＡ回路１４を起動する。
この後、必要な描画情報は、セグメントバッファ１内の
指定アドレスより共有バス７及びデータ入力線３１を経
由して読み出されるが、通常描画情報の書込み選択信号
２４は描画命令用描画メモリ１０ａに書込むように選択
しているため、描画情報は描画命令用描画メモリｌｏａ
に逐次入力される。このときの描画命令用描画メモリｌ
Ｏａの内、、容の一例ｔ−第４図左部に示す。描画情報
選択信号２６は通常描画命令用描画メモリｌｏａの出力
を選択するように選択されているため、本描＊命令は逐
次グラフィックプロセッサ２に読込まれ処理される。こ
の様子を第５図の左側のフローにて示す。本実施例では
、共有バス７を経由してセグメントバッファｌより描画
情報を読込む速度が１情報当ジ平均約２マイクロ秒でめ
るのに対し、グラフィックプロセッサ２が描画命令用４
画メモリ１０ａより読込む速度はｌ情報当り約０．１５
マイクロ秒とすることができ、両動作はそれぞれ独立に
並行して行わせることができるのでグラフィックプロセ
ッサ２の待時間がなくなり描画速度を高めることができ
る。
指定アドレスより共有バス７及びデータ入力線３１を経
由して読み出されるが、通常描画情報の書込み選択信号
２４は描画命令用描画メモリ１０ａに書込むように選択
しているため、描画情報は描画命令用描画メモリｌｏａ
に逐次入力される。このときの描画命令用描画メモリｌ
Ｏａの内、、容の一例ｔ−第４図左部に示す。描画情報
選択信号２６は通常描画命令用描画メモリｌｏａの出力
を選択するように選択されているため、本描＊命令は逐
次グラフィックプロセッサ２に読込まれ処理される。こ
の様子を第５図の左側のフローにて示す。本実施例では
、共有バス７を経由してセグメントバッファｌより描画
情報を読込む速度が１情報当ジ平均約２マイクロ秒でめ
るのに対し、グラフィックプロセッサ２が描画命令用４
画メモリ１０ａより読込む速度はｌ情報当り約０．１５
マイクロ秒とすることができ、両動作はそれぞれ独立に
並行して行わせることができるのでグラフィックプロセ
ッサ２の待時間がなくなり描画速度を高めることができ
る。
ここで一つ問題なのは、この例で（第４図左側）３．４
番目の命令、即ち「文字を書け（文字コード＝ＸＸｌｊ
の場合、七のコードに対する文字の描画データ（例えば
、文字のドツトパタンのデータ）がセグメントバッファ
ｌ内の描画データ群１３に入っているため、本命令解読
後は、次の命令を読込む前に描画データをグラフィック
プロセッサ２内に取込む必彎がある。この場合、描画メ
モリ１０が１つしか無−ときは、描画メモリｌＯ内に読
込まれた後続の描画命令を装置クリアしてから描画デー
タ（文字のドツトバタン１ｆ：読込む必要が有シ効率が
悪い。このため、描画データ専用の描画データ用描画メ
モＩＪＩＯｂｔ−用い、描画命令用描画メモＩＪ ｌ
ＯＪｉの内容はそのままに文字データ等を読込むことと
する。このときの動作を第３図及び第５図の右側の７ａ
−を用−で説明すると、グラフィックプロセッサ２は「
文字を書け（文字コード±××）」という描画命令を解
読後、アドレスデータ線２１にセグメントバッファ内の
該当する文字データの先頭アドレスを乗せ、描画データ
用アドレスカウンタ２８にセットする。その後、ＤＭＡ
切替信号′２０を切替え、実行中の描画命令読出し用Ｄ
ＭＡと同期したアトＶス選択信号２９の切替えｔＤＭＡ
回路１４よシ出力させアドレス選択回路１７ｉ描画デー
タ用アドレスを選択するようＫさぜる。同時に、書込み
選択信号２４及び描画情報選択信号２６を何れも描画デ
ータの方に切替える。この後、第４図右部に示すように
一文字分の描画データｎワードｔ−ＤＭＡＫ↓り描画′
データ用描画メモリ１ｏｂｃｉｉ込み、このときＤＭＡ
回路１４より出力されるＤＭＡ終了信号３２により一文
字分終了をグラフィックプロセッサ２は通知される。次
に書込み選択信号２４、描画情報選択信号２６、及びＤ
ＭＡ切替信号２０を復旧させ、もと描画情報読出みモー
ドへ戻す。
番目の命令、即ち「文字を書け（文字コード＝ＸＸｌｊ
の場合、七のコードに対する文字の描画データ（例えば
、文字のドツトパタンのデータ）がセグメントバッファ
ｌ内の描画データ群１３に入っているため、本命令解読
後は、次の命令を読込む前に描画データをグラフィック
プロセッサ２内に取込む必彎がある。この場合、描画メ
モリ１０が１つしか無−ときは、描画メモリｌＯ内に読
込まれた後続の描画命令を装置クリアしてから描画デー
タ（文字のドツトバタン１ｆ：読込む必要が有シ効率が
悪い。このため、描画データ専用の描画データ用描画メ
モＩＪＩＯｂｔ−用い、描画命令用描画メモＩＪ ｌ
ＯＪｉの内容はそのままに文字データ等を読込むことと
する。このときの動作を第３図及び第５図の右側の７ａ
−を用−で説明すると、グラフィックプロセッサ２は「
文字を書け（文字コード±××）」という描画命令を解
読後、アドレスデータ線２１にセグメントバッファ内の
該当する文字データの先頭アドレスを乗せ、描画データ
用アドレスカウンタ２８にセットする。その後、ＤＭＡ
切替信号′２０を切替え、実行中の描画命令読出し用Ｄ
ＭＡと同期したアトＶス選択信号２９の切替えｔＤＭＡ
回路１４よシ出力させアドレス選択回路１７ｉ描画デー
タ用アドレスを選択するようＫさぜる。同時に、書込み
選択信号２４及び描画情報選択信号２６を何れも描画デ
ータの方に切替える。この後、第４図右部に示すように
一文字分の描画データｎワードｔ−ＤＭＡＫ↓り描画′
データ用描画メモリ１ｏｂｃｉｉ込み、このときＤＭＡ
回路１４より出力されるＤＭＡ終了信号３２により一文
字分終了をグラフィックプロセッサ２は通知される。次
に書込み選択信号２４、描画情報選択信号２６、及びＤ
ＭＡ切替信号２０を復旧させ、もと描画情報読出みモー
ドへ戻す。
描画データ用描画メモリｌＱｂへ読込まれた文字データ
はフレームメモリ３０指定座標へ書き込まれ、この後次
の描画命令を描画命令用描画メモリ１０ｇよシ読込み同
様な動作が繰返される。
はフレームメモリ３０指定座標へ書き込まれ、この後次
の描画命令を描画命令用描画メモリ１０ｇよシ読込み同
様な動作が繰返される。
本実施例によれば、中速メモリであるセグメントバッフ
ァからの描画情報読出しと並行して、グラフィックプロ
セッサがほとんど待時間無して動作可能であり、また高
速の描画メモリがＰＩＦＯ形で描画命令用と描画データ
用にそれぞれ独立して設けであるので読出し動作の無駄
が無く、グラフィックプロセッサの処理性能を最大限に
引出すことが可能である。
ァからの描画情報読出しと並行して、グラフィックプロ
セッサがほとんど待時間無して動作可能であり、また高
速の描画メモリがＰＩＦＯ形で描画命令用と描画データ
用にそれぞれ独立して設けであるので読出し動作の無駄
が無く、グラフィックプロセッサの処理性能を最大限に
引出すことが可能である。
本発明によれば、描画情報よりグラフィックプロセッサ
にて画像データを生成する際の待時間が無く、画面描画
速度の高速化を図ることができる。
にて画像データを生成する際の待時間が無く、画面描画
速度の高速化を図ることができる。
第１図、第２図は本発明に係るグラフィックディスプレ
イ装置の全体構成図、第３図は本発明の詳細な実施例を
示す図、第４図は本発明の詳細な実施例の動作説明■、
第５図は本発明の詳ｌａな実施例の動作フローチャート
である。 ｌ・・・セグメントバッファ、２・・・グラフィックプ
ロセッサ、３・・・フレームメモリ、４・・・表示装置
、ｌＯ・・・描画メモリ、ｉｏ！・・・描画命令用高速
描画メモリ、ｌＯｂ・・・描画データ用描画メモリ、１
１・・・書込み回路。
イ装置の全体構成図、第３図は本発明の詳細な実施例を
示す図、第４図は本発明の詳細な実施例の動作説明■、
第５図は本発明の詳ｌａな実施例の動作フローチャート
である。 ｌ・・・セグメントバッファ、２・・・グラフィックプ
ロセッサ、３・・・フレームメモリ、４・・・表示装置
、ｌＯ・・・描画メモリ、ｉｏ！・・・描画命令用高速
描画メモリ、ｌＯｂ・・・描画データ用描画メモリ、１
１・・・書込み回路。
Claims (1)
- 【特許請求の範囲】 １、描画情報を記憶するセグメントバッファと、該描画
情報より画像データを生成するグラフィックプロセッサ
と、該画像データを記憶するフレームメモリと、該フレ
ームメモリ内の画像データを表示する表示装置を有する
グラフィックディスプレイ装置において、前記描画情報
を一時記憶し、書込まれた順に読出される描画メモリと
、前記セグメントバッファ内の指定された描画情報を該
描画メモリに書込む書込み回路を設け、前記グラフィッ
クプロセッサは該描画メモリより描画情報を逐次読出し
画像データを生成することを特徴とするグラフィックデ
ィスプレイ装置の制御方式。 ２、特許請求の範囲第１項に記載した前記描画メモリは
、ＦＩＦＯ形メモリで構成することを特徴とするグラフ
ィックディスプレイ装置の制御方式。 ３、特許請求の範囲第１項に記載した前記描画メモリは
、描画命令を一時記憶する描画命令用描画メモリと、描
画データを一時記憶する描画データ用描画メモリとを各
々独立に有することを特徴とするグラフィックディスプ
レイ装置の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60028304A JPS61188588A (ja) | 1985-02-18 | 1985-02-18 | グラフィックディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60028304A JPS61188588A (ja) | 1985-02-18 | 1985-02-18 | グラフィックディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61188588A true JPS61188588A (ja) | 1986-08-22 |
| JPH0424716B2 JPH0424716B2 (ja) | 1992-04-27 |
Family
ID=12244877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60028304A Granted JPS61188588A (ja) | 1985-02-18 | 1985-02-18 | グラフィックディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61188588A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63172190A (ja) * | 1987-01-10 | 1988-07-15 | 富士通株式会社 | 画像表示コントロ−ラ |
-
1985
- 1985-02-18 JP JP60028304A patent/JPS61188588A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63172190A (ja) * | 1987-01-10 | 1988-07-15 | 富士通株式会社 | 画像表示コントロ−ラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0424716B2 (ja) | 1992-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5834836B2 (ja) | デ−タヒヨウジセイギヨホウシキ | |
| JPS5960658A (ja) | 論理機能を備えた半導体記憶装置 | |
| JPS6242228A (ja) | 表示情報処理システム | |
| JPS61249086A (ja) | 隣接表示区域の画像表示装置 | |
| KR940003631B1 (ko) | 제어장치를 구비한 시스템 | |
| JPS61188588A (ja) | グラフィックディスプレイ装置 | |
| JP2665836B2 (ja) | 液晶表示制御装置 | |
| JPH02310592A (ja) | 画面スクロール制御方式 | |
| JPH0636142B2 (ja) | 表示制御装置 | |
| JPH0375881A (ja) | 画像データ処理システム | |
| JPS61196286A (ja) | 表示情報処理装置 | |
| JPH03288194A (ja) | カーソル記憶制御回路 | |
| JPS623293A (ja) | ライン移動描画装置 | |
| JPH0399317A (ja) | 画像処理装置 | |
| JPH04151195A (ja) | 画像表示装置 | |
| JPH1011047A (ja) | 画像表示制御装置 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPS6029837A (ja) | 情報処理装置 | |
| JPH03188545A (ja) | 画像メモリ制御装置 | |
| JPH0520182A (ja) | 情報処理システム | |
| JPS6175388A (ja) | 表示処理装置 | |
| JPH04298787A (ja) | ディスプレイ制御回路 | |
| JPS61276049A (ja) | ダイレクト・メモリ・アクセス制御方式 | |
| JPS58203489A (ja) | 表示装置 | |
| JPS61157955A (ja) | タグ制御方式 |