JPH0497390A - 表示装置 - Google Patents

表示装置

Info

Publication number
JPH0497390A
JPH0497390A JP2216266A JP21626690A JPH0497390A JP H0497390 A JPH0497390 A JP H0497390A JP 2216266 A JP2216266 A JP 2216266A JP 21626690 A JP21626690 A JP 21626690A JP H0497390 A JPH0497390 A JP H0497390A
Authority
JP
Japan
Prior art keywords
plain
format
data
pack
video ram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2216266A
Other languages
English (en)
Inventor
Masajiro Fukunaga
雅次郎 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2216266A priority Critical patent/JPH0497390A/ja
Publication of JPH0497390A publication Critical patent/JPH0497390A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は表示装置に関し、特にビットマツプディスプレ
イでの文字又は画像の表示装置において、ピクセル構成
がパック形式のビットマツプディスプレイへの文字の描
画の高速化を行った表示装置に関する。
〔従来の技術〕
一般にビットマツプディスプレイの画面は第5図(a)
、(b)の画面32に示すように、縦・横方向に分割さ
れた画素(以下ピクセルという)により構成される。こ
こで各ピクセルの色情報をメモリに入れる場合には、第
5図(@)、(b)にそれぞれ示すようなパック形式3
3とプレーン形式34とがある。パック形式33は、1
ピクセル8ビツト構成とした場合に、画面32の左上端
のピクセルOをパック形式33の1行目のビットbo”
b7に色情報として配列する。次に隣接するピクセルを
2行目のビットb。−b7に配列する。すなわち、1行
で1ピクセルの色情報をすべてメモリしているので、1
回のメモリアクセスで1ピクセルの色情報の読み書きが
でき、当然nピクセルのメモリへの読み書きはn回のメ
モリアクセスでよい。一方、プレー形式34は、第5図
(b)に示す画面32のピクセルをnピクセルとすると
、このnピクセルの画面について1色の情報をプレーン
Oのピクセル0のす。とじてメモリし、同じnピクセル
の画面について別の1色の情報を次のプレーンエのピク
セル1のす。とじてメモリする。このようにしてプレー
ン0〜7までメモリする。したがって、今画面32の左
上端のピクセル0につき、すべての色情報を読み出す場
合には、プレーンO〜7まで8回メモリにアクセスしな
いと1ピクセルの色情報を読み書きできない。さらに、
1ピクセルの色を変更しようとすると、各プレーンごと
に1ビツトづつデータを書き込まねばならない。このと
きリードモディファイライトしないと隣接ビットまで書
き換えてしまう。このため、8ビット書き換えるのに1
6回のメモリアクセスが必要になる。
通常、パック形式は画像のような色情報の変化の多い場
合に使用され、文字のような白黒(又は赤をプラス)の
みの場合には、プレーン形式のプレーンO(又はプレー
ン1をプラス)のみでよいので、プレーン形式を使うこ
とが多い。
従来の文字又は画像の表示装置は、第3図の構成図に示
すように、パック形式のビデオRAM1と、画面に表示
すべきドツト文字をプレーン形式でメモリしているフォ
ントROM3と、このフォア)ROM3のプレーン形式
のデータを読み取り、パック形式のビデオRAMIに書
き込むための制御を行う中央処理装置と、ビデオRAM
Iのデータを読み出し表示すべきビデオ信号に変換する
ディスプレイコントローラ6と、ディスプレイ7とから
構成される。
次に従来例の中央処理装置2の制御により行われる動作
手順を第4図の流れ図により説明する。
まず処理を開始する(ステップ10)。始めフォントR
OM3から1バイト8ビツトのデータを読み出す(ステ
ップ11)。読み出すデータがなければデータなしとし
て終了する(ステップ18)。データがあればピクセル
0のす。としてカウンタnにOを代入しくステップ12
)、nが8になるまで、すなわち第5図(b)のプレー
ンO〜7まで各ピクセルに対応する8ビツトの信号を順
次読み込んで行く(ステップ13.ステップ14)。次
に、例えばピクセル0のす。ビットがら読み込んだデー
タを順次ビット対応でテストしてフォアグランドカラー
の信号をパック形式のビデオRAMIのす。−b7ビツ
トとして順次記憶させて行く(ステップ15)。ここで
ステップ14の描画データのビットnがオフであれば、
ステップ15をジャンプして次のビットの読み込みニ入
る(ステップ17)。この動作を繰り返して8ビツトの
読み込みを完了したことが確認されると(図のtrue
)次のピクセル1について同様の動作手順を繰り返して
行く。
このようにパック形式のビデオRAMIへ文字を書くと
き、表示する文字の全ピクセルについてプレーンO〜7
までの各ピクセルのビットごとにデータをテストし、ビ
デオRAMIにカラーフードを書き込む必要があった。
さらに補足すると、ステップ14において、現在対象と
しているピクセルO以外のピクセルト・・nまでのビッ
トをテストにより排除する動作手順を必要としていた。
〔発明が解決しようとする課題〕
上述した従来の表示装置は、ピクセルの色情報を示す構
成がパック形式のビデオRAM1を使用しており、かつ
、色情報を示す構成がプレーン形式ノフォ7トROM3
を使用しているので、各ビットごとにテストしビデオR
AM1にカラーコードを書き込まなけれはならないと言
う欠点があった。また、フォントROM3へアクセスす
る回数がピクセル数×ブレーン数の回数となり、処理時
間が長くなる欠点がある。したがって文字描画を高速に
できないという欠点があった。
本発明の目的は、プレーン形式のフォントROMから読
み出されたデータをパック形式のビデオRAMへ書き込
むための変換機構を設けることにより、処理時間の短縮
をはかった表示装置を提供するとともに、文字情報を表
示するほかにパック形式の画像データをビデオRAMに
記憶させる表示装置を提供することにある。
〔課題を解決するための手段〕
本発明の表示装置は、ピクセル構成がパック形式のビデ
オRAMを有する表示装置において、プレーン形式で文
字情報を記憶しているフォントROMと、前記フォント
ROMのプレーン形式のデータをパック形式に変換して
前記ビデオRAMに供給するプレーン・パック変換機構
と、前記プレーン・パック変換機構の処理手順を制御す
る中央処理装置と、前記プレーン・パック変換機構をバ
イパスするスイッチと、前記ビデオRAMのデータを読
み出しビデオ信号を制御するディスプレイコントローラ
と、画面に文字又は図形情報を表示するディスプレイと
を含んでいる。
〔実施例〕
次に、本発明に関して図面を参照して説明する。
第1図は本発明の一実施例を示すブロック図、第2図は
本実施例の流れ図である。第1図において、第3図と同
一の符号の回路は、同一の構成と動作を行う。したがっ
て、本実施例ではプレーン・パック変換機構4とスイッ
チ5とが追加され、中央処理装置2Aの動作手順を制御
するソフトを新しく導入している。
次に本実施例の各部の動作を説明する。
ビデオRAMIはパック形式のピクセル構成を持ってい
る。1ピクセルは8ビツトで構成されており、中央処理
装置2からの1回のメモリアクセスで1ピクセルのデー
タを読み書きできる。まり、フォントROM3は文字情
報をプレーン形式で記憶しており、1ピクセルにつき1
ビツトで構成されている。
プレーン9パツク変換機構4は、中央処理装置2がビデ
オRAMIに対してデータを読み書きするときに、中央
処理装置2から見たビデオRAM1の構成がプレーン形
式になるようにビデオRAM1の構成を見かけ上変更す
る手段を有する。
スイッチ5は中央処理装置2の指示により動作し、端子
5Aに接続しているときには、ビデオRAMIはプレー
ン・パック変換機構4径由でアクセスするために中央処
理装置2からプレーン形式でアクセスできる。逆に端子
5Bに接続しているときには、中央処理装置2から直接
ビデオRAM1が見えるためパック形式でアクセスでき
る。
ディスプレイコントローラ6はビデオRAMIの情報を
参照して、ビデオ信号を制御し、ディスプレイ7の画面
に文字や図形を表示する。
ビデオRAMIは中央処理装置2のアドレス空間にマツ
ピングされており、中央処理装置2がこのアドレス空間
に対して読み書きを行うと、実際にビデオRAM1にデ
ータが読み書きされる。
このとき、スイッチ5の状態により、中央処理装置2か
らのビデオRAM1の見え方が変わる。
すなわち、端子5Bのときは、中央処理装置2が8ビッ
ト単位でメモリアクセスを行うとき、第5図(a)を参
照して説明したように、1回のメモリアクセスで1ピク
セルのすべての色情報がアクセスできる。これに対して
端子5Aのときは、プレーン形式でアクセスするため1
回のメモリアクセスでは1プレ一ン分の連続した8ピク
セルの色情報がアクセスできる。
次に本実施例の中央処理装置の制御により行われる動作
手順を第2図の流れ図により説明する。
この流れ図はスイッチ5が端子5Aのときは、プレーン
・パック変換機構4を通るため、中央処理装置2Aから
のビデオRAMアクセスは、プレーン形式に見える。
中央処理装置2Aは本制御を行うため、2つの変数S、
Cと8つの要素からなる配列CA [8コを有する。変
数SはフォントROM3から読みだしたデータを一時的
に格納する。変数Cは文字を表示すべき色情報(フォア
グランドカラー)を格納する。また配列CAはフォアグ
ランドカラーの各ビットを8ビツトに拡張した値を有す
る。始めに変数Cのフォアグランドカラーの各ビットを
8ビツトに拡張し配列CAに格納する(ステップ21〜
2θ)。各ビットの拡張が終わるとステップ27のt 
rueに進む。
ステップ27ではフォントROM3から1バイトのプレ
ーン形式のデータを読みだし、変数Sに代入する。もし
データがなけれは終了しくステップ33)、あれば次に
進む。ここでカウンタnに0を代入しくステップ28)
、カウンタnが8以上になるまでステップ30.31の
処理を行う(ステップ29)。
変数SのフォントデータをビデオRAMIのプレーンn
に書くために、変数SとC[nlの論理ANDを行い(
ステップ30)、その結果をビデオRAM1に論理OR
する(ステップ31)。
そして、カウンタnに1を加え(ステップ31)、ステ
ップ29にジャンプする。カウンタnが8以上になれば
、ステップ27にジャンプし、フォントROM3から次
のデータを読む。
次に、従来例と本実施例のアルゴリズムを比較する。こ
こでは1文字か16X1f3ドツトで構成されたフォン
トROM3から文字情報を読みたし、ビデオRAM1に
書き込むことを考える。
従来のアルゴリズムでは、フォントROM3から8ビツ
トのフォントデータを32回読みたす。
また、フォントデータの各ビットごとに条件判断をする
ため、ステップ13〜17の処理を8回行う必要がある
したがって処理の回数は、 条件判断 (i+8+8)X32=544回メモリ書き
込み 8X32    =256回である。
これに対し、本実施例のアルゴリズムではフォアグラン
ドカラーのそれぞれを8ビツトに拡張するときに8回の
条件判断を行い、256回の論理ANDと論理ORを行
う。
条件判断 8X2+8X32=272回論理AND  
8X32    =256回論理OR8X32    
 =256回ところで、フォアグランドカラーを拡張す
る処理はフォアグランドカラーを変更したときたけなの
で、普通文字を書くときは変数Cを配列CAに拡張する
処理は必要ないことが多い。したがって、実質的に文字
を描画する処理はステップ27から32の処理で可能と
なる。このため文字描画に必要な処理回数は 条件判断 8X32=256回 論理AND  8X32=258回 論理OR8X32=256回 となる。すなわち、一般に中央処理装置2Aでは、条件
判断はメモリへの書き込みや論理アンドに比べると、2
〜3倍の時間がかかる。このため、本実施例のアルゴリ
ズムでは処理時間が0.7倍に短縮される。
〔発明の効果〕
以上説明したように本発明は、パック形式のビデオRA
M1の構成を見かけ上ブレーン形式に変換するプレーン
・パック変換機構4を持つことにより、次のような効果
がある。
1、文字描画を行うとき、文字の描画速度が速くなる。
2、スイッチ5を持つことによりビデオRAMの見かけ
の構成を、パック形式とプレーン形式に自由に設定でき
、文字、図形とも高速に描画できる。
3、フォントROM3のデータ形式をプレーン(1ビツ
ト/ピクセル)にすることができ、パック形式でフォン
ト情報を記憶する場合に比べて1/8の容量で済む。
4、文字フォント以外のプレーン形式のデータを高速に
処理できる。
特に、イメージ情報はデータ圧縮/伸長を行うためプレ
ーン形式を利用するので、プレーン形式でビデオRAM
Iが利用できると高速処理が可能になるなどを効果があ
る。
【図面の簡単な説明】
第1図は本発明の一実施例の構成図、第2図は本実施例
を説明する流れ図、第3図は従来の表示装置の構成図、
第4図は従来例の流れ図、第5図(a)、(b)は一般
的な画面の色情報を説明する説明図である。 l・・・パック形式のビデオRAM、2,2A・・・中
央処理装置、3・・・フォントROM14・・・プレー
ン・パック変換機構、5・・・スイッチ、5A、5B・
・・端子、6・・・ディスプレイコントローラ、7・・
・ディスプレイ。

Claims (1)

  1. 【特許請求の範囲】 1、ピクセル構成がパック形式のビデオRAMを有する
    表示装置において、プレーン形式で文字情報を記憶して
    いるフォントROMと、前記フォントROMのプレーン
    形式のデータをパック形式に変換して前記ビデオRAM
    に供給するプレーン・パック変換機構と、前記プレーン
    ・パック変換機構の処理手順を制御する中央処理装置と
    、前記プレーン・パック変換機構をバイパスするスイッ
    チと、前記ビデオRAMのデータを読み出しビデオ信号
    を制御するディスプレイコントローラと、画面に文字又
    は図形情報を表示するディスプレイとを含むことを特徴
    とする表示装置。 2、前記スイッチが前記中央処理装置の制御により前記
    プレーン・パック変換機構をバイパスする側に接続さた
    場合に、パック形式の画像データを前記ビデオRAMに
    記憶させることを特徴とする請求項1記載の表示装置。
JP2216266A 1990-08-16 1990-08-16 表示装置 Pending JPH0497390A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2216266A JPH0497390A (ja) 1990-08-16 1990-08-16 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2216266A JPH0497390A (ja) 1990-08-16 1990-08-16 表示装置

Publications (1)

Publication Number Publication Date
JPH0497390A true JPH0497390A (ja) 1992-03-30

Family

ID=16685856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2216266A Pending JPH0497390A (ja) 1990-08-16 1990-08-16 表示装置

Country Status (1)

Country Link
JP (1) JPH0497390A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016091543A (ja) * 2014-10-31 2016-05-23 三星電子株式会社Samsung Electronics Co.,Ltd. レンダリング方法、レンダリング装置及び電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016091543A (ja) * 2014-10-31 2016-05-23 三星電子株式会社Samsung Electronics Co.,Ltd. レンダリング方法、レンダリング装置及び電子装置

Similar Documents

Publication Publication Date Title
US4914729A (en) Method of filling polygonal region in video display system
JPS60220387A (ja) ラスタ走査表示装置
JPH0222957B2 (ja)
US4663619A (en) Memory access modes for a video display generator
JPH0850659A (ja) フルモーション動画のntsc式表示装置および方法
JPH0375873B2 (ja)
US4713779A (en) Video converter
JPH0497390A (ja) 表示装置
JP2508544B2 (ja) グラフィックディスプレイ装置
JPH0664452B2 (ja) デイジタル表示システム
JP3530215B2 (ja) オンスクリーン表示装置
JPH06343142A (ja) 画像表示装置
JP3017003B2 (ja) 画像処理装置
JPH08147478A (ja) 動画像復号化装置
JPH03268075A (ja) 表示装置
JPH0535243A (ja) 画像処理装置
JPH0224783A (ja) 画像表示装置
JPH0348553B2 (ja)
JPH05158448A (ja) カラー画像処理装置
JPS6329794A (ja) カラ−展開システム
JPS6286467A (ja) ジオメトリツクパタ−ン変換方法
JPH0661036B2 (ja) 図形表示装置
JPS636684A (ja) マルチ画像制御装置
JPS63153586A (ja) 画像表示装置
JPH0437795A (ja) ハイビジョン用文字表示装置