JPH0535243A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】パレツト機能を使用した表示装置においても、
現在表示されている画面を別の画面に切り換えようとし
た場合における見苦しさを低減することを目的とする。 【構成】画像データを表示する表示手段及びパレツト機
能を備える画像処理装置であつて、画像データを入力す
る入力手段１０１と、画像データを記憶する画像メモリ
１０２と、パレツト機能を達成するパレツト回路１０３
と、該パレツト回路１０３に設定すべき画像コードを特
定の規則で並べ替える並べ替え手段１０４と、表示上の
各画素に対応したパレツトが持つ画像コードを選択する
選択手段１０５と、該選択手段で１０６選択された画像
コードにより表示手段１０６への表示制御を行う表示制
御手段１０７とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像データを表示する表
示手段及びパレツト機能を備える画像処理装置に関する
ものである。

【０００２】

【従来の技術】現在のコンピユータシステムでは、その
表示装置のカラー化が進むと共に、より原画像に近い鮮
明な表示が求められている。表示装置の画質を向上させ
るためには、１画素あたりの情報量を増やすことが一般
的であるが、この方法はそのまま１画面あたりの情報量
が大きくなり、記憶装置の大型化、画像データの転送速
度の低下等を招いてしまう。

【０００３】この対策として、従来よりパレツト機能を
用いた画像表示装置が実現されている。パレツト機能と
は、画面上の各画素が、表示における色調を決定する画
像コードを直接指定するのではなく、一連のパレツト群
の中から１つのパレツトを指定し、このパレツトが画像
コードを指定するという方法である。

【０００４】この方法では、各画素で有する情報はパレ
ツトを指定するのに必要な情報だけであり、一般的に、
直接画像コードを指定するのに比べて少ない情報量で済
むという利点がある。以上の処理の詳細を具体的に図１
０の（Ａ）から（Ｃ）を用いて説明する。なお、以下
は、説明を分かり易くするため、表示画面上の座標
（０，０）に注目する。

【０００５】今、図１０の（Ａ）に示すように、表示装
置２７の表示画面に画像１が表示されているものとす
る。この時、画像メモリ２５には画像データ１が書き込
まれており、パレツト回路２６にはこれに対応したパレ
ツトデータ１が設定されている。画像メモリ２５の座標
（０，０）には、パレツト番号０が書き込まれており、
パレツト番号０には、３原色Ｒ，Ｇ，ＢがそれぞれＲ＝
（ＦＦ）Ｈ，Ｇ＝（００），Ｂ＝（００）の値を持つ画
像コードに設定され、表示装置２７上の座標（０，０）
には赤色が表示されている（文書中、数字の後の“Ｈ”
は、その数字が１６進数であることを示す）。

【０００６】次に、図１０の（Ｃ）に示すように、表示
装置２７に、画像２を表示する場合を考えると、画像２
を表示するためには、まず画像メモリ２５に画像データ
２が書き込まれ、パレツト回路２６にはこれに対応した
パレツトデータ２が設定されることが必要である。この
時、画像メモリ２５の座標（０，０）には、パレツト番
号８が書き込まれており、パレツト番号８には、Ｒ＝
（００），Ｇ＝（００），Ｂ＝（ＦＦ）Ｈの画像コード
が設定され、表示装置２７上の座標（０，０）には青色
が表示されている。つまり、表示を画像１から画像２へ
切り換えることにより、座標（０，０）の色は赤から青
へ切り替わることになる。

【０００７】

【発明が解決しようとしている課題】しかし、従来のこ
のようなパレツト機能を使用した表示装置では、現在表
示されている画面を別の画面に切り換えようとした場
合、画像メモリ上のデータを書き換えると共に、パレツ
ト回路に設定された画像コードも書き換えなければなら
なかつた。このため、画像メモリ上のデータを書き換え
てからパレツト回路上の画像コードを書き換えるまでの
間（あるいは、パレツト回路上の画像コードを書き換え
てから画像メモリ上のデータを書き換えるまでの間）、
本来表示されるべき画像コードと実際に表示される画像
コードとに不一致が生じるという問題があつた。

【０００８】即ち、一般的にＣＰＵを用いてこの処理を
行う場合、画像メモリ２５への書き込みとパレツト回路
２６への設定の間に時間差が生じるのが普通である。従
つて、図１０の（Ａ）と図１０の（Ｃ）との間には、画
像メモリ２５には画像データ２が書き込まれているが、
パレツト回路２６にはパレツトデータ１が設定されたま
まである図１０の（Ｂ）で示す状態が存在する。この状
態では、画像メモリ２５の座標（０，０）には、パレツ
ト番号８が書き込まれており、仮にパレツトデータ１の
パレツト番号８に、Ｒ＝（００），Ｇ＝（ＦＦ）Ｈ，Ｂ
＝（００）のコードが設定されていたとすると、表示装
置２７上の座標（０，０）には緑色が表示されてしまう
ことになる。即ち、表示を画面１から画面２に切り換え
る際、本来なら「赤→青」と変わるはずの座標（０，
０）の色が、「赤→緑→青」と変わってしまうのであ
る。これはそのまま表示の切り換えにおけるノイズとな
つて画面に現れてしまい、大変見苦しいものであつた。

【０００９】

【課題を解決するための手段】本発明は上述の課題を解
決することを目的として成されたもので、具体的にはパ
レツト機能を使用した表示装置においても、現在表示さ
れている画面を別の画面に切り換えようとした場合にお
ける見苦しさを低減することを目的とし、この目的を達
成する一手段として図１に示す構成を備える。

【００１０】即ち、画像データを表示する表示手段及び
パレツト機能を備える画像処理装置であつて、画像デー
タを入力する入力手段１０１と、画像データを記憶する
画像メモリ１０２と、パレツト機能を達成するパレツト
回路１０３と、該パレツト回路１０３に設定すべき画像
コードを特定の規則で並べ替える並べ替え手段１０４
と、表示上の各画素に対応したパレツトが持つ画像コー
ドを選択する選択手段１０５と、該選択手段で１０６選
択された画像コードにより表示手段１０６への表示制御
を行う表示制御手段１０７とを備える。

【００１１】

【作用】以上の構成において、パレツト回路に設定する
画像コードの並び方に特定の規則を設け、複数の表示画
面間におけるパレツト番号と画像コードとの対応に共通
性を持たせることにより、画像メモリ上のデータを書き
換えてからパレツト回路上の画像コードを書き換えるま
での間、本来表示されるべき画像コードと実際に表示さ
れる画像コードとの不一致を減少させ、画像の乱れが少
ない画像表示を可能とする。

【００１２】

【実施例】以下、図面を参照して本発明に係る一実施例
を詳細に説明する。

【００１３】

【第１実施例】本発明に係る第１実施例を図２〜図５を
参照して以下に説明する。図２は本発明に係る第１実施
例のシステム全体の構成例を示すブロツク図である。図
２に示す様に、第１実施例は、ＣＰＵ１、メインメモリ
２、磁気デイスクインタフエース３、磁気デイスクドラ
イブ４、キーボードインタフエース５、キーボード６、
デイスプレイインタフエース７、ＣＲＴデイスプレイ
（以下「ＣＲＴ」と称す）８、システムバス９から構成
されている。

【００１４】図２のデイスプレイインタフエース７の詳
細構成を図３に示す。デイスプレイインタフエース７
は、画像メモリ１０、パレツト回路１１、各表示色毎に
備えられたパレツト回路１１よりのデジタル表示データ
を対応するアナログ信号に変換するＤ−Ａコンバータ回
路１２、各色毎のＤ−Ａコンバータ回路１２よりのアナ
ログ信号をＣＲＴ８での入力信号仕様に変換して出力す
るドライバ回路１３、画像データの読み出し制御タイミ
ングを制御するタイミング発生回路１４、本実施例に特
有の画像コード並べ替え回路１５から構成されている。

【００１５】なお、本実施例おいては、画像メモリ１０
の構成は、画素３２０×２００ドツト、１画素は８ビツ
トで構成されているものとする。また、パレツト回路１
１は２５６個のパレツトで構成され、さらに各パレツト
は３原色Ｒ、Ｇ、Ｂ各８ビツトで構成される画像コード
が設定できるものとする。図３に示す本実施例に特有の
画像コード並べ替え回路１５の詳細構成を図４に示す。

【００１６】画像コード並べ替え回路１５は、図４に示
す様に、一時記憶回路１６、Ｒソーテイング回路、Ｇソ
ーテイング回路１８、Ｂソーテイング回路１９、パレツ
ト書き込み制御回路２０から構成されている。図４の一
時記憶回路１６の記憶状態の詳細を図５に示す。一時記
憶回路１６は、図５に示す様に、No.０〜No. ２５５の
計２５６個の記憶領域に分けられる。そして、No. ０〜
No. ２５５の各記憶領域は、さらにＲ、Ｇ、Ｂ３つの記
憶領域から構成されている。

【００１７】以上の構成を備える第１実施例の動作を、
図６のフローチヤートを参照して以下に説明する。以後
の説明は磁気デイスクドライブ４に原画像のデータが記
録された磁気デイスクを入れ、これをＣＲＴ８に表示さ
せる場合を例として説明する。なお、原画像のデータは
画素６４０×４００ドツト、１画素当りＲ、Ｇ、Ｂ各８
ビツトで構成されているものとする。

【００１８】まず、ＣＰＵ１はステツプＳ１で内蔵する
ＲＯＭに格納されているプログラム、またはメインメモ
リ２に与えられたプログラムにより、原画像データをメ
インメモリ２に読み込む処理を実行する。次に、ステツ
プＳ２で読み込んだ原画像を、表示装置（この場合はＣ
ＲＴ８）の分解能に合わせて画素数を調整する。即ち、
縦横に隣合った４つの画素を１組としてＲ、Ｇ、Ｂそれ
ぞれのコードの平均を取り、新たに１つの画素とするＣ
ＲＴ８に合わせた画素数の調整を行なう。この処理を原
画像データ全体で行うことにより、画素６４０×４００
ドツトの原画像が、画素３２０×２００ドツトの画像デ
ータに変換される。

【００１９】次に、ＣＰＵ１はステツプＳ３の処理に進
み、画像データの中で使用されている画像コードの使用
頻度を調べる。具体的には、画素３２０×２００ドツト
のうち、コードＲ＝（００）、Ｇ＝（００）、Ｂ＝（０
０）である画素の数を計測、次にコードＲ＝（００）、
Ｇ＝（００）、Ｂ＝（０１）Ｈである画素の数を計測、
次にコードＲ＝（００）、Ｇ＝（００）、Ｂ＝（０２）
Ｈである画素の数を計測、…、という手順で処理を進
め、コードＲ＝（ＦＦ）Ｈ、Ｇ＝（ＦＦ）Ｈ、Ｂ＝（Ｆ
Ｆ）Ｈである画素の数を計測するまで続ける。

【００２０】続いてＣＰＵ１はステツプＳ４で計測した
画素コードの中から使用頻度の多い順に２５６個の画素
コードを選び出し、これをパレツト回路１１内の一時記
憶回路１６に書き込む。一時記憶回路１６に記憶された
画像コードは、ステツプＳ５〜ステツプＳ７で画像コー
ド並べ替え回路１５の図４に示すＲ、Ｇ、Ｂの各ソーテ
イング回路１７〜１９毎とに順次特定の規則によつて並
び換えられる。

【００２１】具体的には、まずステツプＳ５において、
Ｒソーテイング回路１７が各画像コードのうちＲコード
だけに注目し、Ｒコードの大きい順に一時記憶回路１６
の内容を書き換える。例えば、最も大きなコードＲを持
つ画像コードが、コードＲ＝（ＦＦ）Ｈ、Ｇ＝（Ｆ４）
Ｈ、Ｂ＝（８９）Ｈの組み合せであり、現時点では一時
記憶回路１６のNo. ３９の領域に設定されているものと
すると、一時記憶回路１６のNo. ３９の領域の設定デー
タを一時記憶回路１６のNo. ０の領域に移動する。そし
て、もともと一時記憶回路１６のNo. ０に記憶されてい
た画像コードは、これと入れ替わりにNo. ３９に設定さ
れる。つまり、一時記憶回路１６のNo.０の内容とNo.
３９の内容が交換となる。具体的には、一時記憶回路１
６のNo.３９の領域の設定データを、一時記憶回路１６
のNo. ０のNo. ０−Ｒ領域にコード（ＦＦ）Ｈ、No. ０
−Ｇ領域にコード（Ｆ４）Ｈ、No. ０−Ｂ領域にコード
（８９）Ｈが設定される。

【００２２】そしてその次に大きなコードＲを持つ画像
コードが、コードＲ＝（ＦＣ）Ｈ、Ｇ＝（Ｅ９）Ｈ、Ｂ
＝（８Ａ）Ｈの組み合せであり、現時点では一時記憶回
路１６のNo. ９８の領域に設定されているものとする
と、一時記憶回路１６のNo.１−Ｒにコード（ＦＣ）
Ｈ、No. １−Ｇにコード（Ｅ９）Ｈ、No. １−Ｂにコー
ド（９Ａ）Ｈがそれぞれ設定される。なお、もともと一
時記憶回路１６のNo. １領域に記憶されていた画像コー
ドは、これと入れ替わりに一時記憶回路１６のNo. ９８
の領域に設定される。

【００２３】以後、同様にしてNo. ２、No. ３、No. ４
…という手順で一時記憶回路１６内のすべての画像コー
ドに対して行う。Ｒソーテイング回路１７による並べ替
えが終ると、続くステツプＳ６でほぼ同様の手順でＧソ
ーテイング回路１８が各画像コードのうちＧコードだけ
に注目し、Ｇコードの大きい順に一時記憶回路１６の内
容を書き換える。たたし、Ｒソーテイング回路１７とは
逆に、最も大きなコードキーを持つ画像コードを一時記
憶回路１６の後からNo. ２５５、No. ２５４、No. ２５
３…という順で設定していく。

【００２４】さらに、Ｇソーテイング回路１８による並
べ替えが終ると、次のステツプＳ７で上述とほぼ同様の
手順でＢソーテイング回路１９が各画像コードのうちＢ
コードだけに注目し、Ｂコードの大きい順に一時記憶回
路１６の内容を書き替える。ただし、Ｂソーテイング回
路１８では、最も大きなコードＢを持つ画像コードを一
時記憶回路１６の中央から前後に向かってNo. １２７、
No. １２８、No. １２６、No. １２９…という順で設定
していく。

【００２５】そして、以上の並べ替え処理が終わると、
一時記憶回路１６の前側（番号の小さい方）に赤系の
（Ｒコードの値が大きい）画像コードが、後ろ側（番号
の大きい方）に緑系の（Ｇコードの値が大きい）画像コ
ードが、中央の青系の（Ｂコードの値が大きい）画像コ
ードが割り当てられる。

【００２６】以上のソーテイング処理が終了するとステ
ツプＳ８に進み、一時記憶回路１６の内容がパレツト書
き込み制御回路２０によつてパレツト回路１１に転送さ
れ、該回路１１に書き込まれる。次に、ＣＰＵ１はステ
ツプＳ９でメインメモリ２に記録されている画像データ
における各画素の画像コードをパレツト番号に変換し、
画像メモリ１０へ転送する。具体的には、変換の対象と
なる画素のＲ、Ｇ、Ｂコードを取りだし、この組み合せ
に最も近いＲ、Ｇ、Ｂコードを有するパレツト番号をそ
の画素に割り当てる。最も近いＲ、Ｇ、Ｂコードを判断
するには、例えば、画素データにおけるＲの値とパレツ
トＲとの差分を取りこれを「差分Ｒ」、画素データにお
けるＧの値とパレツトＧとの差分を取りこれを「差分
Ｇ」、画素データにおけるＢの値とパレツトＢとの差分
を取りこれを「差分Ｂ」とし、これらの合計値「差分
Ｒ」＋「差分Ｂ」＋「差分Ｂ」の値が最も小さくなるパ
レツト番号を選択する等である。この処理をすべての画
素に対して行う。

【００２７】画像メモリ１０へ転送されたパレツト番号
の情報は、ステツプＳ１０でタイミング発生回路１４の
制御により、所定のタイミングでＣＲＴ８に表示され
る。具体的には、ＣＲＴ８に適したタイミング（例え
ば、垂直同期、水平同期等）をタイミング発生回路１４
が生成し、この制御により画像メモリ１０から表示タイ
ミングに対応する画素のパレツト番号が読み出され、パ
レツト回路１１に送られる。パレツト回路１１は、指定
されたパレツト番号に設定されている画像コードを読み
だし、Ｒ、Ｇ、ＢそれぞれをＤ−Ａコンバータへ送り、
アナログ信号に変換する。このアナログ信号がドライバ
回路１３を通してＣＲＴ８へ送られ、画像が表示され
る。

【００２８】同様の処理をするすべての画像に対して同
じ規則で行えば、どの画面に対してもパレツト回路１１
に設定される画像コードの並び順がほぼ同じ傾向になる
ため、画像メモリ上のデータを書き替えてからパレツト
回路に設定される画像コードを書き替えるまでの間に発
生する表示画面の乱れを減少させることが可能となる。
以上説明したように第１実施例によれば、パレツト回路
に設定する画像コードの並び方に特定の規則を設け、複
数の表示画面間におけるパレツト番号と画像コードとの
対応に共通性を持たせることにより、画像メモリ上のデ
ータを書き換えてからパレツト回路上の画像コードを書
き換えるまでの間、本来表示されるべき画像コードと実
際に表示される画像コードとの不一致を減少させ、画像
の乱れが少ない画像表示が実現可能となる。

【００２９】

【第２実施例】以上の第１実施例においては、パレツト
回路に設定する画像コードの並び換えを、ＣＲＴ８に表
示する直前に行なう例について説明した。しかし、本発
明は以上の例に限定されるものではなく、パレツト回路
に設定する画像コードの並び換えを、画像データを表示
する以前に予め行なうように制御してもよい。

【００３０】パレツト回路に設定する画像コードの並び
換えを、画像データを表示する以前に予め行なうように
制御する本発明に係る第２の実施例を図７〜図９を参照
して以下に説明する。具体的には、原画像データを表示
装置に合わせて変換する処理、画像データを解析し、パ
レツト回路に設定する画像コードを選ぶ処理、画像デー
タの各画素を対応するパレツト番号に変換する処理まで
を表示を行う以前に終了しておき、磁気デイスク４に記
憶させておく。そして画像データを表示するときには、
各画素がパレツト番号に変換された画像データを画像メ
モリ１０に転送し、並べ替えの終つたパレツト用画像コ
ードをパレツト回路１１に転送する…という手順を実行
する。

【００３１】図７は本発明に係る第２実施例の全体シス
テム構成図である。図７に示す第２実施例においても、
基本的構成は上述した図２に示す第１実施例と同様であ
り、第１と同一構成には同一番号を付し、詳細説明を省
略する。第２実施例では、画像コード並べ替え回路２１
をデイスプレイインタフエース回路３５と独立した構成
としている。なお、他の構成は第１実施例と同様構成で
足りる。

【００３２】この画像コード並べ替え回路２１の詳細構
成を図８に示す。図８に示す様に第２実施例の画像コー
ド並べ替え回路２１は、一時記憶回路２２に加え、Ｒ，
Ｇ，Ｂの各色毎に設けられた重み付け回路２３、及び可
算／比較回路２４から構成されている。図７に示すデイ
スプレイインタフエース３５の詳細構成を図９に示す。

【００３３】図９に示す第２実施例においては、図３に
示す第１実施例に比し、画像コード並べ替え回路１５が
別構成となつたことより、デイスプレイインタフエース
３５より該画像コード並べ替え回路が除かれた構成とな
つている。以上の構成を備える第２実施例においては、
上述した第１実施例とは別の基準で並べ替えを行う。

【００３４】まず、第２実施例における、原画像データ
を取り込んでから必要な処理を行い、磁気デイスクドラ
イブ４に記憶するまでの手順を説明する。まず、磁気デ
イスクドライブ４に原画像のデータが記録された磁気デ
イスクをセツトし、これをＣＲＴ８に表示させる場合を
説明する。第２実施例においても上述した第１実施例と
同様、原画像のデータは画素６４０×４００ドツト、１
画素当りＲ、Ｇ、Ｂ各８ビツトで構成されているものと
する。

【００３５】ＣＰＵ１は、与えられたプログラムによ
り、１枚目の原画像データをメインメモリ２に読み込
む。次に、第１実施例と同様の手順で、画素６４０×４
００ドツトの原画像を画素３２０×２００ドツトの画像
データに変換する。次に、ＣＰＵ１は与えられたプログ
ラムにより、第１実施例と同様の手順で、画像データの
中で使用されている画像コードの使用頻度を調べる。

【００３６】次に、ＣＰＵ１は与えられたプログラムに
より、第１実施例と同様の手順で、数を計測した画像コ
ードの中から使用頻度の多い順に２５６個を選び出し、
これを画像コード並べ替え回路２１内にある一時記憶回
路２２に書き込む。一時記憶回路２２に書き込まれた画
像コードは、重み付け回路２３、可算／比較回路２４に
より、見かけ上の輝度がほぼ大きい順となるように並べ
替えられる。具体的には、画像コードをＲ、Ｇ、Ｂ別に
それぞれに対応した重み付けを行い、その合計値を求
め、合計値の大きい順に一時記憶回路２２内部の画像コ
ードを並べ替える。この実施例では、赤（Ｒ）を３割、
緑（Ｇ）を６割、青（Ｂ）を１割として重み付けを行つ
ている。

【００３７】次に、ＣＰＵ１は並べ替えの終つた一時記
憶回路２２内部の画像コードを、メインメモリ２へ一旦
記憶する。次に、ＣＰＵ１は与えられたプログラムによ
り、メインメモリ２に記録されている画像データにおけ
る各画素の画像コードをパレツト番号に変換し、磁気デ
イスクドライブ４へ転送する。パレツト番号への変換手
順は、第１実施例とほぼ同様に、変換の対象となる画素
のＲ、Ｇ、Ｂコードを取り出し、この組み合せに最も近
いＲ、Ｇ、Ｂコードを有するパレツト番号をその画素に
割り当てる。

【００３８】次に、ＣＰＵ１は与えられたプログラムに
より、メインメモリ２に記憶されたパレツト回路用の画
像コードを磁気デイスクドライブ４へ転送する。以上の
処理により、各画素が対応するパレツト番号に変換され
た画像データ、及び特定の規則で並べ替えられたパレツ
ト用画像コードが磁気デイスクドライブ４へ記憶され
る。

【００３９】以上の処理を２枚目の画像データ、３枚目
の画像データ…と順に行なう。次に、磁気デイスクドラ
イブ４上に作成された画像データを、ＣＲＴ８に表示す
るまでの手順を説明する。まず、１枚目の画像データを
磁気デイスクドライブ４から読み込み、画像メモリ２８
に転送する。次に、１枚目の画像データに対応した一連
のパレツト用画像コードを磁気デイスクドライブ４から
読み出し、パレツト回路２９へ転送する。画像メモリ２
８へ転送されたパレツト番号の情報は、タイミング発生
回路３２の制御により、パレツト回路２９で対応する画
像コードに変換され、Ｄ−Ａコンバータ回路３０、ドラ
イバ回路３１を通してＣＲＴ８に表示される。同様の手
順で、２枚目の画像データ、３枚目の画像データと順に
表示していく。

【００４０】以上説明したように本実施例によれば、パ
レツト回路に設定する画像コードの並び方に特定の規則
を設け、複数の表示画面間におけるパレツト番号と画像
コードとの対応に共通性を持たせることにより、画像メ
モリ上のデータを書き換えてからパレツト回路上の画像
コードを書き換えるまでの間、本来表示されるべき画像
コードと実際に表示される画像コードとの不一致を減少
させ、画像の乱れが少ない画像表示が実現可能となる。
尚、本発明は、複数の機器から構成されるシステムに適
用しても、１つの機器から成る装置に適用しても良い。
また、本発明はシステム或は装置にプログラムを供給す
ることによつて達成される場合にも適用できることは言
うまでもない。

【００４１】

【発明の効果】以上述べた様に本発明によれば、パレツ
ト回路に設定する画像コードの並び方に特定の規則を設
け、複数の表示画面間におけるパレツト番号と画像コー
ドとの対応に共通性を持たせることにより、画像メモリ
上のデータを書き換えてからパレツト回路上の画像コー
ドを書き換えるまでの間、本来表示されるべき画像コー
ドと実際に表示される画像コードとの不一致を減少さ
せ、画像の乱れが少ない画像表示が可能となる。

【図面の簡単な説明】

【図１】本発明に係る機能ブロツク図である。

【図２】本発明に係る第１実施例のシステム全体の構成
例を示すブロツク図である。

【図３】図２に示すデイスプレイインタフエースの詳細
構成を示す図である。

【図４】図３に示す画像コード並べ替え回路の詳細構成
を示す図である。

【図５】図４に示す一時記憶回路の詳細構成を示す図で
ある。

【図６】第１実施例の動作制御を示すフローチヤートで
ある。

【図７】本発明に係る第２実施例のシステム全体の構成
例を示すブロツク図である。

【図８】図７に示す画像コード並べ替え回路２１の詳細
構成を示す図である。

【図９】図７に示すデイスプレイインタフエースの詳細
構成を示す図である。

【図１０】従来のパレツト機能を用いた画像表示装置に
おける表示切換処理を説明するための図である。

【符号の説明】

１ ＣＰＵ、 ２ メインメモリ、 ３ 磁気デイスクインタフエース、 ４ 磁気デイスクドライブ、 ５ キーボードインタフエース、 ６ キーボード、 ７ デイスプレイインタフエース、 ８ ＣＲＴデイスプレイ、 ９ システムバス、 １０，２５，２８ 画像メモリ、 １１，２６，２９ パレツト回路、 １２，３０ Ｄ−Ａコンバータ回路、 １３，３１ ドライバ回路、 １４，３２ タイミング発生回路、 １５，２１ 画像コード並べ換え回路、 １６，２２ 一時記憶回路、 １７ Ｒソーテイング回路、 １８ Ｇソーテイング回路、 １９ Ｂソーテイング回路、 ２０ パレツト書き込み制御回路、 ２３ 重み付け回路、 ２４ 可算／比較回路、 ２７ 表示装置である。

Claims (1)

1. 【特許請求の範囲】 【請求項１】 画像データを表示する表示手段及びパレ
   ツト機能を備える画像処理装置であつて、 画像データを入力する入力手段と、画像データを記憶す
   る画像メモリと、パレツト機能を達成するパレツト回路
   と、該パレツト回路に設定すべき画像コードを特定の規
   則で並べ替える並べ替え手段と、表示上の各画素に対応
   したパレツトが持つ画像コードを選択する選択手段と、
   該選択手段で選択された画像コードにより前記表示手段
   への表示制御を行う表示制御手段とを備えることを特徴
   とする画像処理装置。