JPS60220387A - ラスタ走査表示装置 - Google Patents
ラスタ走査表示装置Info
- Publication number
- JPS60220387A JPS60220387A JP59073127A JP7312784A JPS60220387A JP S60220387 A JPS60220387 A JP S60220387A JP 59073127 A JP59073127 A JP 59073127A JP 7312784 A JP7312784 A JP 7312784A JP S60220387 A JPS60220387 A JP S60220387A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- image
- transparent color
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/026—Control of mixing and/or overlay of colours in general
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は一旦メモリに蓄えられた表示データをラスク
走査に同期して読み出してＣＲＴ （陰極線管）等に表
示するラスタ走査表示装置に関し。
走査に同期して読み出してＣＲＴ （陰極線管）等に表
示するラスタ走査表示装置に関し。
特に、多種多様な態様で表示を行なえるようにしたもの
である。
である。
［従来技術］
ラスタ走査表示装置においては、１フレ一ム分のキャラ
クタデータまたは画像データをメモリに蓄え、このメモ
リをアクセスしてＣＲＴ等にテキスト又は画像の表示を
行なうようになっている。
クタデータまたは画像データをメモリに蓄え、このメモ
リをアクセスしてＣＲＴ等にテキスト又は画像の表示を
行なうようになっている。
ところで近時複数フレーム分の画像を合成して多様な画
像を作ることが提案されている。
像を作ることが提案されている。
特開昭５７−１８５０８５号「映像表示装置」はその−
例であり、ここでは外部メモリ装置たとえばフロッピー
ディスクドライブからの表示データを画像メモリに書き
込む際に禁止色を選定し、この禁止色の割り当てられた
ロケーションで前の表示データが残り、他のロケーショ
ンでフロッピーディスクドライブからの表示データが新
たに書き込まれるようになっている。このような構成で
は複数の画像を合成してより変化に富んだ画像を構成で
きる。例えば、第５図Ｂに示すようなバスの画像が画像
メモリに蓄えられ、このバスのボディの色例えば赤とタ
イヤの色例えば黒とを禁止色とした場合を考えよう。そ
して、こののち、第５図Ａに示すような風景の画像デー
タをディスクドライブから画像メモリに書き込んでゆく
と、第５図Ｃに示すような複合画像のデータを画像メモ
リに蓄えることができ、そののちこの複合画像をＣＲＴ
等で表示できるのである。
例であり、ここでは外部メモリ装置たとえばフロッピー
ディスクドライブからの表示データを画像メモリに書き
込む際に禁止色を選定し、この禁止色の割り当てられた
ロケーションで前の表示データが残り、他のロケーショ
ンでフロッピーディスクドライブからの表示データが新
たに書き込まれるようになっている。このような構成で
は複数の画像を合成してより変化に富んだ画像を構成で
きる。例えば、第５図Ｂに示すようなバスの画像が画像
メモリに蓄えられ、このバスのボディの色例えば赤とタ
イヤの色例えば黒とを禁止色とした場合を考えよう。そ
して、こののち、第５図Ａに示すような風景の画像デー
タをディスクドライブから画像メモリに書き込んでゆく
と、第５図Ｃに示すような複合画像のデータを画像メモ
リに蓄えることができ、そののちこの複合画像をＣＲＴ
等で表示できるのである。
ところで、このような従来例において一層複雑な画像処
理を行なおうとすると、例えば動画的処理を行なおうと
すると困難を伴なう。即ち、一旦第５図Ｃに示すような
複合画像を形成したのちに、バスを走行表示する際、例
えば第５図Ｃの左から右へバスが移動しているような表
示を行なう際には背景の画像データを処理せねばならず
、プログラムが煩雑となり、又処理速度も低下する。
理を行なおうとすると、例えば動画的処理を行なおうと
すると困難を伴なう。即ち、一旦第５図Ｃに示すような
複合画像を形成したのちに、バスを走行表示する際、例
えば第５図Ｃの左から右へバスが移動しているような表
示を行なう際には背景の画像データを処理せねばならず
、プログラムが煩雑となり、又処理速度も低下する。
なお、この発明と関連する従来例としては、他に特開昭
５４−１６１８３９号「画像発生装置」及び特開昭５７
−１６７０７９号「グラフィックＣＲＴの上書き制御方
式」を挙げることができる。
５４−１６１８３９号「画像発生装置」及び特開昭５７
−１６７０７９号「グラフィックＣＲＴの上書き制御方
式」を挙げることができる。
特開昭５４−１６１８３９号「画像発生装置」には複数
の基本図形を組み合わせて複合画像を形成することが示
されている。この例では基本図形を表わすパラメータに
透明の属性を付与してその図形表示部分では背景が透け
て見えるようになっている。そしてこの図形を移動させ
ればそれに対応した背景部分が順次表われるものと考え
られる。
の基本図形を組み合わせて複合画像を形成することが示
されている。この例では基本図形を表わすパラメータに
透明の属性を付与してその図形表示部分では背景が透け
て見えるようになっている。そしてこの図形を移動させ
ればそれに対応した背景部分が順次表われるものと考え
られる。
しかしながら、この例では、基本図形の組み合わせで複
合画像を形成するので、その適用範囲は限られている。
合画像を形成するので、その適用範囲は限られている。
第５図に示すような画像を形成することはできない。
また、特開昭５７−１６７０７９号「グラフィックＣＲ
Ｔの上書き制御方式」には刻−開度化する態様でプラン
トプロセスをグラフィック表示する手法が開示されてい
る。ここではプラントプロセスをスタッカ等のプロセス
要素に分解し、これら分解要素ごとにフレームメモリを
用意している。
Ｔの上書き制御方式」には刻−開度化する態様でプラン
トプロセスをグラフィック表示する手法が開示されてい
る。ここではプラントプロセスをスタッカ等のプロセス
要素に分解し、これら分解要素ごとにフレームメモリを
用意している。
そして、各フレームメモリにおいて分解要素に対応する
ロケーションに所定の表示データを書き込み、他の領域
を無データ部としている。フレームメモリには優先順位
が付され、これら複数のフレームメモリの同一ロケーシ
ョンをこの優先順位に従ってサーチしオいき、初めて表
示データを得たときに（すなわち無データ部は無視する
）、この表示データを表示装置たとえばＣＲＴ側に送出
するようにしている。このようなサーチ及び表示データ
の送出は全ロケーションにつきＣＲＴに同期させて行な
われることはもちろんである。
ロケーションに所定の表示データを書き込み、他の領域
を無データ部としている。フレームメモリには優先順位
が付され、これら複数のフレームメモリの同一ロケーシ
ョンをこの優先順位に従ってサーチしオいき、初めて表
示データを得たときに（すなわち無データ部は無視する
）、この表示データを表示装置たとえばＣＲＴ側に送出
するようにしている。このようなサーチ及び表示データ
の送出は全ロケーションにつきＣＲＴに同期させて行な
われることはもちろんである。
このような表示システムでは各要素を移動表示する場合
にその他の要素（背景）を気にする必要がなく便利であ
る。しかし、このような構成では各要素の画像に隠れて
いる画像やテキストを、必要に応じて即座に表示するこ
と、すなわち各要素の画像を透明にすることは困難であ
り、使用の態様も一定のものに限られると考えられる。
にその他の要素（背景）を気にする必要がなく便利であ
る。しかし、このような構成では各要素の画像に隠れて
いる画像やテキストを、必要に応じて即座に表示するこ
と、すなわち各要素の画像を透明にすることは困難であ
り、使用の態様も一定のものに限られると考えられる。
［発明が解決しようとする問題点］
この発明は以上の事情を考慮してなされたものであり、
動きのある画像をも簡易に合成するこ・七ができ、しか
もその合成の態様を種々変更し得るラスク走査表示装置
を提供することを目的としている。
動きのある画像をも簡易に合成するこ・七ができ、しか
もその合成の態様を種々変更し得るラスク走査表示装置
を提供することを目的としている。
［問題点を解決するための手段］
この発明では以上の目的を達成するために、複数のメモ
リ手段に表示データを蓄え、これらメモリ手段をメモリ
アクセス手段で同時にアクセスして複数ストリームのラ
スタ走査映像データを得、これらラスタ走査映像データ
を切換手段により択一的に出力するようにしている。そ
して、透明色設定手段に設定された透明色データと上述
ラスタ走査映像データとを比較手段で比較し、この比較
手段の一致出力により切換手段を切換えて、これにより
ＣＲＴ等へ送出されるストリームを選択するようにして
いる。
リ手段に表示データを蓄え、これらメモリ手段をメモリ
アクセス手段で同時にアクセスして複数ストリームのラ
スタ走査映像データを得、これらラスタ走査映像データ
を切換手段により択一的に出力するようにしている。そ
して、透明色設定手段に設定された透明色データと上述
ラスタ走査映像データとを比較手段で比較し、この比較
手段の一致出力により切換手段を切換えて、これにより
ＣＲＴ等へ送出されるストリームを選択するようにして
いる。
この発明によれば、例えば前景画面のうち透明色と一致
する色の部分は背景画面に置きかえられ、第５図Ｃに示
すような画像の合成を容易に行なえ、しかも、動的表示
を行なう際にも背景画像を意識せずすむ。
する色の部分は背景画面に置きかえられ、第５図Ｃに示
すような画像の合成を容易に行なえ、しかも、動的表示
を行なう際にも背景画像を意識せずすむ。
また、画像表示用のビット・マツプ方式を採用するので
なく、キャラクタ発生方式を採用する場合には、テキス
トの色等に応じてマルチウィンドウで複数のテキストを
表示することができる。
なく、キャラクタ発生方式を採用する場合には、テキス
トの色等に応じてマルチウィンドウで複数のテキストを
表示することができる。
［実施例］
以下、この発明をマイクロコンピュータシステムに適用
した実施例について図面を参照しながら説明しよう。
した実施例について図面を参照しながら説明しよう。
第１図は第１の実施例を示すもので、この第１図におい
てＣＰＵ （中央処理装置Ｍ＞ １は例えばマイクロプ
ロセッサ８０８８であり、データバス２、アドレスバス
３及びコントロールバス（図示略）を介して図示しない
各種入出力装置、メモリ装置に接続されている。これら
入出力装置やメモリ装置は説明の便宜上図から省略され
ている。
てＣＰＵ （中央処理装置Ｍ＞ １は例えばマイクロプ
ロセッサ８０８８であり、データバス２、アドレスバス
３及びコントロールバス（図示略）を介して図示しない
各種入出力装置、メモリ装置に接続されている。これら
入出力装置やメモリ装置は説明の便宜上図から省略され
ている。
アドレス制御回路４は画像メモリ５及び副メモリ６を同
時にアドレッシングするものであり、このアドレス制御
回路４にはＣＰＵＩ及びＣＲＴ制御回路７からそれぞれ
アドレス及び制御信号が供給され、これによって画像メ
モリ５及び副メモリ６をＣＲＴの垂直同期及び水平同期
に応じてアクセスし得るようになっている。
時にアドレッシングするものであり、このアドレス制御
回路４にはＣＰＵＩ及びＣＲＴ制御回路７からそれぞれ
アドレス及び制御信号が供給され、これによって画像メ
モリ５及び副メモリ６をＣＲＴの垂直同期及び水平同期
に応じてアクセスし得るようになっている。
画像メモリ５は例えば８ビツト６４にバイト分のＲＡＭ
（ランダム・アクセス・メモリ）からなり、データバ
ス２を介して表示データが書き込まれるようになってい
る。表示データはビット・マツプ方式でこの画像メモリ
に蓄えられ、１ペル（ピクチャエレメント）あたり例え
ば４ ｂｉｔで割りあてられている。従って同時に１６
（＝２４）種類の色表示が可能である。画像メモリ５の
データはアドレス制御回路４の制御のもとて１バイト例
えば８ビツトずつ読み出され、後段のパラレル・シリア
ル変換回路８に送出される。上述のとおり、１ペルは４
ビツトで構成され、他方画像メモリ５から読み出される
データは８ビツトであって２ペル分である。そこで、こ
のパラレル・シリアル変換回路が、２ペル分パラレルに
読み出されてくるペルデータを、シリアルに１ペルごと
後段に送出するようになっている。
（ランダム・アクセス・メモリ）からなり、データバ
ス２を介して表示データが書き込まれるようになってい
る。表示データはビット・マツプ方式でこの画像メモリ
に蓄えられ、１ペル（ピクチャエレメント）あたり例え
ば４ ｂｉｔで割りあてられている。従って同時に１６
（＝２４）種類の色表示が可能である。画像メモリ５の
データはアドレス制御回路４の制御のもとて１バイト例
えば８ビツトずつ読み出され、後段のパラレル・シリア
ル変換回路８に送出される。上述のとおり、１ペルは４
ビツトで構成され、他方画像メモリ５から読み出される
データは８ビツトであって２ペル分である。そこで、こ
のパラレル・シリアル変換回路が、２ペル分パラレルに
読み出されてくるペルデータを、シリアルに１ペルごと
後段に送出するようになっている。
副メモリ６は上述画像メモリ５と同様に構成される（例
えば８ビツト３２にバイト分）。図では１つの副メモリ
６しか示されないけれど、複数の副メモリ６を設けるよ
うにしてもよいことは後に理解されるであろう、副メモ
リ６の出力データはもう１つのパラレルシリアル変換回
路９に送出される。このパラレルシリアル変換回路９は
上述パラレルシリアル変換回路８と同一のものである。
えば８ビツト３２にバイト分）。図では１つの副メモリ
６しか示されないけれど、複数の副メモリ６を設けるよ
うにしてもよいことは後に理解されるであろう、副メモ
リ６の出力データはもう１つのパラレルシリアル変換回
路９に送出される。このパラレルシリアル変換回路９は
上述パラレルシリアル変換回路８と同一のものである。
パラレルシリアル変換回路８．９から出力される２組の
４ビツト・ペルデータはマルチプレクサ１０を介して択
一的にパレット回路１１に供給されここで映像信号Ｒ，
Ｇ、Ｂ、Ｉに変換され、バッファ１２を介してＣＲＴに
供給される。パレット回路１１については後に詳述する
。
４ビツト・ペルデータはマルチプレクサ１０を介して択
一的にパレット回路１１に供給されここで映像信号Ｒ，
Ｇ、Ｂ、Ｉに変換され、バッファ１２を介してＣＲＴに
供給される。パレット回路１１については後に詳述する
。
マルチプレクサ１０の切換えは透明色選択回路１３及び
切換制御回路１４により制御される。すなわち、透明色
選択回路１３はデータバス２を介して透明色データＰを
受け取りこれを蓄え、この透明色データＰを切換制御回
路１４に送出する。
切換制御回路１４により制御される。すなわち、透明色
選択回路１３はデータバス２を介して透明色データＰを
受け取りこれを蓄え、この透明色データＰを切換制御回
路１４に送出する。
また、透明色選択回路１３はデータバスを介して送られ
てくるデータをデコードしてＰＲ信号（優先度信号）及
びＥＮ信号（透明色モード・イネーブル信号）を得、こ
れを後段色の切換制御回路１４に供給する。ＰＲ信号は
１ビツトの信号であり、定常状態において画像メモリ５
からのペルデータ及び副メモリ６からのペルデータのど
ちらを優先的に扱うかを表示するものである。例えばＰ
Ｒ信号が“１″であれば定常状態ではマルチプレクサ１
０から画像メモリ５のペルデータが送出される。
てくるデータをデコードしてＰＲ信号（優先度信号）及
びＥＮ信号（透明色モード・イネーブル信号）を得、こ
れを後段色の切換制御回路１４に供給する。ＰＲ信号は
１ビツトの信号であり、定常状態において画像メモリ５
からのペルデータ及び副メモリ６からのペルデータのど
ちらを優先的に扱うかを表示するものである。例えばＰ
Ｒ信号が“１″であれば定常状態ではマルチプレクサ１
０から画像メモリ５のペルデータが送出される。
逆にＲＲ倍信号０″′であれば定常状態では副メモリ６
のペルデータが優先される。ＥＮ信号はのちに詳述され
る透明色モードをイネーブルにするか、ディスイネーブ
ルにするかを表示するものである。
のペルデータが優先される。ＥＮ信号はのちに詳述され
る透明色モードをイネーブルにするか、ディスイネーブ
ルにするかを表示するものである。
切換制御回路１４はマルチプレクサ１０に切換信号ＳＷ
を供給するものであり、例えば切換信号ＳＷが“１”の
ときには画像メモリ５のペルデータが後段に供給され、
４１０ ＩＩのときには副メモリ６のペルデータが後段
に供給されるようになっている。この切換制御回路１４
には上述のとおり透明色選択回路１３から透明色データ
Ｐ、ＰＲ信号及びＥＮ信号が供給される他に、パラレル
シリアル変換回路８，９からそれぞれ画像メモリ５及び
副メモリ６のペルデータが供給されるようになっている
。そして、これら２組のペルデータをそれぞれ透明色デ
ータＰに比較しこの比較結果及び上述ＰＲ信号、ＥＮ信
号に基づいて表１．２のように切換信号ＩＩ １ ＃ｌ
または（１０ＩＴを生じる。なおこの表において比較出
力″１”は一致を表わし、０”は不一致を表わす。また
マルチプレクサ１０から送出されるペルデータの種類（
画像＝Ｖ、副＝Ｓ）も併せて表記することとする６表１
（ＥＮ＝ ’ｌ” ；透明モード）表２ （ＥＮ＝
”Ｏ” ；非透明モード）次に第１図の透明色選択回路
の構成例について第２図を参照して説明する。 ゛ 第２図において、透明色選択回路１３は透明色レジスタ
１５及びデコーダ１６を有している。この透明色選択回
路１３は例えばプログラム実行により生じる透明色選択
データをデータバス２を介して受け取る。そしてこの透
明色選択データのうち透明色データＰ例えば４ビツトが
透明色レジスト１５に送られるようになっている。他方
デコーダ１６は透明色選択データが送出されたことを検
出して書込信号ＷＥをレジスタ１５に送出し、透明色レ
ジスタ１５が透明色データＰを蓄えるようにする。
を供給するものであり、例えば切換信号ＳＷが“１”の
ときには画像メモリ５のペルデータが後段に供給され、
４１０ ＩＩのときには副メモリ６のペルデータが後段
に供給されるようになっている。この切換制御回路１４
には上述のとおり透明色選択回路１３から透明色データ
Ｐ、ＰＲ信号及びＥＮ信号が供給される他に、パラレル
シリアル変換回路８，９からそれぞれ画像メモリ５及び
副メモリ６のペルデータが供給されるようになっている
。そして、これら２組のペルデータをそれぞれ透明色デ
ータＰに比較しこの比較結果及び上述ＰＲ信号、ＥＮ信
号に基づいて表１．２のように切換信号ＩＩ １ ＃ｌ
または（１０ＩＴを生じる。なおこの表において比較出
力″１”は一致を表わし、０”は不一致を表わす。また
マルチプレクサ１０から送出されるペルデータの種類（
画像＝Ｖ、副＝Ｓ）も併せて表記することとする６表１
（ＥＮ＝ ’ｌ” ；透明モード）表２ （ＥＮ＝
”Ｏ” ；非透明モード）次に第１図の透明色選択回路
の構成例について第２図を参照して説明する。 ゛ 第２図において、透明色選択回路１３は透明色レジスタ
１５及びデコーダ１６を有している。この透明色選択回
路１３は例えばプログラム実行により生じる透明色選択
データをデータバス２を介して受け取る。そしてこの透
明色選択データのうち透明色データＰ例えば４ビツトが
透明色レジスト１５に送られるようになっている。他方
デコーダ１６は透明色選択データが送出されたことを検
出して書込信号ＷＥをレジスタ１５に送出し、透明色レ
ジスタ１５が透明色データＰを蓄えるようにする。
またデコーダ１６はデータバス２を介して送られてくる
表示モード切換データ、すなわち画像メモリ５及び副メ
モリ６のうちどちらに優先度を付すかという情報及び透
明色モードを行なうかどうかの情報を受け取り、ＰＲ信
号及びＥＮ信号を形成する。
表示モード切換データ、すなわち画像メモリ５及び副メ
モリ６のうちどちらに優先度を付すかという情報及び透
明色モードを行なうかどうかの情報を受け取り、ＰＲ信
号及びＥＮ信号を形成する。
次に第３図を参照して第１図の切換制御回路について説
明する。第３図に示すように、切換制御回路１４は２つ
の比較回路１７．１８、ラッチ１９及び切換信号発生回
路２０からなっている。比較回路１９．２０のそれぞれ
の一方の入力には透明色選択回路１３の透明色レジスタ
１５（第２図参照）から透明色データＰが供給されてい
る。また、一方のシリアルパラレル変換回路８からラッ
チ２１割介して画像メモリ５のペルデータが一方の比較
回路１７の他方の入力に供給されている。
明する。第３図に示すように、切換制御回路１４は２つ
の比較回路１７．１８、ラッチ１９及び切換信号発生回
路２０からなっている。比較回路１９．２０のそれぞれ
の一方の入力には透明色選択回路１３の透明色レジスタ
１５（第２図参照）から透明色データＰが供給されてい
る。また、一方のシリアルパラレル変換回路８からラッ
チ２１割介して画像メモリ５のペルデータが一方の比較
回路１７の他方の入力に供給されている。
同様にして他方のシリアルパラレル変換回路９からラッ
チ２２を介して副メモリ６のペルデータが他方の比較回
路１８の他方の入力に供給されている。そして、これら
比較回路１７．１８の比較出力“１”または“０″がラ
ッチ１９を介して切換信号発生回路２０に供給される。
チ２２を介して副メモリ６のペルデータが他方の比較回
路１８の他方の入力に供給されている。そして、これら
比較回路１７．１８の比較出力“１”または“０″がラ
ッチ１９を介して切換信号発生回路２０に供給される。
この際、切換信号発生回路２ｏには透明色選択回路１３
のデコーダ１６からＰＲ信号及びＥＮ信号が給給されて
おり、上述の表１及び表２に従って切換信号発生回路２
ｏがら切換信号ｓｗがマルチプレクサ１０に供給される
。マルチプレクサ１０が切換信号ＳＷに応じてどのよう
に切り換えられるかについては既に表１及び表２で説明
した。
のデコーダ１６からＰＲ信号及びＥＮ信号が給給されて
おり、上述の表１及び表２に従って切換信号発生回路２
ｏがら切換信号ｓｗがマルチプレクサ１０に供給される
。マルチプレクサ１０が切換信号ＳＷに応じてどのよう
に切り換えられるかについては既に表１及び表２で説明
した。
なお、第１図においてはラッチ２１．２２．２３．２４
は省略した。
は省略した。
次に第４図を参照して第１図のパレット回路１１につい
て説明しよう。この第４図においてパレット回路１１は
デコーダ２５、パレットレジスト２６１〜２６ｎ、ゲー
ト回路２６□〜２７ｎ及びオア回路２８からなっている
。すなわち、マルチプレクサ１０からのペルデータは一
旦ラッチ２９でラッチングされたのちデコーダ２５に供
給される。
て説明しよう。この第４図においてパレット回路１１は
デコーダ２５、パレットレジスト２６１〜２６ｎ、ゲー
ト回路２６□〜２７ｎ及びオア回路２８からなっている
。すなわち、マルチプレクサ１０からのペルデータは一
旦ラッチ２９でラッチングされたのちデコーダ２５に供
給される。
デコーダ２５はｎ４本例えば１６本の出力線２５１〜２
５ｎを有し、４ビツトのべ・ルデータに応じて択一的に
１つの出力端子から出力を生じるようになっている。こ
のデコーダの出力線２５□はパレットレジスト２６１の
書込信号入力及びゲート回路２７１のゲート信号入力に
接続され、他の出力線２５□〜２５ｎも同様にして対応
するパレットレジスタ２６□〜２６ｎ及びゲート回路２
７２〜２７ｎに接続されている。そしてパレットレジス
タ２６１〜２６ｎにはデータバス２を介してパレットデ
ータが供給されるようになっている。
５ｎを有し、４ビツトのべ・ルデータに応じて択一的に
１つの出力端子から出力を生じるようになっている。こ
のデコーダの出力線２５□はパレットレジスト２６１の
書込信号入力及びゲート回路２７１のゲート信号入力に
接続され、他の出力線２５□〜２５ｎも同様にして対応
するパレットレジスタ２６□〜２６ｎ及びゲート回路２
７２〜２７ｎに接続されている。そしてパレットレジス
タ２６１〜２６ｎにはデータバス２を介してパレットデ
ータが供給されるようになっている。
パレットレジスタ２６□〜２６ｎの内容をセットするに
は、マルチプレクサ１０からの所定のペルデータを送出
し、それに対応した単一のデコーダ出力線２５□〜２５
ｎを付勢してそれに対応するレジスタ２６□〜２６ｎに
データバス２からのデータを蓄える。例えば出力線２５
□を付勢してレジスタ２６□に転送パレットデータを蓄
える。
は、マルチプレクサ１０からの所定のペルデータを送出
し、それに対応した単一のデコーダ出力線２５□〜２５
ｎを付勢してそれに対応するレジスタ２６□〜２６ｎに
データバス２からのデータを蓄える。例えば出力線２５
□を付勢してレジスタ２６□に転送パレットデータを蓄
える。
このようなパレットレジスタ２６１〜２６ｎの書き込み
ののちマルチプレクサ１０を介してデコーダ２５にペル
データが供給されるとゲート回路２７１〜２７ｎのうち
対応するものがゲートを行ない、対応するパレットデー
タをオア回路２８を介してＣＲＴ側に色信号を供給する
こととなる。
ののちマルチプレクサ１０を介してデコーダ２５にペル
データが供給されるとゲート回路２７１〜２７ｎのうち
対応するものがゲートを行ない、対応するパレットデー
タをオア回路２８を介してＣＲＴ側に色信号を供給する
こととなる。
なお、パレットデータ設定時には設定されるレジスタ２
６１〜２６ｎに対応するゲート回路２７１〜２７ｎもゲ
ートされるため、パレットデータがそのままＣＲＴ側に
送出され見苦しい表示がなされるおそれがある。従って
、この設定はＣＲＴの帰線期間に行なわれる。また、パ
レットレジスタ２６１〜２６ｎを５ビツト以上としても
さしつかえない。もちろんパレットデータは５ビツト以
上となる。この場合には３２ （＝２’）以上の色を設
定でき、そのうち１６種類を同時に表示可能である。
６１〜２６ｎに対応するゲート回路２７１〜２７ｎもゲ
ートされるため、パレットデータがそのままＣＲＴ側に
送出され見苦しい表示がなされるおそれがある。従って
、この設定はＣＲＴの帰線期間に行なわれる。また、パ
レットレジスタ２６１〜２６ｎを５ビツト以上としても
さしつかえない。もちろんパレットデータは５ビツト以
上となる。この場合には３２ （＝２’）以上の色を設
定でき、そのうち１６種類を同時に表示可能である。
次にこの実施例の動作について第５図Ｃまたは第５図り
に示す画像を形成する場合を例にとって説明しよう。な
お、この動作は通常ではアプリケーションプログラムに
よって実行される。
に示す画像を形成する場合を例にとって説明しよう。な
お、この動作は通常ではアプリケーションプログラムに
よって実行される。
まず、第１図の画像メモリ５に第５図Ｂに示すバスの画
像データを書き込む。これは例えば外部記憶装置例えば
フロッピーディスクドライブから転送されるものである
。この第５図Ｂにおいて背景及びバスの窓の色は青であ
り、バスのボディ及びタイヤはそれぞれ赤、黒である。
像データを書き込む。これは例えば外部記憶装置例えば
フロッピーディスクドライブから転送されるものである
。この第５図Ｂにおいて背景及びバスの窓の色は青であ
り、バスのボディ及びタイヤはそれぞれ赤、黒である。
次に第１図の副メモリ６に第５図Ａに示す風景の画像デ
ータを書き込む。これは上述画像メモリ５の場合と同様
である。こののち透明色データＰの設定を行なう。
ータを書き込む。これは上述画像メモリ５の場合と同様
である。こののち透明色データＰの設定を行なう。
例えば透明色データＰを青としよう。そうすると、アド
レス制御回路４の制御のもとに画像メモリ５及び副メモ
リ６がアクセスされ第５図Ｂ及び第５図Ａに対応するペ
ルデータが各ロケーションごとに得られ、切換制御回路
１４に送出される。この場合ＰＲ信号を１１１”、ＥＮ
信号を“１″とすると、画像メモリ５のロケーションの
うち背景及び窓に対応する部分がアクセスされた際には
画像メモリ５からのペルデータが透明色データＰと一致
し、切換制御回路１４は′０″′の出力を生じ、この場
合には副メモリ６のペルデータが後段のパレット回路１
１に供給され対応する画像が表示される。これについて
は上述表１を参照されたい。他のロケーションでは画像
メモリ５からのペルデータが透明色と一致しないので切
換信号ＳＷはａｔ Ｉ ＩＩであり、画像メモリ５のペ
ルデータがパレット回路１１に供給される。この結果、
ＣＲＴに表示されるデータは第５図Ｃに示すようなもの
となる。
レス制御回路４の制御のもとに画像メモリ５及び副メモ
リ６がアクセスされ第５図Ｂ及び第５図Ａに対応するペ
ルデータが各ロケーションごとに得られ、切換制御回路
１４に送出される。この場合ＰＲ信号を１１１”、ＥＮ
信号を“１″とすると、画像メモリ５のロケーションの
うち背景及び窓に対応する部分がアクセスされた際には
画像メモリ５からのペルデータが透明色データＰと一致
し、切換制御回路１４は′０″′の出力を生じ、この場
合には副メモリ６のペルデータが後段のパレット回路１
１に供給され対応する画像が表示される。これについて
は上述表１を参照されたい。他のロケーションでは画像
メモリ５からのペルデータが透明色と一致しないので切
換信号ＳＷはａｔ Ｉ ＩＩであり、画像メモリ５のペ
ルデータがパレット回路１１に供給される。この結果、
ＣＲＴに表示されるデータは第５図Ｃに示すようなもの
となる。
さらに透明色データを変更して例えば赤とすると第５図
りに示すような画像を表示できる。このことについては
説明を要しないであろう。
りに示すような画像を表示できる。このことについては
説明を要しないであろう。
また、ＰＲ信号を０”とすると今度は第５図Ｂのバスの
画像が背景となり、第５図Ａの風景の画像か前景となり
、風景の木々の緑色を透明色とすれば、これら木々を透
かしてバスがのぞき見されるような表示となる。ＥＮ信
号をＩＩ ＯＩ）とすると優先度の高い画像すなわち前
景画像のみが表示される。すなわち透明モードでなくな
るのである。
画像が背景となり、第５図Ａの風景の画像か前景となり
、風景の木々の緑色を透明色とすれば、これら木々を透
かしてバスがのぞき見されるような表示となる。ＥＮ信
号をＩＩ ＯＩ）とすると優先度の高い画像すなわち前
景画像のみが表示される。すなわち透明モードでなくな
るのである。
以上の動作は単に一例にすぎず、種々変化に富んだ画像
表示を行なえることはもちろんである。
表示を行なえることはもちろんである。
次に、この発明の第２の実施例について第６図を参照し
て説明しよう。なお、第６図において第１図と対応する
箇所には対応する符号を付してそれらの詳細説明は省略
する。
て説明しよう。なお、第６図において第１図と対応する
箇所には対応する符号を付してそれらの詳細説明は省略
する。
この例においては画像メモリ５及び副メモリ６からのベ
ルデータをオア回路３０、アンド回路３１及びエクスク
ル−シブ・オア回路３２で処理し。
ルデータをオア回路３０、アンド回路３１及びエクスク
ル−シブ・オア回路３２で処理し。
これらの出力と上述マルチプレクサ１０からの出力を他
のマルチプレクサ３３に供給し、所定制御のもとに択一
的に表示を行なうようにしている。
のマルチプレクサ３３に供給し、所定制御のもとに択一
的に表示を行なうようにしている。
このようにすると一層多彩な表示を行なうことができる
。
。
なお、この発明は上述実施例に限定されるものではなく
種々変更を加えることができる。
種々変更を加えることができる。
例えばこの発明をキャラクタ発生方式またはビット・ド
ツト・キャラクタ発生両用方式のものにも適用できる。
ツト・キャラクタ発生両用方式のものにも適用できる。
また、透明色を複数個同時に設定して、複数色で透明部
分を指定するようにもできる。
分を指定するようにもできる。
［発明の効果］
以上説明したようにこの発明によれば、透明色を選定す
ることにより画像に所定領域を透明部分として指定する
ここができ、多種多様な表示を行なうことができる。例
えば画像を合成して多彩な複合画像を形成することがで
き、また、動的処理を簡易に行なうことができる。また
、マルチウィンドウにも応用することができ、多種のテ
キストやダラムを一括して表示することが可能である。
ることにより画像に所定領域を透明部分として指定する
ここができ、多種多様な表示を行なうことができる。例
えば画像を合成して多彩な複合画像を形成することがで
き、また、動的処理を簡易に行なうことができる。また
、マルチウィンドウにも応用することができ、多種のテ
キストやダラムを一括して表示することが可能である。
第１図はこの発明の第１の実施例を示す概略的なブロッ
ク図、第２図は第１図の透明色選択回路の構成例を示す
ブロック図、第３図は第１図の切換制御回路の構成例を
示すブロン゛り図、第４図は第１図のパレット回路の構
成例を示すブロック図、第５図は表示装置の表示態様の
例を示す図、第６図は第２の実施例を示すブロック図で
ある。 ４°°°・アドレス制御回路、５・・・・画像メモリ、
６・・・・副メモリ、１０・・・・マルチプレクサ、１
３・・・・透明色選択回路、１４・・・・切換制御回路
、１７．１８・・・・比較回路。 第４図
ク図、第２図は第１図の透明色選択回路の構成例を示す
ブロック図、第３図は第１図の切換制御回路の構成例を
示すブロン゛り図、第４図は第１図のパレット回路の構
成例を示すブロック図、第５図は表示装置の表示態様の
例を示す図、第６図は第２の実施例を示すブロック図で
ある。 ４°°°・アドレス制御回路、５・・・・画像メモリ、
６・・・・副メモリ、１０・・・・マルチプレクサ、１
３・・・・透明色選択回路、１４・・・・切換制御回路
、１７．１８・・・・比較回路。 第４図
Claims (1)
- 【特許請求の範囲】 表示データを蓄える複数のメモリ手段と、これら複数の
メモリ手段を同時に読み出し駆動するメモリアクセス手
段と、 透明色データを設定する透明色設定手段と。 上記複数のメモリ手段のそれぞれから読み出された出力
から得られる複数のラスク走査映像データの少なくとも
１つを上記透明色データに比較する比較手段と、 この比較手段からの一致出力に基づいて上記複数のラス
ク走査映像データを択一的に出力する切換手段とを有す
ることを特徴とするラスタ走査表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59073127A JPS60220387A (ja) | 1984-04-13 | 1984-04-13 | ラスタ走査表示装置 |
| KR1019840008316A KR890002958B1 (ko) | 1984-04-13 | 1984-12-24 | 라스터 주사 표시 장치 |
| US06/716,008 US4682297A (en) | 1984-04-13 | 1985-03-26 | Digital raster scan display system |
| BR8501646A BR8501646A (pt) | 1984-04-13 | 1985-04-09 | Equipamento exibidor com rastreamento por varredura |
| CA000478891A CA1236600A (en) | 1984-04-13 | 1985-04-11 | Raster scan display system |
| IN562/MAS/85A IN165664B (ja) | 1984-04-13 | 1985-07-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59073127A JPS60220387A (ja) | 1984-04-13 | 1984-04-13 | ラスタ走査表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60220387A true JPS60220387A (ja) | 1985-11-05 |
| JPH0327119B2 JPH0327119B2 (ja) | 1991-04-12 |
Family
ID=13509240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59073127A Granted JPS60220387A (ja) | 1984-04-13 | 1984-04-13 | ラスタ走査表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4682297A (ja) |
| JP (1) | JPS60220387A (ja) |
| KR (1) | KR890002958B1 (ja) |
| BR (1) | BR8501646A (ja) |
| CA (1) | CA1236600A (ja) |
| IN (1) | IN165664B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS615288A (ja) * | 1984-06-19 | 1986-01-11 | 日本電信電話株式会社 | 多色マルチフレ−ムの画像表示装置 |
| JPS6199196U (ja) * | 1984-11-30 | 1986-06-25 | ||
| JPS63118787A (ja) * | 1986-11-07 | 1988-05-23 | 株式会社日立製作所 | 重ね合わせ表示方式 |
| JPS63212989A (ja) * | 1987-02-28 | 1988-09-05 | 日本電気ホームエレクトロニクス株式会社 | 画面合成表示方式 |
| JPS63257793A (ja) * | 1987-04-15 | 1988-10-25 | シャープ株式会社 | 複数画面のプライオリテイ表示回路 |
| JPH01314088A (ja) * | 1988-06-13 | 1989-12-19 | Ricoh Co Ltd | 色優先回路 |
| JPH02135393A (ja) * | 1988-11-16 | 1990-05-24 | Fujitsu Ltd | 表示装置 |
| JPH06208351A (ja) * | 1992-10-30 | 1994-07-26 | Internatl Business Mach Corp <Ibm> | マルチメディア表示装置 |
| US5473341A (en) * | 1991-07-30 | 1995-12-05 | Kabushiki Kaisha Toshiba | Display control apparatus |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4949279A (en) * | 1984-03-22 | 1990-08-14 | Sharp Kabushiki Kaisha | Image processing device |
| JPS61188582A (ja) * | 1985-02-18 | 1986-08-22 | 三菱電機株式会社 | マルチウインドウ書込み制御装置 |
| US4823281A (en) * | 1985-04-30 | 1989-04-18 | Ibm Corporation | Color graphic processor for performing logical operations |
| US4839828A (en) * | 1986-01-21 | 1989-06-13 | International Business Machines Corporation | Memory read/write control system for color graphic display |
| US4818979A (en) * | 1986-02-28 | 1989-04-04 | Prime Computer, Inc. | LUT output for graphics display |
| NL8601488A (nl) * | 1986-06-09 | 1988-01-04 | Oce Nederland Bv | Werkwijze voor het opvullen van oppervlaktedelen van een afbeelding met een oppervlaktepatroon. |
| JPH071428B2 (ja) * | 1986-09-29 | 1995-01-11 | 株式会社アスキ− | 表示制御装置 |
| US4958304A (en) * | 1987-03-02 | 1990-09-18 | Apple Computer, Inc. | Computer with interface for fast and slow memory circuits |
| US5061919A (en) * | 1987-06-29 | 1991-10-29 | Evans & Sutherland Computer Corp. | Computer graphics dynamic control system |
| US4893116A (en) * | 1987-11-16 | 1990-01-09 | Ncr Corporation | Logical drawing and transparency circuits for bit mapped video display controllers |
| US5179642A (en) * | 1987-12-14 | 1993-01-12 | Hitachi, Ltd. | Image synthesizing apparatus for superposing a second image on a first image |
| US4954970A (en) * | 1988-04-08 | 1990-09-04 | Walker James T | Video overlay image processing apparatus |
| FR2634296B1 (fr) * | 1988-07-13 | 1990-09-07 | Thomson Video Equip | Procede et dispositif pour l'incrustation en transparence d'images sur l'ecran d'une console de visualisation |
| US4951229A (en) * | 1988-07-22 | 1990-08-21 | International Business Machines Corporation | Apparatus and method for managing multiple images in a graphic display system |
| US4982343A (en) * | 1988-10-11 | 1991-01-01 | Next, Inc. | Method and apparatus for displaying a plurality of graphic images |
| US4965670A (en) * | 1989-08-15 | 1990-10-23 | Research, Incorporated | Adjustable overlay display controller |
| GB9008426D0 (en) * | 1990-04-12 | 1990-06-13 | Crosfield Electronics Ltd | Graphics display system |
| JPH04226495A (ja) * | 1990-05-10 | 1992-08-17 | Internatl Business Mach Corp <Ibm> | ビデオ表示システムにおけるオーバレイの制御装置及び制御方法 |
| JPH07105914B2 (ja) * | 1990-05-23 | 1995-11-13 | 三菱電機株式会社 | 画像出力制御装置 |
| JP2602344B2 (ja) * | 1990-06-04 | 1997-04-23 | シャープ株式会社 | 画像合成装置 |
| JP3073519B2 (ja) * | 1990-11-17 | 2000-08-07 | 任天堂株式会社 | 表示範囲制御装置および外部メモリ装置 |
| US5327156A (en) * | 1990-11-09 | 1994-07-05 | Fuji Photo Film Co., Ltd. | Apparatus for processing signals representative of a computer graphics image and a real image including storing processed signals back into internal memory |
| JPH0685144B2 (ja) * | 1990-11-15 | 1994-10-26 | インターナショナル・ビジネス・マシーンズ・コーポレイション | オーバレイ及びアンダレイの選択的制御装置 |
| JPH087715B2 (ja) * | 1990-11-15 | 1996-01-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ処理装置及びアクセス制御方法 |
| US5351067A (en) * | 1991-07-22 | 1994-09-27 | International Business Machines Corporation | Multi-source image real time mixing and anti-aliasing |
| US5218432A (en) * | 1992-01-02 | 1993-06-08 | Tandy Corporation | Method and apparatus for merging video data signals from multiple sources and multimedia system incorporating same |
| JPH05204350A (ja) * | 1992-01-29 | 1993-08-13 | Sony Corp | 画像データ処理装置 |
| US5577179A (en) * | 1992-02-25 | 1996-11-19 | Imageware Software, Inc. | Image editing system |
| US5345313A (en) * | 1992-02-25 | 1994-09-06 | Imageware Software, Inc | Image editing system for taking a background and inserting part of an image therein |
| US5486844A (en) * | 1992-05-01 | 1996-01-23 | Radius Inc | Method and apparatus for superimposing displayed images |
| US5781174A (en) * | 1992-07-14 | 1998-07-14 | Matsushita Electric Industrial Co., Ltd. | Image synthesizer and image pointing system |
| AU4597393A (en) * | 1992-07-22 | 1994-02-14 | Allen Testproducts Division, Allen Group Inc. | Method and apparatus for combining video images |
| US5889499A (en) * | 1993-07-29 | 1999-03-30 | S3 Incorporated | System and method for the mixing of graphics and video signals |
| JP3409734B2 (ja) * | 1999-04-20 | 2003-05-26 | 日本電気株式会社 | 画像合成システム及び方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54120553A (en) * | 1978-03-10 | 1979-09-19 | Nippon Telegr & Teleph Corp <Ntt> | Pattern composition processor |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54161839A (en) * | 1978-06-13 | 1979-12-21 | Sony Corp | Picture generating device |
| US4484302A (en) * | 1980-11-20 | 1984-11-20 | International Business Machines Corporation | Single screen display system with multiple virtual display having prioritized service programs and dedicated memory stacks |
| JPS57167079A (en) * | 1981-04-08 | 1982-10-14 | Fuji Electric Co Ltd | Superscription control system for graphic crt |
| JPS57185085A (en) * | 1981-05-09 | 1982-11-15 | Sanyo Electric Co | Video display unit |
| US4437092A (en) * | 1981-08-12 | 1984-03-13 | International Business Machines Corporation | Color video display system having programmable border color |
| US4398189A (en) * | 1981-08-20 | 1983-08-09 | Bally Manufacturing Corporation | Line buffer system for displaying multiple images in a video game |
| US4528636A (en) * | 1981-10-19 | 1985-07-09 | Intermark Industries, Inc. | Display memory with write inhibit signal for transparent foreground pixel codes |
| US4484187A (en) * | 1982-06-25 | 1984-11-20 | At&T Bell Laboratories | Video overlay system having interactive color addressing |
| US4496976A (en) * | 1982-12-27 | 1985-01-29 | Rockwell International Corporation | Reduced memory graphics-to-raster scan converter |
| US4554538A (en) * | 1983-05-25 | 1985-11-19 | Westinghouse Electric Corp. | Multi-level raster scan display system |
-
1984
- 1984-04-13 JP JP59073127A patent/JPS60220387A/ja active Granted
- 1984-12-24 KR KR1019840008316A patent/KR890002958B1/ko not_active IP Right Cessation
-
1985
- 1985-03-26 US US06/716,008 patent/US4682297A/en not_active Expired - Fee Related
- 1985-04-09 BR BR8501646A patent/BR8501646A/pt not_active IP Right Cessation
- 1985-04-11 CA CA000478891A patent/CA1236600A/en not_active Expired
- 1985-07-22 IN IN562/MAS/85A patent/IN165664B/en unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54120553A (en) * | 1978-03-10 | 1979-09-19 | Nippon Telegr & Teleph Corp <Ntt> | Pattern composition processor |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS615288A (ja) * | 1984-06-19 | 1986-01-11 | 日本電信電話株式会社 | 多色マルチフレ−ムの画像表示装置 |
| JPS6199196U (ja) * | 1984-11-30 | 1986-06-25 | ||
| JPH0314711Y2 (ja) * | 1984-11-30 | 1991-04-02 | ||
| JPS63118787A (ja) * | 1986-11-07 | 1988-05-23 | 株式会社日立製作所 | 重ね合わせ表示方式 |
| JPS63212989A (ja) * | 1987-02-28 | 1988-09-05 | 日本電気ホームエレクトロニクス株式会社 | 画面合成表示方式 |
| JPS63257793A (ja) * | 1987-04-15 | 1988-10-25 | シャープ株式会社 | 複数画面のプライオリテイ表示回路 |
| JPH01314088A (ja) * | 1988-06-13 | 1989-12-19 | Ricoh Co Ltd | 色優先回路 |
| JPH02135393A (ja) * | 1988-11-16 | 1990-05-24 | Fujitsu Ltd | 表示装置 |
| US5473341A (en) * | 1991-07-30 | 1995-12-05 | Kabushiki Kaisha Toshiba | Display control apparatus |
| JPH06208351A (ja) * | 1992-10-30 | 1994-07-26 | Internatl Business Mach Corp <Ibm> | マルチメディア表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| BR8501646A (pt) | 1985-12-03 |
| CA1236600A (en) | 1988-05-10 |
| US4682297A (en) | 1987-07-21 |
| KR850007898A (ko) | 1985-12-09 |
| KR890002958B1 (ko) | 1989-08-14 |
| JPH0327119B2 (ja) | 1991-04-12 |
| IN165664B (ja) | 1989-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60220387A (ja) | ラスタ走査表示装置 | |
| US5483257A (en) | Background picture display apparatus and external storage unit used therefor | |
| US4839828A (en) | Memory read/write control system for color graphic display | |
| US5629723A (en) | Graphics display subsystem that allows per pixel double buffer display rejection | |
| JPS59231591A (ja) | 画像表示装置 | |
| JP2005221853A (ja) | コントローラドライバ，携帯端末，及び表示パネル駆動方法 | |
| JP2508544B2 (ja) | グラフィックディスプレイ装置 | |
| JP3530215B2 (ja) | オンスクリーン表示装置 | |
| JPS648335B2 (ja) | ||
| JPH02137070A (ja) | 画像処理装置 | |
| JP3443229B2 (ja) | 文字表示装置の書き込み制御回路 | |
| JPS5915983A (ja) | カラ−表示制御装置 | |
| JPS6024586A (ja) | 表示デ−タの処理回路 | |
| JPH0443594B2 (ja) | ||
| JPH0497390A (ja) | 表示装置 | |
| JPH0879625A (ja) | ディジタル画像分割表示システム | |
| JPH0749766A (ja) | キャラクタとグラフィックスの混在表示装置 | |
| JP2002311943A (ja) | 画像表示装置 | |
| JPH0469908B2 (ja) | ||
| JPH05307372A (ja) | カラー液晶表示装置 | |
| JPS63178294A (ja) | 図形表示装置 | |
| JPH03268075A (ja) | 表示装置 | |
| JPH01248189A (ja) | カーソル表示制御回路 | |
| JPS6329794A (ja) | カラ−展開システム | |
| JP2002014666A (ja) | 画像表示装置 |