KR890002958B1 - 라스터 주사 표시 장치 - Google Patents

라스터 주사 표시 장치 Download PDF

Info

Publication number
KR890002958B1
KR890002958B1 KR1019840008316A KR840008316A KR890002958B1 KR 890002958 B1 KR890002958 B1 KR 890002958B1 KR 1019840008316 A KR1019840008316 A KR 1019840008316A KR 840008316 A KR840008316 A KR 840008316A KR 890002958 B1 KR890002958 B1 KR 890002958B1
Authority
KR
South Korea
Prior art keywords
data
image
memory
circuit
transparent color
Prior art date
Application number
KR1019840008316A
Other languages
English (en)
Other versions
KR850007898A (ko
Inventor
도모유끼 이와미
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
제이. 에이취. 그래디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션, 제이. 에이취. 그래디 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR850007898A publication Critical patent/KR850007898A/ko
Application granted granted Critical
Publication of KR890002958B1 publication Critical patent/KR890002958B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/026—Control of mixing and/or overlay of colours in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Image Generation (AREA)

Abstract

내용 없음.

Description

라스터 주사 표시 장치
제1도는 본 발명의 제1의 실시예를 도시하는 개략적인 블럭도.
제2도는 제1도의 투명색 선택회로의 구성예를 도시하는 블럭도.
제3도는 제1도의 절환 제어회로의 구성예를 도시하는 블럭도.
제4도는 제1도의 팰리트 회로의 구성예를 도시하는 블럭도.
제5도는 표시 장치의 표시 모양의 예를 도시한도.
제6도는 제2의 실시예를 도시한 블럭도.
* 도면의 주요부분에 대한 부호의 설명
4 : 어드레스 제어회로 5 : 화상메모리
6 : 부 메모리 10 : 멀티플렉서
13 : 투명색 선택회로 14 : 절환 제어회로
17, 18 : 비교회로
본 발명은 일단 메모리에 기억시킨 표시 데이타를 라스터 주사에 동기하여 독출하여 CRT(음극선관)등에 표시하는 라스터 주사 표시 장치에 관한 것이고, 특히 다중 다양한 모양으로 표시를 행하도록 한 것이다.
라스터 주사 표시 장치에 있어서는, 1프레임 분의 문자 데이타 또는 화상 데이타를 메모리에 기억시키고, 이 메모리를 억세스하여 CRT등에 텍스트 또는 화상의 표시를 행하도록 되어있다. 그런데 최근 복수 프레임분의 화상을 합성하여 다양한 화상음 만드는 것이 제안되고 있다.
일본국 특허 공개 제 57-185085호「영상 표시 장치」는 그 일예이고, 여기서는 외부 메모리 장치 예를들면 플로피디스크 드라이브로부터의 표시 데이타를 화상 메모리 에 서입할때 금지색을 선정하고, 이 금지색의 할당된 로케이션에서 앞의 표시 데이타가 남고, 다른 로케이션에서 플로피디스크 드라이브로부터의 표시 데이타가 새로 서입되도록 되었다. 이와같은 구서에서는 복수의 화상을 합성하여 보다 변화에 풍부한 화상을 구성할 수 있다. 이와같은 구성에서는 복수의 화상을 합성하여 보다 변화에 풍부한 화상을 구성할 수 있다. 예를들면 제5b도에 도시하는바 같은 버스의 화상이 화상 메모리에 기억되고, 이 버스의 보디의 색 예를들면 적색과 타이어의 색 예를들면 흑색을 금지색으로 한 경우를 생각해본다. 그리고, 이후, 제5a도에 도시하는바 같은 풍경의 화상 데이타를 디스크 드라이브로부터 화상 메모리에 서입해가면, 제5c도에 도시하는바 같은 복합화상의 데이타를 화상 메모리에 기억시킬수가 있고, 그후의 복합화상을 CRT등에서 표시할 수 있는 것이다.
그런데, 이와같은 종래예에 있어서 한층 복잡한 화상처리를 행할려고 하면, 예를들여 동화적 처리를 할려면 곤란하게 된다. 즉, 일단 제5c도에 도시하는바 같은 복합화상을 형성한 후에, 버스를 주행표시할때, 예를들면 제5도의 좌측으로부터 우측으로 버스가 이동하고 있는 것과 같은 표시를 행할때에는 풍경의 화상 데이타를 처리하지 않으면 아니된다. 프로그램이 번잡하게 되고, 또 처리 속도도 저하된다.
그리고, 본 발명과 관련하는 종래예로서는, 따로 일본국 특허공개 제 54-161839호 「화상 발생 장치」 및 특허공개 제 57-167079호 「그래픽 CRT의 중복기재 제어 방식」을 열거할 수가 있다.
특허공개 제 54-161839호「화상 발생 장치」에는 복수의 기본도형을 조합하여 복합 화상을 형성하는 것을 도시하고 있다. 이 예에서는 기본도형을 나타내는 파라미터에 투명의 속성을 부여하여 그 도형 표시 부분에서는 투명하여 보이도록 되어있다. 그리고 이 도형을 이동시키면 그것에 대응한 배경부분이 차례로 나타나는 것으로 생각된다. 그리고 이 도형을 이동시키면 그것에 대응한 배경부분이 차례로 나타나는 것으로 생각된다. 그러나, 이 예에서는, 기본 도형의 조합으로 복합화상을 형성하기 때문에, 그 적용범위는 한정되어 있다. 제5도에 도시하는바 같은 화상을 형성할 수는 없다.
또, 특허공개 제 57-16709호「그라픽 CRT의 중복기재 제어 방식」에는 시시각각 변화하는 모양으로 프랜트프로세스를 그래픽 표시하는 수법이 개시되어 있다. 여기서는 프랜트 프로세스를 스택커 등의 프로세스 요소로 분해하고, 이들 분해 요소마다 프레임 메모리를 준비하고 있다. 그리고, 각 프레임 메모리에 있어서, 분해 요소에 대응하는 로케이션에 소정의 표시 데이타를 서입하고, 다른 영역을 데이터없는 부로하고 있다. 프레임 메모리에는 우선순위가 붙혀지고, 이들 복수의 프레임 메모리의 동일 로케이션을 이 우선 순위에 따라서 서치해가고 처음 표시 데이타를 얻을때에(즉 무데이타부는 무시한다) 이 표시 데이타를 표시 장치 예를들면 CRT측에 송출하도록 하고 있다. 이와같은 서치 및 표시 데이타의 송출은 전 로케이션에 대하여 CRT에 동기시켜서 행하여지는 것은 물론이다.
이와같은 표시 시스템에서는 각 요소를 이동표시할 경우에 기타의 요소(배경)을 주의할 필요가 없고 편리하다. 그러나 이와같은 구성에서는 각 요소의 화상에 숨어 있는화상이나 텍스트를 필요에 따라 즉시 표시할것, 즉 각 요소의 화상을 투명하게 할 것은 곤란하고, 사용의 형태도 일정한 것으로 한정되는 것으로 생각된다.
본 발명은 이상의 사정을 고려하여 이루어진 것이며, 움직임이 있는 화상도 간이하게 합성할 수 있고, 더우기 그 합성의 모양을 여러가지로 변결할 수 있는 라스터 주사 표시 장치를 제공하는 것을 목적으로 하고 있다.
본 발명에서는 이상의 목적을 달성하기 위하여, 복수의 메모리 수단에 표시 데이타를 기억시키고, 이들 에모리 수단을 메모리 억세스 수단으로 동시에 억세스하여 복수 스트림의 라스터 주사 영상 데이타를 얻어, 이들 라스터 주사 영상 데이타를 절환 수단에 의하여 택일적으로 출력하도록 하고 있다. 그리고, 투명색 설정수단에 설정된 투명색 데이타와 상기 라스터 주사 영상 데이타를 비교 수단으로 비교하고, 이 비교 수단의 일치 출력에 의하여 절환 수단을 절환하여 이것에 의하여 CRT등에 송출되는 스트림을 선택하도록 하고 있다.
본 발명에 의하면, 예를들면 전경화면중 투명색과 일치하는 색의 부분은 배경화면에 바꾸어놓고, 제5c도에 도시하는 바 같은 화상의 합성을 용이하게 할 수 있고, 더우기, 동적 표시를 할 적에도 배경화상을 의식하지 않아도 된다.
또, 화상 표시용의 비트·맵 방식을 채용하는 것이 아니고 문자 발생방식을 채용하는 경우에는, 텍스트의 색등에 따라서 멀티윈도우로 복수의 텍스트를 표시할 수 있다.
이하, 본 발명을 마이크로 컴퓨터 시스템에 적용한 실시예에 대하여 도면을 참조하면서 설명한다.
제1도는 제1의 실시예를 도시하는 것으로서, 이 제1도에 있어서 CPU(중앙 처리 장치) (1)는 예를들면, 마이크로 프로세서 8088이며, 데이타 버스(2), 어드레스 버스(3) 및 컨트롤 버스(도시생략)를 통하여 도시치않은 각종 입출력장치, 메모리 장치에 접속되고 있다. 이들 입출력 장치나 메모리 장치는 설명의 편의상 도면에서 생략하고 있다.
어드레스 제오회로(4)는 화상 메모리(5) 및 메모리(6)를 동시에 어드레싱 하는 것이며, 이 어드레스 제어회로(4)에는 CPU(1) 및 CRT 제어회로(7)로부터 각각 어드레스 및 제어신호가 공급되고, 이것에 의하여 화상 메모리(5) 및 부 메모리(6)를 CRT의 수직동기 및 수평동기에 따라서 억세스 할 수 있도록 되어있다.
화상 메모리(5)는 예를들면 비트 64K 바이트분의 RAM(랜덤 억세스 메모리)로 이루어지고, 데이타 버스(2)를 통하여 표시 데이타가 성비되도록 되어있다. 표시 데이타는 비트·맵 방식으로 이 화상 메모리에 기억되고, 1펠(화상소자)당 예를들면 4bit로 할당되고 있다. 따라서 동시에(16=24)종류의 색표시가 가능하다. 화상 메모리(5)의 데이타는 어드레스 제어회로(4)의 제어하에서 1 바이트 예를들면, 8 비트씩 독출되고, 후단의 병·직렬 변환회로(8)에 송출된다. 상기와 같이, 1펠은 4비트로 구성되고, 한편 화상 메모리(5)로부터 독출되는 데이타를 8비트이고 2펠분이다. 그래서, 이 병·직렬 변환회로(83)가, 2펠분 병렬로 독출되고 펠 데이타를 직렬로 1펠마다 후단에 송출되도록 되어 있다.
부 메모리(6)는 상기 화상 메모리(5)와 마찬가지로 구성된다(예를들면 8비트 32K바이트분) 도면에서는 하나의 부 메모리(6)밖에 도시되지 않지만, 복수의 부 메모리(6)을 설치하도록 하여도 좋은 것은 후에 이해될것이다. 부 메모리(6)의 출력 데이타는 또하나의 병·직렬 변환회로(9)에 송출된다. 이 병·직렬 변환회로(9)는 상기 병·직렬 변환회로(8)와 동일한 것이다.
병·직렬 변환회로(8, 9)로부터 출력되는 2조의 4비트·펠 데이타는 멀티 플렉서(10)를 통하여 택일적으로 팰리트 회로(11)에 공급되고 여기서 영상 신호(R, G, B, I)로 변환되고, 버퍼(12)를 통하여 CRT에 공급된다.
팰리트 회로(11)에 대하여는 후에 상술한다.
멀티플렉서(10)의 절환은 투명색 선택회로(13) 및 절환 제어회로(14)에 의하여 제어된다. 즉, 투명색 선택회로(13)는 데이타 버스(2)를 통하여 투명색 데이타(P)를 받아 이것을 기억시키고, 이 투명색 데이타(P)를 절환 제어회로(14)에 송출한다. 또 투명색 선택회로(13)는 데이타 버스(2)를 통하여 보내져오는 데이타를 디코드하여 PR신호(우선도신호) 및 EN신호(투명색 모드·인에이블신호)를 얻고, 이것을 후단면의 절환 제어회로(14)에 공급한다. PR신호는 1비트의 신호이고, 정상상태에서 있어서 화상 메모리(5)로부터의 펠 데이타 및 부 메모리(6)로부터의 펠 데이터의 어느쪽을 우선적으로 취급하는가를 표시하는 것이다. 예를들면 PR신호가"1"이라면 정상상태에서는 멀티플렉서(10)로부터 화상 메모리(5)의 펠 데이타가 송출된다. 역으로 PR신호가 "0"이라면 정상상태에서는 부 메모리(6)의 펠 데이타가 우선된다. EN신호는 후에 상술되는 투명색 모드를 인에이블로 하든가, 디스인에블로 하는가를 표시하는 것이다.
절환 제어회로(14)는 멀티플렉서(10)에 절환 신호(SW)를 공급하는 것이며, 예를들면 절환신호(SW)가 "1"일때에는 화상 메모리(5)의 펠 데이타가 후단에 공급되고, "0"일때에는 부 메모리(6)의 펠 데이타가 후단에 공급되도록 되어있다. 이 절환 제어회로(14)에는 상기와 같이 투명색 선택회로(13)로부터 투명색 데이타 P, PR신호 및 EN신호가 공급되는 외에 병·직렬 변환회로(8, 9)로부터 각각 화상 메모리(5) 및 부 메모리(6)의 펠 데이타가 공급되도록 되어있다. 그리고, 이들 2조의 펠 데이타(P)에 비교하고 이 비교결과 및 상기 PR신호, EN신호에 근거하여 표 1, 2와 같은 절환 신호 "1" 또는 "0"를 발생한다. 그리고 이 표에 있어서 비교출력 "1"는 일치를 나타내고, "0"은 불일치를 나타낸다. 또 멀티플렉서(10)로부터 송출되는 펠 데이타의 종류(화상=V, 부=S)도 함께 표기하기로 한다.
[표 1] (EN = "1" ; 투명모드)
Figure kpo00001
[표 2] (EN = "0" ; 비투명모드)
Figure kpo00002
다음에 제1도의 투명색 선택회로의 구성예에 대하여 제2도를 참조하여 설명한다.
제2도에 있어서, 투명색 선택회로(13)는 투명색 레지스터(15) 및 디코더(16)를 가지고 있다. 이 투명색 선택회로(13)는 예를들면 프로그램 실행에 의하여 생기는 투명색 선택 데이타를 버스(2)를 통하여 받는다. 그리고 이 투명색 선택 데이타중의 투명색 데이타(P) 예를들면 4비트가 투명색 레지스터(15)에 송출하게끔 되어 있다. 한편 디코더(16)는 투명색 선택 데이타가 송출된 것을 검출하여 서입신호(WE)를 레지스터(15)에 송출하고, 투명색 레지스터(15)가 투명색 데이타(P)를 기억하도록 한다.
또 디코더(16)에는 데이타 버스(2)를 통하여 보내어오는 표시 모드 절환 데이타, 즉 화상 메모리(5) 및 부 메모리(6)중 어느쪽에 우선도를 붙일가 하는 정보 및 투명색 모드를 행하는가 아니하는가의 정보를 받고, PR신호 및 EN신호를 형성한다.
다음에 제3도는 참조하여 제1도의 절환 제어회로에 대하여 설명한다. 제3도에 도시하는 바 같이, 절환 제어회로(14)는 2개의 비교회로(17, 18) 래치(19)(21)(22)(23)(24) 및 절환 신호 발생회로(20)로 되어있다.비교회로(17, 18)의 각각의 한쪽의 입력에는 투명색 선택회로(13)의 투명색 레지스터(15) (제2도 참조)로부터 투명색 테이타가(P)가 공급되고 있다. 또, 한편의 병·직렬 변환회로(8)로부터 래치(21)를 통하여 화상메모리(5)의 펠 데이타가 한쪽의 비교회로(17)의 다른쪽의 입력에 공급되고 있다. 똑같이하여 다른쪽의 병·직렬 변환회로(9)로부터 래치(22)를 통하여 부 메모리(6)의 펠 데이타가 다른쪽의 비교회로(18)의 다른쪽의 입력에 공급되고 있다. 그리고, 이들 비교회로(17, 18)의 비교출력 "1" 또는 "0"가 래치(19)를 통하여 절환 신호 발생회로(20)에 공급된다.
이때, 절환 신호 발생회로(20)에는 투명색 선택회로(13)의 디코더(16)로부터 PR신호 및 EN신호가 공급되어있고, 상기 표 1, 표 2에 따라 절환 신호 발생회로(20)로부터 절환 신호(SW)가 멀티플렉서(10)에 공급된다. 멀티플렉서(10)가 절환 신호(SW)에 따라서 어떻게 절환되는가에 대하여서는 이미 표 1,2에서 설명했다.
그리고, 제1도에 있어서는 래치(21, 22, 23, 24)는 생략하였다.
다음에 제4도를 참조하면 제1도의 펠리트회로(11)에 대하여 설명한다. 이 제4도에 있어서 팰리트회로(11)는디코더(25) 팰리 트레지스트(261내지 26n), 게이트회로 (271내지 27n) 및 OR회로 (28)로 되어있다.
즉, 멀티플렉서(10)로부터의 펠 데이타는 일단 래치(29)로 래칭된 후 디코더(25)에 공급된다. 디코더(25)는 n개 예를들면 16개의출력선(251내지 25n)를 가지고, 4비트의 펠 데이타에 따라서 택일적으로 하나의 출력 단자로부터 출력을 발생토록 되어있다. 이 디코더의 출력선(251)는 팰리 트레지스터(261)의 서입 신호 입력 및 게이트회로(271)의 게이트 신호 입력에 접속되고, 다른 출력선(252내지25n)도 동일하게 하여 대응하는 팰리트레지스터(262내지 26n) 및 게이트회로(272내지 27n)에 접속되어 있다. 그리고 팰리 트레지스터(261내지 26n)에는 데이타 버스(2)를 통하여 팰리트 데이타가 고급하도록 되어있다.
팰리 트래지스터(261내지 26n)의 내용을 셋트하는데는 , 멀티플렉서(10)로부터의 소정의 데이타를 송출하고, 그것에 대응한 단일의 디코더 출력선(251내지 25n)를 부세하여 그것에 대응하는 레지스터(261내지 26n)에 데이타 버스(2)로부터의 데이타를 기억한다. 예를들면 출력선(251)를 부세하여 레지스터(261)에 전송 팰리트 데이타를 기억한다.
이와같이 팰리 트래지스터(261내지 26n)의 서입후 멀틸플렉서(10)를 통하여 디코더(25)에 펠 데이타가 공급되면 게이트회로(271내지 27n)중 대응하는 것이 게이트를 행하고, 대응하는 팰리트 데이타를 OR회로(28)를 통하여 CRT측으로 색신호를 공급하게 된다.
그리고, 팰리트 데이타 설정시에는 설정되는 레지스터(261내지 26n)에 대응하는 게이트회로(271내지 27n)도 게이트되기 때문에, 팰리트 데이타가 그대로 CRT측으로 송출되어 보기 흉한 표시가 될 염려가 있다. 따라서 이 설정은 CRT의 귀선기간에 행하여진다. 또, 팰리 트래지스터(261내지 26n)를 5비트 이상으로 하여도 관계없다. 물론 팰리트 데이타를 5비트 이상으로 된다. 이 경우에는 32(=25)이상의 색을 설정할 수 있고, 그 중 16종류를 동시에 표시 가능하다.
다음에 이 실시예에의 동작에 대항 제5c도 또는 제5d도에 도시하는 화상을 형성하는 경우를 예로 설명한다.
그리고, 이 동작은 통상 어프리케이션 프로그램에 의하여 실행된다.
우선 제1도의 화상 메모리(5)에 제5b도에 도시하는 버스의 화상 데이타를 서입한다. 이것은 예를들면 외부기억장치 예를들면 플로피 디스크 드라이브로부터 전송되는 것이다. 이 제5b도에 있어서 배경 및 버스의 창의 색은 청색이고, 버스의 보디 및 타이어는 각각 적색, 흑색이다. 다음에 제1도의 부 메모리(6)에 제5a도에 도시하는 풍경의 화상 데이타를 서입한다. 이것은 상기 화상 메모리(5)의 경우와 동일하다. 이후에 투명색 데이타(P)의 설정을 행한다. 예를들면, 투명색 데이타(P)를 청색으로 하면 어드레스 제어회로(4)의 제어하에 화상 메모리(5) 및 부 메모리(6)가 억세스되어 제5b도 및제5a도에 대응하는 펠 데이타가 각 로케이션마다 얻어지고, 절환 제어회로(14)에 송출된다. 이 경우 PR신호를 "1", EN신호를 "1"로 하면, 화상 메모리(5)의 로케이션중 배경 및 창에 대응하는 부분이 억세스된 때에는 화상 메모리(5)로부터의 펠 데이타가 투명색 데이타(P)와 일치하고, 절환 제어회로(14)는 "0"의 출력을 발생하고, 이 경우에는 부 메모리(6)의 펠 데이타가 후단의 팰리트회로(11)에 공급되고 대응하는 화상이 표시된다. 이것에 대하여는 상기 표 1를 참조바란다. 다른 로케이션에서는 화상 메모리(5)몰부터의 펠 데이타가 투명색과 일치하지 않기 때문에 절환 신호(SW)는 "1"이고, 화상 메모리(5)의 펠 데이타가 팰리트회로(11)에 공급된다. 이 결과, CRT에 표시되는 데이타는 제5c도에 도시하는 바와 같이 된다.
그리고 투명색 데이타를 변경하여 예를들면 적색으로 하면 제5d도에 도시하는바 같은 화상을 표시할 수 있다. 이것에 대하여는 설명이 필요치 않을 것이다.
또, PR신호를 "0"으로 하면 이번에는 제5b도의 버스의 화상이 배경으로 되고, 제5a도의 풍경의 화상이 전경으로 되고, 풍경의 나무들의 녹색을 투명색으로 한다면 이들 나무들을 투명하게 하여 버스가 들여다보이도록 표시 된다. EN신호를 "0"으로 하면 우선도가 높은 화상 즉 전경화상만이 표시된다. 즉, 투명 모드로서 없어지는 것이다.
이상의 동작은 단지 일예에 지나지 않고, 여러가지 변화로 풍부한 화상 표시를 행할 수 있는 것은 물론이다.
다음에, 본 발명의 제2의 실시예에 대하여 제6도를 참조하여 설명하자. 그리고, 제6도에 있어서 제1도와 대응하는 부분에는 대응하는 부호를 붙혀서 그것들의 상세한 설명은 생략한다.
이 예에 있어서는 화상 메모리(5) 및 부 메모리(6)로부터의 펠 데이타를 OR회로(30), AND회로(31) 및 배타적 OR회로(32)로 처리하고, 이들의 출력과 상기 멀티플렉서(10)로부터의 출력을 다른 멀티플렉서(33)에 공급하고, 소정제어하에 택일적으로 표시를 하도록 되어있다. 이와같이하면 한층 다채로운 표시를 할 수가 있다.
그리고, 본 발명은 상기 실시에에 한정되는 것이 아니고 여러가지 변경을 가할 수가 있다. 예를들면 본 발명의 문자 발생 또는 비트·돗트 ·문자 발생 양용 방식의 것에도 적용할 수 있다 . 또, 투명색을 복수개동시에 설정하여 복수색으로 투명부분을 지정하도록 할 수도 있다.
이상 설명한 것과 같이 본 발명에 의하면, 투명색을 선정함으로써 화상에 소정영역을 투명부분으로 하여 지정할 수가 있고, 다종 다양한 표시를 행 할수가 있다. 예를들면 화상을 합성하여 다채로운 복합화상을 형성할 수가 있고, 또 동적처리를 쉽게 행할 수가 있다. 또 멀티 윈도우에도 응용할 수 있고, 다종의 텍스트나 그램을 일괄하여 표시하는 것이 가능하다.

Claims (1)

  1. 표시 데이타를 기억시키는 복수의 메모리 수단(15) (16)과, 이들 복수의 메모리 수단을 동시에 독출 구동하는 메모리 억세스 수단과, 투명색 데이타를 설저하는 투명색 설정 수단(13)과, 상기 복수의 메모 수단의 각각으로부터 독출된 출력으로부터 얻어지는 복수의 라스터 주사 영상 데이타의 적어도 하나를 상기 투명색 데이타에 비교하는 비교 수단(14)과, 이 비교 수단으로부터의 일치 출력에 근거하여 상기 복수의 라스터 주사 영상 데이타를 택일적으로 출력하는 절환 수단(10)을 가지는 것을 특징으로 하는 라스터 주사 표시장치.
KR1019840008316A 1984-04-13 1984-12-24 라스터 주사 표시 장치 KR890002958B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59073127A JPS60220387A (ja) 1984-04-13 1984-04-13 ラスタ走査表示装置
JP73127 1984-04-13

Publications (2)

Publication Number Publication Date
KR850007898A KR850007898A (ko) 1985-12-09
KR890002958B1 true KR890002958B1 (ko) 1989-08-14

Family

ID=13509240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840008316A KR890002958B1 (ko) 1984-04-13 1984-12-24 라스터 주사 표시 장치

Country Status (6)

Country Link
US (1) US4682297A (ko)
JP (1) JPS60220387A (ko)
KR (1) KR890002958B1 (ko)
BR (1) BR8501646A (ko)
CA (1) CA1236600A (ko)
IN (1) IN165664B (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949279A (en) * 1984-03-22 1990-08-14 Sharp Kabushiki Kaisha Image processing device
JPS615288A (ja) * 1984-06-19 1986-01-11 日本電信電話株式会社 多色マルチフレ−ムの画像表示装置
JPH0314711Y2 (ko) * 1984-11-30 1991-04-02
JPS61188582A (ja) * 1985-02-18 1986-08-22 三菱電機株式会社 マルチウインドウ書込み制御装置
US4823281A (en) * 1985-04-30 1989-04-18 Ibm Corporation Color graphic processor for performing logical operations
US4839828A (en) * 1986-01-21 1989-06-13 International Business Machines Corporation Memory read/write control system for color graphic display
US4818979A (en) * 1986-02-28 1989-04-04 Prime Computer, Inc. LUT output for graphics display
NL8601488A (nl) * 1986-06-09 1988-01-04 Oce Nederland Bv Werkwijze voor het opvullen van oppervlaktedelen van een afbeelding met een oppervlaktepatroon.
JPH071428B2 (ja) * 1986-09-29 1995-01-11 株式会社アスキ− 表示制御装置
JPS63118787A (ja) * 1986-11-07 1988-05-23 株式会社日立製作所 重ね合わせ表示方式
JPS63212989A (ja) * 1987-02-28 1988-09-05 日本電気ホームエレクトロニクス株式会社 画面合成表示方式
US4958304A (en) * 1987-03-02 1990-09-18 Apple Computer, Inc. Computer with interface for fast and slow memory circuits
JPS63257793A (ja) * 1987-04-15 1988-10-25 シャープ株式会社 複数画面のプライオリテイ表示回路
US5061919A (en) * 1987-06-29 1991-10-29 Evans & Sutherland Computer Corp. Computer graphics dynamic control system
US4893116A (en) * 1987-11-16 1990-01-09 Ncr Corporation Logical drawing and transparency circuits for bit mapped video display controllers
US5179642A (en) * 1987-12-14 1993-01-12 Hitachi, Ltd. Image synthesizing apparatus for superposing a second image on a first image
US4954970A (en) * 1988-04-08 1990-09-04 Walker James T Video overlay image processing apparatus
JP2758171B2 (ja) * 1988-06-13 1998-05-28 株式会社リコー 色優先回路
FR2634296B1 (fr) * 1988-07-13 1990-09-07 Thomson Video Equip Procede et dispositif pour l'incrustation en transparence d'images sur l'ecran d'une console de visualisation
US4951229A (en) * 1988-07-22 1990-08-21 International Business Machines Corporation Apparatus and method for managing multiple images in a graphic display system
US4982343A (en) * 1988-10-11 1991-01-01 Next, Inc. Method and apparatus for displaying a plurality of graphic images
JPH02135393A (ja) * 1988-11-16 1990-05-24 Fujitsu Ltd 表示装置
US4965670A (en) * 1989-08-15 1990-10-23 Research, Incorporated Adjustable overlay display controller
GB9008426D0 (en) * 1990-04-12 1990-06-13 Crosfield Electronics Ltd Graphics display system
JPH04226495A (ja) * 1990-05-10 1992-08-17 Internatl Business Mach Corp <Ibm> ビデオ表示システムにおけるオーバレイの制御装置及び制御方法
JPH07105914B2 (ja) * 1990-05-23 1995-11-13 三菱電機株式会社 画像出力制御装置
JP2602344B2 (ja) * 1990-06-04 1997-04-23 シャープ株式会社 画像合成装置
JP3073519B2 (ja) * 1990-11-17 2000-08-07 任天堂株式会社 表示範囲制御装置および外部メモリ装置
US5327156A (en) * 1990-11-09 1994-07-05 Fuji Photo Film Co., Ltd. Apparatus for processing signals representative of a computer graphics image and a real image including storing processed signals back into internal memory
JPH0685144B2 (ja) * 1990-11-15 1994-10-26 インターナショナル・ビジネス・マシーンズ・コーポレイション オーバレイ及びアンダレイの選択的制御装置
JPH087715B2 (ja) * 1990-11-15 1996-01-29 インターナショナル・ビジネス・マシーンズ・コーポレイション データ処理装置及びアクセス制御方法
US5351067A (en) * 1991-07-22 1994-09-27 International Business Machines Corporation Multi-source image real time mixing and anti-aliasing
EP0525750A3 (en) * 1991-07-30 1995-03-22 Tokyo Shibaura Electric Co Display control apparatus
US5218432A (en) * 1992-01-02 1993-06-08 Tandy Corporation Method and apparatus for merging video data signals from multiple sources and multimedia system incorporating same
JPH05204350A (ja) * 1992-01-29 1993-08-13 Sony Corp 画像データ処理装置
US5577179A (en) * 1992-02-25 1996-11-19 Imageware Software, Inc. Image editing system
US5345313A (en) * 1992-02-25 1994-09-06 Imageware Software, Inc Image editing system for taking a background and inserting part of an image therein
US5486844A (en) * 1992-05-01 1996-01-23 Radius Inc Method and apparatus for superimposing displayed images
US5781174A (en) * 1992-07-14 1998-07-14 Matsushita Electric Industrial Co., Ltd. Image synthesizer and image pointing system
AU4597393A (en) * 1992-07-22 1994-02-14 Allen Testproducts Division, Allen Group Inc. Method and apparatus for combining video images
US5402147A (en) * 1992-10-30 1995-03-28 International Business Machines Corporation Integrated single frame buffer memory for storing graphics and video data
US5889499A (en) * 1993-07-29 1999-03-30 S3 Incorporated System and method for the mixing of graphics and video signals
JP3409734B2 (ja) * 1999-04-20 2003-05-26 日本電気株式会社 画像合成システム及び方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS595904B2 (ja) * 1978-03-10 1984-02-07 日本電信電話株式会社 図形合成処理装置
JPS54161839A (en) * 1978-06-13 1979-12-21 Sony Corp Picture generating device
US4484302A (en) * 1980-11-20 1984-11-20 International Business Machines Corporation Single screen display system with multiple virtual display having prioritized service programs and dedicated memory stacks
JPS57167079A (en) * 1981-04-08 1982-10-14 Fuji Electric Co Ltd Superscription control system for graphic crt
JPS57185085A (en) * 1981-05-09 1982-11-15 Sanyo Electric Co Video display unit
US4437092A (en) * 1981-08-12 1984-03-13 International Business Machines Corporation Color video display system having programmable border color
US4398189A (en) * 1981-08-20 1983-08-09 Bally Manufacturing Corporation Line buffer system for displaying multiple images in a video game
US4528636A (en) * 1981-10-19 1985-07-09 Intermark Industries, Inc. Display memory with write inhibit signal for transparent foreground pixel codes
US4484187A (en) * 1982-06-25 1984-11-20 At&T Bell Laboratories Video overlay system having interactive color addressing
US4496976A (en) * 1982-12-27 1985-01-29 Rockwell International Corporation Reduced memory graphics-to-raster scan converter
US4554538A (en) * 1983-05-25 1985-11-19 Westinghouse Electric Corp. Multi-level raster scan display system

Also Published As

Publication number Publication date
JPS60220387A (ja) 1985-11-05
CA1236600A (en) 1988-05-10
IN165664B (ko) 1989-12-02
BR8501646A (pt) 1985-12-03
KR850007898A (ko) 1985-12-09
US4682297A (en) 1987-07-21
JPH0327119B2 (ko) 1991-04-12

Similar Documents

Publication Publication Date Title
KR890002958B1 (ko) 라스터 주사 표시 장치
US7602389B2 (en) Graphic processing apparatus and method
EP0023217B1 (en) Data processing system for color graphics display
US4712099A (en) Color-signal converting circuit
US4800380A (en) Multi-plane page mode video memory controller
JPS6049391A (ja) ラスタ走査表示システム
EP0525986B1 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
JPH06167958A (ja) 記憶装置
US4707690A (en) Video display control method and apparatus having video data storage
JP3002951B2 (ja) 画像データ記憶制御装置
CN1021381C (zh) 光栅扫描显示系统
JPS648335B2 (ko)
EP0201261A2 (en) Processor for performing logical operations on picture element data bytes
JP2820068B2 (ja) 画像データ合成表示装置
EP0242139A2 (en) Display controller
JPH02114295A (ja) グラフィックディスプレイ装置
JPH0749766A (ja) キャラクタとグラフィックスの混在表示装置
JPH02264323A (ja) ディスプレイ表示装置
JP2002014666A (ja) 画像表示装置
JPH0677262B2 (ja) 画像記憶装置のアクセス方式
JPH05313643A (ja) 文字表示装置における文字属性合成装置
JPS63126048A (ja) 複数画素同時書込み回路
JPH04225396A (ja) 画像表示装置
JPH05308569A (ja) 画像合成装置
JPS6146988A (ja) 表示機能拡張装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19960812

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee