JP2758171B2 - 色優先回路 - Google Patents
色優先回路Info
- Publication number
- JP2758171B2 JP2758171B2 JP63145109A JP14510988A JP2758171B2 JP 2758171 B2 JP2758171 B2 JP 2758171B2 JP 63145109 A JP63145109 A JP 63145109A JP 14510988 A JP14510988 A JP 14510988A JP 2758171 B2 JP2758171 B2 JP 2758171B2
- Authority
- JP
- Japan
- Prior art keywords
- priority
- color
- screen
- circuit
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、色優先回路に関する。詳しくは、カラーブ
ラウン管に表示される独立した画面間で、表示する優先
順位を決めた場合、通常、優先順位の低い画面は優先順
位の高い画面に隠れてしまうが、本発明は優先順位の低
い画面内の指定した色を優先順位の高い画面より優先し
て表示することができる色優先回路に関する。
ラウン管に表示される独立した画面間で、表示する優先
順位を決めた場合、通常、優先順位の低い画面は優先順
位の高い画面に隠れてしまうが、本発明は優先順位の低
い画面内の指定した色を優先順位の高い画面より優先し
て表示することができる色優先回路に関する。
［従来の技術とその課題］ 例えば、第４図に示すように山を表示している第１の
画面と、第５図に示すように雲及び太陽を表示している
第２の画面とにおいて、画面表示する際、例えば、第１
の画面を表示画面の最も手前側に表示する第１優先順位
に、第２の画面を第１画面の裏側に表示する第２優先順
位としてカラーブラウン管に同時に表示したとき、表示
される画面は、第６図に示すように、山の画像に雲及び
太陽の画像の一部が隠れてしまう画像となる。
画面と、第５図に示すように雲及び太陽を表示している
第２の画面とにおいて、画面表示する際、例えば、第１
の画面を表示画面の最も手前側に表示する第１優先順位
に、第２の画面を第１画面の裏側に表示する第２優先順
位としてカラーブラウン管に同時に表示したとき、表示
される画面は、第６図に示すように、山の画像に雲及び
太陽の画像の一部が隠れてしまう画像となる。
このように、従来技術では、表示画面内で手前から奥
の方向へどのような順番で画像を表示するかの順位、い
わゆる画面表示される画像の優先順位は、上述したよう
に独立した画面単位で優先順位を付けるか又は、上述例
を引用すれば第２の画面内の雲の画像のように、画像内
のキャラクタ単位で優先順位をつける方法であり、指定
した色単位で優先順位をつけることはできないという問
題点があった。
の方向へどのような順番で画像を表示するかの順位、い
わゆる画面表示される画像の優先順位は、上述したよう
に独立した画面単位で優先順位を付けるか又は、上述例
を引用すれば第２の画面内の雲の画像のように、画像内
のキャラクタ単位で優先順位をつける方法であり、指定
した色単位で優先順位をつけることはできないという問
題点があった。
本発明は、上述した問題点を解決するためになされた
もので、低順位の画像内の指定する色を最高順位の画像
より優先させてカラーブラウン管に表示することができ
る色優先回路を提供することを目的とする。
もので、低順位の画像内の指定する色を最高順位の画像
より優先させてカラーブラウン管に表示することができ
る色優先回路を提供することを目的とする。
尚、画像の表示優先順位が例えば１位,2位，…ｎ位の
画像があった場合、最高順位の画像とは表示優先順位が
１位の画像を示し、低順位の画像とは表示優先順位がｎ
位側の画像を意味する。
画像があった場合、最高順位の画像とは表示優先順位が
１位の画像を示し、低順位の画像とは表示優先順位がｎ
位側の画像を意味する。
［課題を解決するための手段］ 本発明は、画面表示される情報を、設定された表示優
先順位に従い出力する複数の画面作成回路と、 表示優先順位が低順位である画面表示情報内の特定の
色情報を表示ドット単位で指定する色優先指定部と、 前記色優先指定部に指定された特定の色情報を検出し
たとき信号を出力する色情報検出部と、 色情報検出部が出力する信号に従い、前記画面作成回
路が出力する情報の画面表示優先順位を制御して、前記
表示優先順位が低順位である画面表示情報内で、前記色
優先指定部により指定された特定の色情報のみを、前記
低順位の画面表示情報に対して表示優先順位が高順位で
ある画面表示情報に優先させて表示し、前記色優先指定
部により指定されない色情報は表示優先順位に基づいて
表示する表示情報決定部と、を備えたことを特徴とす
る。
先順位に従い出力する複数の画面作成回路と、 表示優先順位が低順位である画面表示情報内の特定の
色情報を表示ドット単位で指定する色優先指定部と、 前記色優先指定部に指定された特定の色情報を検出し
たとき信号を出力する色情報検出部と、 色情報検出部が出力する信号に従い、前記画面作成回
路が出力する情報の画面表示優先順位を制御して、前記
表示優先順位が低順位である画面表示情報内で、前記色
優先指定部により指定された特定の色情報のみを、前記
低順位の画面表示情報に対して表示優先順位が高順位で
ある画面表示情報に優先させて表示し、前記色優先指定
部により指定されない色情報は表示優先順位に基づいて
表示する表示情報決定部と、を備えたことを特徴とす
る。
［作用］ 例えば、第１位の優先順位に設定された画面作成回路
は、優先順位が１位にて画面表示される情報を作成す
る。色情報検出部は、色優先指定部に指定された色情報
を優先順位が低い画像から検索し、前記色情報を検出し
た場合、表示情報決定部に信号を出力する。表示情報決
定部は、色情報検出部から信号が出力された場合、低順
位の画像内の色情報を最優先し、表示画面の最も手前側
に表示する。
は、優先順位が１位にて画面表示される情報を作成す
る。色情報検出部は、色優先指定部に指定された色情報
を優先順位が低い画像から検索し、前記色情報を検出し
た場合、表示情報決定部に信号を出力する。表示情報決
定部は、色情報検出部から信号が出力された場合、低順
位の画像内の色情報を最優先し、表示画面の最も手前側
に表示する。
［実施例］ 本発明の一実施例を示す第１図において、優先順位が
１位に設定された４ビットからなる色を表示する表示デ
ータを発生する第１画面優先回路１は、NAND回路２及び
トライステートのＤ型フリップフロップ回路３の入力側
に接続される。又、優先順位が２位に設定された４ビッ
トからなる色を表示する表示データを発生する第２画面
優先回路４は、色優先信号回路14の出力信号である色優
先信号がイネイブル端子に入力されるトライステートバ
ッファ回路５の入力側と、AND回路６の入力側と、トラ
イステートのＤ型フリップフロップ回路７の入力側に接
続される。
１位に設定された４ビットからなる色を表示する表示デ
ータを発生する第１画面優先回路１は、NAND回路２及び
トライステートのＤ型フリップフロップ回路３の入力側
に接続される。又、優先順位が２位に設定された４ビッ
トからなる色を表示する表示データを発生する第２画面
優先回路４は、色優先信号回路14の出力信号である色優
先信号がイネイブル端子に入力されるトライステートバ
ッファ回路５の入力側と、AND回路６の入力側と、トラ
イステートのＤ型フリップフロップ回路７の入力側に接
続される。
尚、優先順位が１位とは、色の表示データを画面表示
した際に見掛け上画面の最前に表示されること、即ち他
の画面により隠れることなく表示されることを意味す
る。例えば、画面上の同一場所に優先順位が１位のある
色を有するドットと、優先順位が２位の前記ドットと異
なる色のドットがあった場合、優先順位が２位のドット
は、優先順位が１位のドットに隠れてしまい見ることが
できない。
した際に見掛け上画面の最前に表示されること、即ち他
の画面により隠れることなく表示されることを意味す
る。例えば、画面上の同一場所に優先順位が１位のある
色を有するドットと、優先順位が２位の前記ドットと異
なる色のドットがあった場合、優先順位が２位のドット
は、優先順位が１位のドットに隠れてしまい見ることが
できない。
又、第１画面優先回路１が出力する表示データを第１
優先画面データ、第２画面優先回路４が出力する表示デ
ータを第２優先画面データとする。
優先画面データ、第２画面優先回路４が出力する表示デ
ータを第２優先画面データとする。
尚、第１優先画面データ及び第２優先画面データは４
ビットで構成されているので、16種の色を表わすことが
でき、例えば、各ビットが総て１である場合は、第１優
先画面データ及び第２優先画面データともに透明色を示
すものである。
ビットで構成されているので、16種の色を表わすことが
でき、例えば、各ビットが総て１である場合は、第１優
先画面データ及び第２優先画面データともに透明色を示
すものである。
尚、前記色優先信号とは、第２優先画面データ内の特
定の色を第１優先画面データより優先させて画面表示さ
せるか否かを切り替える信号であり、トライステートバ
ッファ回路５は、イエイブル端子に入力する色優先信号
がＬ（ロー）レベルのとき、第２優先画面データを色デ
ータ／優先非優先変換回路８に出力するものである。
定の色を第１優先画面データより優先させて画面表示さ
せるか否かを切り替える信号であり、トライステートバ
ッファ回路５は、イエイブル端子に入力する色優先信号
がＬ（ロー）レベルのとき、第２優先画面データを色デ
ータ／優先非優先変換回路８に出力するものである。
トライステートバッファ回路５の出力端子DO0ないしD
O3は、それぞれ色データ／優先非優先変換回路８を構成
するトライステート型の8to1のマルチプレクサ8a及びマ
ルチプレクサ8bの入力端子ＡないしＳに接続される。
又、マルチプレクサ8a及びマルチプレクサ8bの入力端子
D0ないしD7は、色優先指定レジスタ９を構成するレジス
タ9a及びレジスタ9bの出力端子DO0ないしDO7にそれぞれ
接続されている。尚、色優先指定レジスタ９は、第１優
先画面データより優先させたい、すなわち、第１優先画
面より手前に画面表示したい、第２優先画面データ内の
16種の色を指定する16ビットからなるデータを格納する
部分である。そして、マルチプレクサ8a及びマルチプレ
クサ8bは、入力端子Ｓに入力される信号がＬ（ロー）レ
ベルであるとき、出力端子ＹよりＨ（ハイ）レベルの信
号をNAND回路10へ出力するものである。尚、マルチプレ
クサ8aまたはマルチプレクサ8bのどちらか一方から前記
信号を出力させるために、マルチプレクサ8bの入力端子
Ｓには、インバータ15が接続されている。
O3は、それぞれ色データ／優先非優先変換回路８を構成
するトライステート型の8to1のマルチプレクサ8a及びマ
ルチプレクサ8bの入力端子ＡないしＳに接続される。
又、マルチプレクサ8a及びマルチプレクサ8bの入力端子
D0ないしD7は、色優先指定レジスタ９を構成するレジス
タ9a及びレジスタ9bの出力端子DO0ないしDO7にそれぞれ
接続されている。尚、色優先指定レジスタ９は、第１優
先画面データより優先させたい、すなわち、第１優先画
面より手前に画面表示したい、第２優先画面データ内の
16種の色を指定する16ビットからなるデータを格納する
部分である。そして、マルチプレクサ8a及びマルチプレ
クサ8bは、入力端子Ｓに入力される信号がＬ（ロー）レ
ベルであるとき、出力端子ＹよりＨ（ハイ）レベルの信
号をNAND回路10へ出力するものである。尚、マルチプレ
クサ8aまたはマルチプレクサ8bのどちらか一方から前記
信号を出力させるために、マルチプレクサ8bの入力端子
Ｓには、インバータ15が接続されている。
NAND回路10の入力側には、色優先信号回路14がインバ
ータ19を介して接続され、NAND回路２及びNAND回路10の
出力側はNAND回路11を介してＤ型のフリップフロップ回
路12の入力端子DI0に接続されるとともに、NAND回路16
及びNAND回路17に接続される。又、AND回路６の出力側
は、インバータ18を介してNAND回路16に接続されるとと
もに、NAND回路17に接続される。そして、NAND回路16の
出力側は、フリップフロップ回路12の入力端子DI1に接
続され、NAND回路17の出力側は、フリップフロップ回路
12の入力端子DI2に接続される。フリップフロップ回路1
2の出力端子Q0は、フリップフロップ回路３のイエイブ
ル端子に接続され、フリップフロップ回路12の出力端子
Q1は、フリップフロップ回路７のイエイブル端子に接続
され、フリップフロップ回路12の出力端子Q2は、フリッ
プフロップ回路３及び７と同一のトライステートのＤ型
フリップフロップ回路13のイエイブル端子に接続され
る。
ータ19を介して接続され、NAND回路２及びNAND回路10の
出力側はNAND回路11を介してＤ型のフリップフロップ回
路12の入力端子DI0に接続されるとともに、NAND回路16
及びNAND回路17に接続される。又、AND回路６の出力側
は、インバータ18を介してNAND回路16に接続されるとと
もに、NAND回路17に接続される。そして、NAND回路16の
出力側は、フリップフロップ回路12の入力端子DI1に接
続され、NAND回路17の出力側は、フリップフロップ回路
12の入力端子DI2に接続される。フリップフロップ回路1
2の出力端子Q0は、フリップフロップ回路３のイエイブ
ル端子に接続され、フリップフロップ回路12の出力端子
Q1は、フリップフロップ回路７のイエイブル端子に接続
され、フリップフロップ回路12の出力端子Q2は、フリッ
プフロップ回路３及び７と同一のトライステートのＤ型
フリップフロップ回路13のイエイブル端子に接続され
る。
フリップフロップ回路3,フリップフロップ回路７及び
フリップフロップ回路13の出力側は表示部（図示せず）
に接続される。又、フリップフロップ回路3,7,12及び13
のクロック端子には、クロック信号源（図示せず）が接
続されクロック信号が入力される。
フリップフロップ回路13の出力側は表示部（図示せず）
に接続される。又、フリップフロップ回路3,7,12及び13
のクロック端子には、クロック信号源（図示せず）が接
続されクロック信号が入力される。
上記のように構成された本発明の色優先回路におい
て、まず、第１画面優先回路１及び第２画面優先回路４
のどちらか又は両方から出力される表示データの色が透
明でない場合、すなわち、出力される４ビットのデータ
が総て１以外のデータであり、かつ色優先回路14がＬレ
ベルの信号を出力している場合について以下に説明す
る。
て、まず、第１画面優先回路１及び第２画面優先回路４
のどちらか又は両方から出力される表示データの色が透
明でない場合、すなわち、出力される４ビットのデータ
が総て１以外のデータであり、かつ色優先回路14がＬレ
ベルの信号を出力している場合について以下に説明す
る。
第１画面優先回路１及び第２画面優先回路４は、それ
ぞれ第２図内（ｃ）及び（ｄ）に示すような４ビットか
らなる、色を表示する表示データを出力する。第２図内
（ｂ）に示すように色優先信号がＬレベル状態であれ
ば、第２画面優先回路４から出力された表示データは、
バッファ回路５を介して色データ／優先非優先変換回路
８に入力する。又、色優先指定レジスタ９には、例え
ば、第３図に示すような16ビットからなる信号が入力さ
れている。この16ビットの信号の各１ビットが、表示画
面内で第１優先画面より手前に表示させたい第２優先画
面データ内のそれぞれの色に対応しているもので、この
16ビットからなる信号は、色データ／優先非優先変換回
路８のマルチプレクタ8a及びマルチプレクサ8bの入力端
子D0ないしD7に８ビットずつパラレルに出力される。よ
って、色データ／優先非優先変換回路８は、色優先指定
レジスタ９に設定された16ビット内の１ビットを、色デ
ータ／優先非優先変換回路８に入力する第２優先画面デ
ータから選択し、選択されたビットの１または０の信号
を出力する。すなわち、前述したように、色優先指定レ
ジスタ９に設定された信号の各ビットに示される信号が
それぞれ16種の色の内の一色に対応しているので、優先
させたい色のビットのデータを１としておけば、第２画
面優先回路４から優先させたい色の信号が色データ／優
先非優先変換回路８に入力したとき、色データ／優先非
優先変換回路８は、前記ビットを選択し、データ１が色
データ／優先非優先変換回路８から出力されるものであ
る。よって、色データ／優先非優先変換回路８が出力す
る信号は、Ｈレベル又はＬレベルの第２図内（ｅ）に示
すような色優先オン／オフ信号をNAND回路10へ出力す
る。
ぞれ第２図内（ｃ）及び（ｄ）に示すような４ビットか
らなる、色を表示する表示データを出力する。第２図内
（ｂ）に示すように色優先信号がＬレベル状態であれ
ば、第２画面優先回路４から出力された表示データは、
バッファ回路５を介して色データ／優先非優先変換回路
８に入力する。又、色優先指定レジスタ９には、例え
ば、第３図に示すような16ビットからなる信号が入力さ
れている。この16ビットの信号の各１ビットが、表示画
面内で第１優先画面より手前に表示させたい第２優先画
面データ内のそれぞれの色に対応しているもので、この
16ビットからなる信号は、色データ／優先非優先変換回
路８のマルチプレクタ8a及びマルチプレクサ8bの入力端
子D0ないしD7に８ビットずつパラレルに出力される。よ
って、色データ／優先非優先変換回路８は、色優先指定
レジスタ９に設定された16ビット内の１ビットを、色デ
ータ／優先非優先変換回路８に入力する第２優先画面デ
ータから選択し、選択されたビットの１または０の信号
を出力する。すなわち、前述したように、色優先指定レ
ジスタ９に設定された信号の各ビットに示される信号が
それぞれ16種の色の内の一色に対応しているので、優先
させたい色のビットのデータを１としておけば、第２画
面優先回路４から優先させたい色の信号が色データ／優
先非優先変換回路８に入力したとき、色データ／優先非
優先変換回路８は、前記ビットを選択し、データ１が色
データ／優先非優先変換回路８から出力されるものであ
る。よって、色データ／優先非優先変換回路８が出力す
る信号は、Ｈレベル又はＬレベルの第２図内（ｅ）に示
すような色優先オン／オフ信号をNAND回路10へ出力す
る。
以下に色データ／優先非優先変換回路８が、例えば、
第２図内（ｅ）の時刻t0から時刻t1に示すようにＨレベ
ルの信号を出力した場合について説明する。
第２図内（ｅ）の時刻t0から時刻t1に示すようにＨレベ
ルの信号を出力した場合について説明する。
今、色優先信号回路14から出力される色優先信号は色
優先を実行するＬレベルであるので、NAND回路10へ入力
する色優先信号は、インバータ19にて反転されＨレベル
状態である。よって、NAND回路10は、第２図内（ｆ）の
時刻t0から時刻t1に示すように、Ｌレベルの信号をNAND
回路11へ出力する。よって、色優先信号がＬレベルであ
るとき、NAND回路10の出力状態は、第２図内（ｆ）に示
すように、色優先オン／オフ信号が反転した出力状態と
なる。又、第１画面優先回路１は、透明色以外の信号を
出力しているので、NAND回路２はＨレベルの信号をNAND
回路11へ出力する。よって、NAND回路11は、Ｈレベルの
信号をフリップフロップ回路12の入力端子DI0、NAND回
路16及びNAND回路17へ出力する。
優先を実行するＬレベルであるので、NAND回路10へ入力
する色優先信号は、インバータ19にて反転されＨレベル
状態である。よって、NAND回路10は、第２図内（ｆ）の
時刻t0から時刻t1に示すように、Ｌレベルの信号をNAND
回路11へ出力する。よって、色優先信号がＬレベルであ
るとき、NAND回路10の出力状態は、第２図内（ｆ）に示
すように、色優先オン／オフ信号が反転した出力状態と
なる。又、第１画面優先回路１は、透明色以外の信号を
出力しているので、NAND回路２はＨレベルの信号をNAND
回路11へ出力する。よって、NAND回路11は、Ｈレベルの
信号をフリップフロップ回路12の入力端子DI0、NAND回
路16及びNAND回路17へ出力する。
第２画面優先回路４は、今、総てのビットが１（Ｈレ
ベル）以外の信号を出力しているので、AND回路６は、
Ｌレベルの信号をNAND回路17とインバータ18を介してNA
ND回路16へ出力する。従って、NAND回路16は、Ｌレベル
の信号をフリップフロップ回路12の入力端子DI1に出力
する。又、NAND回路17は、Ｈレベルの信号をフリップフ
ロップ回路12の入力端子DI2に出力する。従って、フリ
ップフロップ回路12は、入力端子DI0に入力したＨレベ
ルの信号を出力端子Q0に、入力端子DI1に入力したＬレ
ベルの信号を出力端子Q1に、入力端子DI2に入力したＨ
レベルの信号を出力端子Q2にそれぞれ出力する。よっ
て、フリップフロップ回路12の出力端子Q0は、第２図内
（ｇ）の時刻t1から時刻t2に示すように、Ｈレベルの信
号をフリップフロップ回路３のイネイブル端子へ遅延し
て出力し、前記出力端子Q1は、第２図内（ｈ）の時刻1
から時刻t2に示すように、Ｌレベルの信号をフリップフ
ロップ回路７のイネイブル端子へ遅延して出力し、前記
出力端子Q2は、第２図内（ｉ）の時刻t1から時刻t2に示
すように、Ｈレベルの信号をフリップフロップ回路13の
イネイブル端子へ遅延して出力する。フリップフロップ
回路3,7及び13は、ともにアクティブロウのイネイブル
端子であるので、フリップフロップ回路３及び13は、高
インピーダンス状態となり信号を出力しない。一方、フ
リップフロップ回路７は、第２画面優先回路４が出力す
る、第２図内（ｄ）の時刻t0から時刻t1に0Hにて示され
る第２優先画面データを第２図内（ｊ）の時刻t1から時
刻t2に示すように表示部へ出力する。
ベル）以外の信号を出力しているので、AND回路６は、
Ｌレベルの信号をNAND回路17とインバータ18を介してNA
ND回路16へ出力する。従って、NAND回路16は、Ｌレベル
の信号をフリップフロップ回路12の入力端子DI1に出力
する。又、NAND回路17は、Ｈレベルの信号をフリップフ
ロップ回路12の入力端子DI2に出力する。従って、フリ
ップフロップ回路12は、入力端子DI0に入力したＨレベ
ルの信号を出力端子Q0に、入力端子DI1に入力したＬレ
ベルの信号を出力端子Q1に、入力端子DI2に入力したＨ
レベルの信号を出力端子Q2にそれぞれ出力する。よっ
て、フリップフロップ回路12の出力端子Q0は、第２図内
（ｇ）の時刻t1から時刻t2に示すように、Ｈレベルの信
号をフリップフロップ回路３のイネイブル端子へ遅延し
て出力し、前記出力端子Q1は、第２図内（ｈ）の時刻1
から時刻t2に示すように、Ｌレベルの信号をフリップフ
ロップ回路７のイネイブル端子へ遅延して出力し、前記
出力端子Q2は、第２図内（ｉ）の時刻t1から時刻t2に示
すように、Ｈレベルの信号をフリップフロップ回路13の
イネイブル端子へ遅延して出力する。フリップフロップ
回路3,7及び13は、ともにアクティブロウのイネイブル
端子であるので、フリップフロップ回路３及び13は、高
インピーダンス状態となり信号を出力しない。一方、フ
リップフロップ回路７は、第２画面優先回路４が出力す
る、第２図内（ｄ）の時刻t0から時刻t1に0Hにて示され
る第２優先画面データを第２図内（ｊ）の時刻t1から時
刻t2に示すように表示部へ出力する。
このように、色データ／優先非優先変換回路８がＨレ
ベルの色優先オン／オフ信号を出力したとき、すなわ
ち、第１優先画面データよりも優先させたい色の表示デ
ータが第２画面優先回路４から出力されたとき、表示部
には第１優先画面データは入力せず、第２優先画面デー
タが入力される。よって、表示画面には第１優先画面よ
り手前に第２優先画面データが表示される。
ベルの色優先オン／オフ信号を出力したとき、すなわ
ち、第１優先画面データよりも優先させたい色の表示デ
ータが第２画面優先回路４から出力されたとき、表示部
には第１優先画面データは入力せず、第２優先画面デー
タが入力される。よって、表示画面には第１優先画面よ
り手前に第２優先画面データが表示される。
次に、色データ／優先非優先変換回路８が、第２図内
（ｅ）の時刻t1から時刻t2に示すように、Ｌレベルの色
優先オン／オフ信号を出力した場合について、上述した
説明順序と同様に説明する。
（ｅ）の時刻t1から時刻t2に示すように、Ｌレベルの色
優先オン／オフ信号を出力した場合について、上述した
説明順序と同様に説明する。
NAND回路10は、第２図内（ｆ）の時刻t1から時刻t2に
示すように、Ｈレベルの信号を出力し、NAND回路２は前
述の場合と同様にＨレベルの信号を出力するので、NAND
回路11は、Ｌレベルの信号を出力する。又、AND回路６
は、前述の場合と同様にＬレベルの信号を出力するの
で、フリップフロップ回路12の入力端子DI0にはＬレベ
ルの信号が入力し、前記入力端子DI1にはＨレベルの信
号が入力し、前記入力端子DI2にはＨレベルの信号が入
力する。したがって、フリップフロップ回路12の出力端
子Q0は、第２図内（ｇ）の時刻t2から時刻t3に示すよう
に、Ｌレベルの信号をフリップフロップ回路３のイネイ
ブル端子へ出力し、前記出力端子Q1は、第２図内（ｈ）
の時刻t2から時刻t3に示すように、Ｈレベルの信号をフ
リップフロップ回路７のイネイブル端子へ出力し、前記
出力端子Q2は、第２図内（ｉ）の時刻t2から時刻t3に示
すように、Ｈレベルの信号をフリップフロップ回路13の
イネイブル端子へ出力する。よって、フリップフロップ
回路７及び13は信号を出力せず、フリップフロップ回路
３は、第２図内（ｃ）の時刻t1から時刻t2に3Hにて示さ
れる第１優先画面データを第２図内（ｊ）の時刻t2から
時刻t3に示すように表示部へ出力する。
示すように、Ｈレベルの信号を出力し、NAND回路２は前
述の場合と同様にＨレベルの信号を出力するので、NAND
回路11は、Ｌレベルの信号を出力する。又、AND回路６
は、前述の場合と同様にＬレベルの信号を出力するの
で、フリップフロップ回路12の入力端子DI0にはＬレベ
ルの信号が入力し、前記入力端子DI1にはＨレベルの信
号が入力し、前記入力端子DI2にはＨレベルの信号が入
力する。したがって、フリップフロップ回路12の出力端
子Q0は、第２図内（ｇ）の時刻t2から時刻t3に示すよう
に、Ｌレベルの信号をフリップフロップ回路３のイネイ
ブル端子へ出力し、前記出力端子Q1は、第２図内（ｈ）
の時刻t2から時刻t3に示すように、Ｈレベルの信号をフ
リップフロップ回路７のイネイブル端子へ出力し、前記
出力端子Q2は、第２図内（ｉ）の時刻t2から時刻t3に示
すように、Ｈレベルの信号をフリップフロップ回路13の
イネイブル端子へ出力する。よって、フリップフロップ
回路７及び13は信号を出力せず、フリップフロップ回路
３は、第２図内（ｃ）の時刻t1から時刻t2に3Hにて示さ
れる第１優先画面データを第２図内（ｊ）の時刻t2から
時刻t3に示すように表示部へ出力する。
このように、色データ／優先非優先変換回路８がＬレ
ベルの色優先オン／オフ信号を出力したとき、すなわ
ち、第１優先画面データよりも優先させたい色の表示デ
ータが第２画面優先回路４から出力していないとき、表
示部には第１優先画面データが入力され、表示画面には
第１優先画面データが表示される。
ベルの色優先オン／オフ信号を出力したとき、すなわ
ち、第１優先画面データよりも優先させたい色の表示デ
ータが第２画面優先回路４から出力していないとき、表
示部には第１優先画面データが入力され、表示画面には
第１優先画面データが表示される。
このように、色優先オン／オフ信号がＨレベルのと
き、表示部には第２優先画面データが表示され、色優先
オン／オフ信号がＬレベルのとき、表示部には第１優先
画面データが表示される。
き、表示部には第２優先画面データが表示され、色優先
オン／オフ信号がＬレベルのとき、表示部には第１優先
画面データが表示される。
次に、第１画面優先回路１及び第２画面優先回路４と
もに透明色の表示データ、すなわち、４ビットのデータ
が総て１の表示データを出力した場合について説明す
る。
もに透明色の表示データ、すなわち、４ビットのデータ
が総て１の表示データを出力した場合について説明す
る。
AND回路６はＨレベルの信号を出力し、NAND回路２は
Ｌレベルの信号を出力する。NAND回路２がＬレベルの信
号を出力することでNAND回路11は、色優先オン／オフ信
号のＨレベル又はＬレベルに関係なく、常にＨレベルの
信号を出力する。よって、フリップフロップ回路12に入
力端子DI0にはＨレベルの信号が常に入力され、前記入
力端子DI1にもＨレベルの信号が常に入力され、前記入
力端子DI2にはＬレベルの信号が常に入力される。従っ
て、上述したように、フリップフロップ回路３及び７は
高インピーダンス状態となり信号を出力しないが、フリ
ップフロップ回路13は、電源Vccが出力する定電圧を表
示部へ常に出力する。このフリップフロップ回路13が出
力する信号は、透明色を表わす信号なので、表示部には
透明色が表示される。換言すれば表示部には何も表示さ
れない。
Ｌレベルの信号を出力する。NAND回路２がＬレベルの信
号を出力することでNAND回路11は、色優先オン／オフ信
号のＨレベル又はＬレベルに関係なく、常にＨレベルの
信号を出力する。よって、フリップフロップ回路12に入
力端子DI0にはＨレベルの信号が常に入力され、前記入
力端子DI1にもＨレベルの信号が常に入力され、前記入
力端子DI2にはＬレベルの信号が常に入力される。従っ
て、上述したように、フリップフロップ回路３及び７は
高インピーダンス状態となり信号を出力しないが、フリ
ップフロップ回路13は、電源Vccが出力する定電圧を表
示部へ常に出力する。このフリップフロップ回路13が出
力する信号は、透明色を表わす信号なので、表示部には
透明色が表示される。換言すれば表示部には何も表示さ
れない。
次に、色優先信号回路14から色優先を実行しない、Ｈ
レベルの信号を出力した場合、アクティブローのイネイ
ブル端子を有するバッファ回路５は、高インピーダンス
状態となるので、第２優先画面データが色データ／優先
非優先変換回路８に入力することはない。よって、NAND
回路10は常にＨレベルの信号を出力するので、第１画面
優先回路１が透明色のデータを出力しない限り、NAND回
路11はＬレベルの信号を常に出力する。よって、前述し
たように、フリップフロップ回路３のみが作動し、表示
部には、第１優先画面データが表示される。
レベルの信号を出力した場合、アクティブローのイネイ
ブル端子を有するバッファ回路５は、高インピーダンス
状態となるので、第２優先画面データが色データ／優先
非優先変換回路８に入力することはない。よって、NAND
回路10は常にＨレベルの信号を出力するので、第１画面
優先回路１が透明色のデータを出力しない限り、NAND回
路11はＬレベルの信号を常に出力する。よって、前述し
たように、フリップフロップ回路３のみが作動し、表示
部には、第１優先画面データが表示される。
尚、第１画面優先回路１が透明色の表示データを出力
した場合、NAND回路11は、Ｈレベルの信号を出力するの
で、前述したように、フリップフロップ回路７が作動
し、表示部には第２優先画面データが表示されることに
なる。
した場合、NAND回路11は、Ｈレベルの信号を出力するの
で、前述したように、フリップフロップ回路７が作動
し、表示部には第２優先画面データが表示されることに
なる。
以上のように、色優先を実行させたい場合、色優先指
定レジスタに優先させたい色を指定する信号を入力すれ
ば、第２優先画面データ内から指定した色のみが、第１
優先画面データよりも優先され、表示画面において最も
手前に表示される。このように本発明の色優先回路は、
色単位で表示画面の優先順位をつけることができる。
定レジスタに優先させたい色を指定する信号を入力すれ
ば、第２優先画面データ内から指定した色のみが、第１
優先画面データよりも優先され、表示画面において最も
手前に表示される。このように本発明の色優先回路は、
色単位で表示画面の優先順位をつけることができる。
尚、本実施例において、画面表示する表示データを作
成する回路は２つであったが、これに限らず、本実施例
を応用することで３つ以上でも良い。
成する回路は２つであったが、これに限らず、本実施例
を応用することで３つ以上でも良い。
［発明の効果］ 以上詳述したように本発明によれば、色優先指定部に
特定の色情報を指定し、表示優先順位が低順位の画面表
示情報内から指定した色情報を検出したとき、表示情報
決定部は画面表示情報の画面表示優先順位を制御するの
で、表示優先順位が低順位であることに関係なく、色優
先指定部に指定された色情報は、第１優先順位の画面デ
ータより表示画面の最も手前側に表示することができ
る。このように、本発明の色優先回路は、色情報単位で
最優先して画面表示することができる。
特定の色情報を指定し、表示優先順位が低順位の画面表
示情報内から指定した色情報を検出したとき、表示情報
決定部は画面表示情報の画面表示優先順位を制御するの
で、表示優先順位が低順位であることに関係なく、色優
先指定部に指定された色情報は、第１優先順位の画面デ
ータより表示画面の最も手前側に表示することができ
る。このように、本発明の色優先回路は、色情報単位で
最優先して画面表示することができる。
第１図は、本発明の色優先回路の一実施例を示す回路
図、第２図は、第１図に示す回路内の主要部における出
力信号のタイムチャート図、第３図は、色優先レジスタ
に設定される色データの一例を示す図、第４図ないし第
６図は、従来の画像処理における画面状態を示す図であ
る。 １…第１画面優先回路、４…第２画面優先回路、８…色
データ／優先非優先変換回路、９…色優先指定レジス
タ、14…色優先信号回路。
図、第２図は、第１図に示す回路内の主要部における出
力信号のタイムチャート図、第３図は、色優先レジスタ
に設定される色データの一例を示す図、第４図ないし第
６図は、従来の画像処理における画面状態を示す図であ
る。 １…第１画面優先回路、４…第２画面優先回路、８…色
データ／優先非優先変換回路、９…色優先指定レジス
タ、14…色優先信号回路。
Claims (1)
- 【請求項１】画面表示される情報を、設定された表示優
先順位に従い出力する複数の画面作成回路と、 表示優先順位が低順位である画面表示情報内の特定の色
情報を表示ドット単位で指定する色優先指定部と、 前記色優先指定部に指定された特定の色情報を検出した
とき信号を出力する色情報検出部と、 色情報検出部が出力する信号に従い、前記画面作成回路
が出力する情報の画面表示優先順位を制御して、前記表
示優先順位が低順位である画面表示情報内で、前記色優
先指定部により指定された特定の色情報のみを、前記低
順位の画面表示情報に対して表示優先順位が高順位であ
る画面表示情報に優先させて表示し、前記色優先指定部
により指定されない色情報は表示優先順位に基づいて表
示する表示情報決定部と、 を備えたことを特徴とする色優先回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63145109A JP2758171B2 (ja) | 1988-06-13 | 1988-06-13 | 色優先回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63145109A JP2758171B2 (ja) | 1988-06-13 | 1988-06-13 | 色優先回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01314088A JPH01314088A (ja) | 1989-12-19 |
| JP2758171B2 true JP2758171B2 (ja) | 1998-05-28 |
Family
ID=15377590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63145109A Expired - Fee Related JP2758171B2 (ja) | 1988-06-13 | 1988-06-13 | 色優先回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2758171B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06181579A (ja) * | 1992-10-14 | 1994-06-28 | Hudson Soft Co Ltd | 画像処理装置 |
| JP2009098376A (ja) * | 2007-10-16 | 2009-05-07 | Toyota Motor Corp | 画像生成装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60220387A (ja) * | 1984-04-13 | 1985-11-05 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | ラスタ走査表示装置 |
| JPS62248076A (ja) * | 1986-04-22 | 1987-10-29 | Fujitsu Ltd | 画面表示装置 |
| JPH071428B2 (ja) * | 1986-09-29 | 1995-01-11 | 株式会社アスキ− | 表示制御装置 |
-
1988
- 1988-06-13 JP JP63145109A patent/JP2758171B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01314088A (ja) | 1989-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5196924A (en) | Look-up table based gamma and inverse gamma correction for high-resolution frame buffers | |
| US5625764A (en) | Weighted average circuit using digit shifting | |
| EP0387550B1 (en) | Display control device | |
| EP0525780A2 (en) | Display control device for use with flat-panel display and color CRT display | |
| JPH01310432A (ja) | 表示システム | |
| EP0354480A2 (en) | Display signal generator | |
| US5585864A (en) | Apparatus for effecting high speed transfer of video data into a video memory using direct memory access | |
| KR950003981B1 (ko) | 플랫 디스플레이용 표시 제어 장치 | |
| US5880741A (en) | Method and apparatus for transferring video data using mask data | |
| US5028917A (en) | Image display device | |
| JP2758171B2 (ja) | 色優先回路 | |
| JP3209632B2 (ja) | 荷重平均回路 | |
| JP3164379B2 (ja) | パレット装置 | |
| JP3090714B2 (ja) | 集積回路 | |
| US4707690A (en) | Video display control method and apparatus having video data storage | |
| JPS6213674B2 (ja) | ||
| JPH0571113B2 (ja) | ||
| JP2625221B2 (ja) | 画像表示装置 | |
| JP2885580B2 (ja) | 蛍光表示管制御装置 | |
| JPS6180294A (ja) | 多画面表示装置 | |
| JPS61278886A (ja) | メモリアクセス装置 | |
| KR920008274B1 (ko) | 그래픽 시스템의 16/256 컬러 스위칭 장치 | |
| JPH0683300A (ja) | パレット制御回路 | |
| JPH03144492A (ja) | 表示画面のちらつき防止装置 | |
| KR900002793B1 (ko) | Crt디스플레이의 그림과 문자비데오패턴 선택회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |