JPH01314088A - 色優先回路 - Google Patents
色優先回路Info
- Publication number
- JPH01314088A JPH01314088A JP63145109A JP14510988A JPH01314088A JP H01314088 A JPH01314088 A JP H01314088A JP 63145109 A JP63145109 A JP 63145109A JP 14510988 A JP14510988 A JP 14510988A JP H01314088 A JPH01314088 A JP H01314088A
- Authority
- JP
- Japan
- Prior art keywords
- priority
- color
- circuit
- screen
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 239000003086 colorant Substances 0.000 abstract description 7
- 238000006243 chemical reaction Methods 0.000 description 17
- 230000003111 delayed effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 101000869896 Homo sapiens Death-inducer obliterator 1 Proteins 0.000 description 1
- 101001053773 Homo sapiens Type I iodothyronine deiodinase Proteins 0.000 description 1
- 102100024063 Type I iodothyronine deiodinase Human genes 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、色優先回路に関する。詳しくは、カラーブラ
ウン管に表示される独立した画面間で、表示する優先順
位を決めた場合、通常、優先順位の低い画面は優先順位
の高い画面に隠れてしまうが、本発明は優先順位の低い
画面内の指定した色を優先順位の高い画面より優先して
表示することができる色優先回路に関する。
ウン管に表示される独立した画面間で、表示する優先順
位を決めた場合、通常、優先順位の低い画面は優先順位
の高い画面に隠れてしまうが、本発明は優先順位の低い
画面内の指定した色を優先順位の高い画面より優先して
表示することができる色優先回路に関する。
[従来の技術とその課題]
例えば、第4図に示すように山を表示している第1の画
面と、第5図に示すように雲及び太陽を表示している第
2の画面とにおいて、画面表示する際、例えば、第1の
画面を表示画面の最も手前側に表示する第1優先順位に
、第2の画面を第1画面の裏側に表示する第2優先順位
としてカラーブラウン管に同時に表示したとき、表示さ
れる画面は、第6図に示すように、山の画像に雲及び太
陽の画像の一部が隠れてしまう画像となる。
面と、第5図に示すように雲及び太陽を表示している第
2の画面とにおいて、画面表示する際、例えば、第1の
画面を表示画面の最も手前側に表示する第1優先順位に
、第2の画面を第1画面の裏側に表示する第2優先順位
としてカラーブラウン管に同時に表示したとき、表示さ
れる画面は、第6図に示すように、山の画像に雲及び太
陽の画像の一部が隠れてしまう画像となる。
このように、従来技術では、表示画面内で手前から奥の
方向へどのような順番で画像を表示するかの順位、いわ
ゆる画面表示される画像の優先順位は、上述したように
独立した画面単位で優先順位を付けるか又は、上述例を
引用すれば第2の画面内の雲の画像のように、画像内の
キャラクタ単位で優先順位をつける方法であり、指定し
た色単位で優先順位をつけることはできないという問題
点があった。
方向へどのような順番で画像を表示するかの順位、いわ
ゆる画面表示される画像の優先順位は、上述したように
独立した画面単位で優先順位を付けるか又は、上述例を
引用すれば第2の画面内の雲の画像のように、画像内の
キャラクタ単位で優先順位をつける方法であり、指定し
た色単位で優先順位をつけることはできないという問題
点があった。
本発明は、上述した問題点を解決するためになされたも
ので、低順位の画像内の指定する色を最高順位の画像よ
り優先させてカラーブラウン管に表示することができる
色優先回路を提供することを目的とする。
ので、低順位の画像内の指定する色を最高順位の画像よ
り優先させてカラーブラウン管に表示することができる
色優先回路を提供することを目的とする。
尚、画像の表示優先順位が例えば1位、2位、・・・n
位の画像があった場合、最高順位の画像とは表示優先順
位が1位の画像を示し、低順位の画像とは表示優先順位
がn位側の画像を意味する。
位の画像があった場合、最高順位の画像とは表示優先順
位が1位の画像を示し、低順位の画像とは表示優先順位
がn位側の画像を意味する。
[課題を解決するための手段]
本発明は、画面表示される情報を設定された表示優先順
位に従い出力する複数の画面作成回路と、表示優先順位
が低順位である画面表示情報内の特定の色情報を指定す
る色優先指定部と、前記色優先指定部に指定された特定
の色情報を検出したとき信号を出力する色情報検出部と
、色情報検出部が出力する信号に従い、前記画面作成回
路が出力する情報の画面表示優先順位を制御する表示情
報決定部とを備えたことを特徴とする。
位に従い出力する複数の画面作成回路と、表示優先順位
が低順位である画面表示情報内の特定の色情報を指定す
る色優先指定部と、前記色優先指定部に指定された特定
の色情報を検出したとき信号を出力する色情報検出部と
、色情報検出部が出力する信号に従い、前記画面作成回
路が出力する情報の画面表示優先順位を制御する表示情
報決定部とを備えたことを特徴とする。
[作用]
例えば、第1位の優先順位に設定された画面作成回路は
、優先順位が1位にて画面表示される情報を作成する。
、優先順位が1位にて画面表示される情報を作成する。
色情報検出部は、色優先指定部に指定された色情報を優
先順位か低い画像から検索し、前記色情報を検出した場
合、表示情報決定部に信号を出力する。表示情報決定部
は、色情報検出部から信号が出力された場合、低順位の
画像内の色情報を最優先し、表示画面の最も手前側に表
示する。
先順位か低い画像から検索し、前記色情報を検出した場
合、表示情報決定部に信号を出力する。表示情報決定部
は、色情報検出部から信号が出力された場合、低順位の
画像内の色情報を最優先し、表示画面の最も手前側に表
示する。
[実施例]
本発明の一実施例を示す第1図において、優先順位が1
位に設定された4ビツトからなる色を表示する表示デー
タを発生する第1画面優先回路1は、NAND回路2及
びトライステートのD型フリップフロップ回路3の入力
側に接続される。又、優先順位が2位に設定された4ビ
ツトからなる色を表示する表示データを発生する第2画
面優先回路4は、色優先信号回路14の出力信号である
色優先信号がイネイブル端子に入力されるトライステー
トバッファ回路5の入力側と、AND回路6の入力側と
、トライステートのD型フリップフロップ回路7の入力
側に接続される。
位に設定された4ビツトからなる色を表示する表示デー
タを発生する第1画面優先回路1は、NAND回路2及
びトライステートのD型フリップフロップ回路3の入力
側に接続される。又、優先順位が2位に設定された4ビ
ツトからなる色を表示する表示データを発生する第2画
面優先回路4は、色優先信号回路14の出力信号である
色優先信号がイネイブル端子に入力されるトライステー
トバッファ回路5の入力側と、AND回路6の入力側と
、トライステートのD型フリップフロップ回路7の入力
側に接続される。
尚、優先順位が1位とは、色の表示データを画面表示し
た際に見掛は上置面の最前に表示されること、即ち他の
画面により隠されることなく表示されることを意味する
。例えば、画面上の同一場所に優先順位が1位のある色
を有するドツトと、優先順位が2位の前記ドツトと異な
る色のドツトがあった場合、優先順位が2位のドツトは
、優先順位が1位のドツトに隠れてしまい見ることがで
きない。
た際に見掛は上置面の最前に表示されること、即ち他の
画面により隠されることなく表示されることを意味する
。例えば、画面上の同一場所に優先順位が1位のある色
を有するドツトと、優先順位が2位の前記ドツトと異な
る色のドツトがあった場合、優先順位が2位のドツトは
、優先順位が1位のドツトに隠れてしまい見ることがで
きない。
又、第1画面優先回路lが出力する表示データを第1優
先画面データ、第2画面優先回路4が出力する表示デー
タを第2優先画面データとする。
先画面データ、第2画面優先回路4が出力する表示デー
タを第2優先画面データとする。
尚、第1優先画面データ及び第2優先画面データは4ビ
ツトで構成されているので、16種の色を表わすことが
でき、例えば、各ビットが総て!である場合は、第1優
先画面データ及び第2優先画面データともに透明色を示
すものである。
ツトで構成されているので、16種の色を表わすことが
でき、例えば、各ビットが総て!である場合は、第1優
先画面データ及び第2優先画面データともに透明色を示
すものである。
尚、前記色優先信号とは、第2優先画面データ内の特定
の色を第1優先画面データより優先させて画面表示させ
るか否かを切り替える信号であり、トライステートバッ
ファ回路5は、イネイブル端子に入力する色優先信号が
L(ロー)レベルのとき、第2優先画面データを色デー
タ/優先非優先変換回路8に出力するものである。
の色を第1優先画面データより優先させて画面表示させ
るか否かを切り替える信号であり、トライステートバッ
ファ回路5は、イネイブル端子に入力する色優先信号が
L(ロー)レベルのとき、第2優先画面データを色デー
タ/優先非優先変換回路8に出力するものである。
トライステートバッファ回路5の出力端子り。
OないしDO3は、それぞれ色データ/優先非優先変換
回路8を構成するトライステート型の8t。
回路8を構成するトライステート型の8t。
lのマルチプレクサ8a及びマルチプレクサ8bの入力
端子AないしSに接続される。又、マルチプレクサ8a
及びマルチプレクサ8bの入力端子DOないしD7は、
色優先指定レジスタ9を構成するレジスタ9a及びレジ
スタ9bの出力端子DOOないしDO7にそれぞれ接続
されている。尚、色優先指定レジスタ9は、第1優先画
面データより優先さ仕たい、すなわち、第1優先画面よ
り手前に画面表示したい、第2優先画面データ内の16
種の色を指定する16ビツトからなるデータを格納する
部分である。そして、マルチプレクサ8a及びマルチプ
レクサ8bは、入力端子Sに入力される信号がしくロー
)レベルであるとき、出力端子YよりI−I (ハイ)
レベルの信号をNAND回路lOへ出力するしのである
。尚、マルチプレクサ8aまたはマルチプレクサ8bの
どちらか一方から前記信号を出力させるために、マルチ
プレクサ8bの入力端子Sには、インバータ15が接続
されている。
端子AないしSに接続される。又、マルチプレクサ8a
及びマルチプレクサ8bの入力端子DOないしD7は、
色優先指定レジスタ9を構成するレジスタ9a及びレジ
スタ9bの出力端子DOOないしDO7にそれぞれ接続
されている。尚、色優先指定レジスタ9は、第1優先画
面データより優先さ仕たい、すなわち、第1優先画面よ
り手前に画面表示したい、第2優先画面データ内の16
種の色を指定する16ビツトからなるデータを格納する
部分である。そして、マルチプレクサ8a及びマルチプ
レクサ8bは、入力端子Sに入力される信号がしくロー
)レベルであるとき、出力端子YよりI−I (ハイ)
レベルの信号をNAND回路lOへ出力するしのである
。尚、マルチプレクサ8aまたはマルチプレクサ8bの
どちらか一方から前記信号を出力させるために、マルチ
プレクサ8bの入力端子Sには、インバータ15が接続
されている。
NAND回路10の入力端には、色優先信号回路14が
インバータ19を介して接続され、NAND回路2及び
NAND回路lOの出力側はNAND回路11を介して
D型のフリップフロップ回路12の入力端子DIOに接
続されるとともに、NAND回路16及びNAND回路
17に接続される。又、AND回路6の出力側は、イン
バータ18を介してNAND回路16に接続されるとと
もに、NAND回路17に接続される。そして、NAN
D回路16の出力側は、フリップフロップ回路12の入
力端子Dllに接続され、NAND回路I回路用7側は
、フリップフロップ回路12の入力端子DI2に接続さ
れる。フリップフロップ回路!2の出力端子QOは、フ
リップフロップ回路3のイエイブル端子に接続され、フ
リップフロップ回路12の出力端子Q1は、フリップフ
ロップ回路7のイエイブル端子に接続され、フリップフ
ロップ回路12の出力端子Q2は、フリップフロップ回
路3及び7と同一のトライステートのD型フリップフロ
ップ回路13のイエイブル端子に接続される。
インバータ19を介して接続され、NAND回路2及び
NAND回路lOの出力側はNAND回路11を介して
D型のフリップフロップ回路12の入力端子DIOに接
続されるとともに、NAND回路16及びNAND回路
17に接続される。又、AND回路6の出力側は、イン
バータ18を介してNAND回路16に接続されるとと
もに、NAND回路17に接続される。そして、NAN
D回路16の出力側は、フリップフロップ回路12の入
力端子Dllに接続され、NAND回路I回路用7側は
、フリップフロップ回路12の入力端子DI2に接続さ
れる。フリップフロップ回路!2の出力端子QOは、フ
リップフロップ回路3のイエイブル端子に接続され、フ
リップフロップ回路12の出力端子Q1は、フリップフ
ロップ回路7のイエイブル端子に接続され、フリップフ
ロップ回路12の出力端子Q2は、フリップフロップ回
路3及び7と同一のトライステートのD型フリップフロ
ップ回路13のイエイブル端子に接続される。
フリップフロップ回路3.フリップフロップ回路7及び
フリップフロップ回路13の出力側は表示部(図示せず
)に接続される。又、フリップフロップ回路3,7.1
2及び13のクロック端子には、クロック信号源(図示
せず)が接続されクロック信号が入力される。
フリップフロップ回路13の出力側は表示部(図示せず
)に接続される。又、フリップフロップ回路3,7.1
2及び13のクロック端子には、クロック信号源(図示
せず)が接続されクロック信号が入力される。
上記のように構成された本発明の色優先回路において、
まず、第1画面優先回路l及び第2画面優先回路4のど
ちらか又は両方から出力される表示データの色が透明で
ない場合、すなわち、出力される4ビツトのデータが総
てl以外のデータであり、かっ色優先回路14がLレベ
ルの信号を出力している場合について以下に説明する。
まず、第1画面優先回路l及び第2画面優先回路4のど
ちらか又は両方から出力される表示データの色が透明で
ない場合、すなわち、出力される4ビツトのデータが総
てl以外のデータであり、かっ色優先回路14がLレベ
ルの信号を出力している場合について以下に説明する。
第1画面優先回路l及び第2画面優先回路4は、それぞ
れ第2図内(C)及び(d)に示すような4ビツトから
なる、色を表示する表示データを出力する。
れ第2図内(C)及び(d)に示すような4ビツトから
なる、色を表示する表示データを出力する。
第2図内(b)に示すように色優先信号がLレベル状態
であれば、第2画面優先回路4から出力された表示デー
タは、バッファ回路5を介して色データ/優先非優先変
換回路8に人力する。又、色優先指定レジスタ9には、
例えば、第3図に示すような16ビツトからなる信号が
入力されている。
であれば、第2画面優先回路4から出力された表示デー
タは、バッファ回路5を介して色データ/優先非優先変
換回路8に人力する。又、色優先指定レジスタ9には、
例えば、第3図に示すような16ビツトからなる信号が
入力されている。
この16ビツトの信号の各1ビツトが、表示画面内で第
1優先画面より手前に表示させたい第2優先画面データ
内のそれぞれの色に対応しているもので、この16ビツ
トからなる信号は、色データ/優先非優先変換回路8の
マルチプレクサ8a及びマルチプレクサ8bの入力端子
DOないしD7に8ビツトずつパラレルに出力される。
1優先画面より手前に表示させたい第2優先画面データ
内のそれぞれの色に対応しているもので、この16ビツ
トからなる信号は、色データ/優先非優先変換回路8の
マルチプレクサ8a及びマルチプレクサ8bの入力端子
DOないしD7に8ビツトずつパラレルに出力される。
よって、色データ/優先非優先変換回路8は、色優先指
定レジスタ9に設定されたI6ビツト内の1ビツトを、
色データ/優先非優先変換回路8に入力する第2優先画
面データから選択し、選択されたビットの1または0の
信号を′出力する。すなわち、萌述したように、色優先
指定レジスタ9に設定された信号の各ビットに示される
信号がそれぞれ16種の色の内の一色に対応しているの
で、優先させたい色のビットのデータを1としておけば
、第2画面優先回路4から優先させたい色の信号か色デ
ータ/優先非優先変換回路8に入力したとき、色データ
/優先非優先変換回路8は、前記ビットを選択し、デー
タ1が色データ/優先非優先変換回路8から出力される
ものである。よって、色データ/優先非優先変換回路8
が出力する信号は、Hレベル又はLレベルの第2図内(
e)に示すような色優先オン/オフ信号をNAND回路
10へ出力する。
定レジスタ9に設定されたI6ビツト内の1ビツトを、
色データ/優先非優先変換回路8に入力する第2優先画
面データから選択し、選択されたビットの1または0の
信号を′出力する。すなわち、萌述したように、色優先
指定レジスタ9に設定された信号の各ビットに示される
信号がそれぞれ16種の色の内の一色に対応しているの
で、優先させたい色のビットのデータを1としておけば
、第2画面優先回路4から優先させたい色の信号か色デ
ータ/優先非優先変換回路8に入力したとき、色データ
/優先非優先変換回路8は、前記ビットを選択し、デー
タ1が色データ/優先非優先変換回路8から出力される
ものである。よって、色データ/優先非優先変換回路8
が出力する信号は、Hレベル又はLレベルの第2図内(
e)に示すような色優先オン/オフ信号をNAND回路
10へ出力する。
以下に色データ/優先非優先変換回路8が、例えば、第
2図内(e)の時刻t0から時刻t1に示すように!ル
ベルの信号を出力した場合について説明する。
2図内(e)の時刻t0から時刻t1に示すように!ル
ベルの信号を出力した場合について説明する。
今、色優先信号回路14から出力される色侵先2信号は
色優先を実行する17レベルであるので、NAND回路
l回路l力する色優先信号は、インバータ19にて反転
されHレベル状態である。よって、NAND回路10は
、第2図内(r)ノ時刻t。
色優先を実行する17レベルであるので、NAND回路
l回路l力する色優先信号は、インバータ19にて反転
されHレベル状態である。よって、NAND回路10は
、第2図内(r)ノ時刻t。
から時刻t1に示すように、Lレベルの信号をNAND
回路1!へ出力する。よって、色優先信号がLレベルで
あるとき、NAND回路l回路l力状態は、第2図内(
f)に示すように、色優先オン/オフ信号が反転した出
力状態となる。又、第1画面優先回路lは、透明色以外
の信号を出力しているので、NAND回路2はI−Iレ
ベルの信号をNAND回路11へ出力する。よって、N
AND回路11は、Hレベルの信号をフリップフロップ
回路12の入力端子DIO1NAND回路16及びNA
ND回路17へ出力する。
回路1!へ出力する。よって、色優先信号がLレベルで
あるとき、NAND回路l回路l力状態は、第2図内(
f)に示すように、色優先オン/オフ信号が反転した出
力状態となる。又、第1画面優先回路lは、透明色以外
の信号を出力しているので、NAND回路2はI−Iレ
ベルの信号をNAND回路11へ出力する。よって、N
AND回路11は、Hレベルの信号をフリップフロップ
回路12の入力端子DIO1NAND回路16及びNA
ND回路17へ出力する。
第2画面優先回路4は、今、総てのビットがl(Hレベ
ル)以外の信号を出力しているので、AND回路6は、
Lレベルの信号をNAND回路17とインバータ18を
介してN A N D回路16へ出力する。従って、N
AND回路16は、Lレベルの信号をフリップフロップ
回路12の入力端子D2に出力する。又、NAND回路
17は、トlレベルの信号をフリップフロップ回路12
の入力端子DI2に出力する。従って、フリップフロッ
プ回路12は、入力端子DIOに入力した夏]レベルの
信号を出力端子QOに、入力端子Dllに人力したLレ
ベルの信号を出力端子Qlに、入力端子DI2に入力し
たHレベルの信号を出力端子Q2にそれぞれ出力する。
ル)以外の信号を出力しているので、AND回路6は、
Lレベルの信号をNAND回路17とインバータ18を
介してN A N D回路16へ出力する。従って、N
AND回路16は、Lレベルの信号をフリップフロップ
回路12の入力端子D2に出力する。又、NAND回路
17は、トlレベルの信号をフリップフロップ回路12
の入力端子DI2に出力する。従って、フリップフロッ
プ回路12は、入力端子DIOに入力した夏]レベルの
信号を出力端子QOに、入力端子Dllに人力したLレ
ベルの信号を出力端子Qlに、入力端子DI2に入力し
たHレベルの信号を出力端子Q2にそれぞれ出力する。
よって、フリップフロップ回路12の出力端子QOは、
第2図内(g)の時刻t1から時刻t、に示すように、
■4レベルの信号をフリップフロップ回路3のイネイブ
ル端子へ遅延して出力し、前記出力端子Q1は、第2図
内(h)の時刻、から時刻t、に示すように、Lレベル
の信号をフリップフロップ回路7のイネイブル端子へ遅
延して出力し、前記出力端子Q2は、第2図内(i)の
時刻t1から時刻t!に示すように、Hレベルの信号を
フリップフロップ回路13のイネイブル端子へ遅延して
出力する。フリップフロップ回路3゜7及び13は、と
もにアクティブロウのイネイブル端子であるので、フリ
ップフロップ回路3及び13は、高インピーダンス状態
となり信号を出力しない。一方、フリップフロップ回路
7は、第2画面優先回路4が出力する、第2図内(d)
の時刻t。から時刻t、に01−■にて示される第2f
l先画面データを第2図内(Dの時刻[lから時刻t2
に示すように表示部へ出力する。
第2図内(g)の時刻t1から時刻t、に示すように、
■4レベルの信号をフリップフロップ回路3のイネイブ
ル端子へ遅延して出力し、前記出力端子Q1は、第2図
内(h)の時刻、から時刻t、に示すように、Lレベル
の信号をフリップフロップ回路7のイネイブル端子へ遅
延して出力し、前記出力端子Q2は、第2図内(i)の
時刻t1から時刻t!に示すように、Hレベルの信号を
フリップフロップ回路13のイネイブル端子へ遅延して
出力する。フリップフロップ回路3゜7及び13は、と
もにアクティブロウのイネイブル端子であるので、フリ
ップフロップ回路3及び13は、高インピーダンス状態
となり信号を出力しない。一方、フリップフロップ回路
7は、第2画面優先回路4が出力する、第2図内(d)
の時刻t。から時刻t、に01−■にて示される第2f
l先画面データを第2図内(Dの時刻[lから時刻t2
に示すように表示部へ出力する。
このように、色データ/優先非優先変換回路8h−1(
レベルの色優先オン/オフ信号を出力したとき、すなわ
ち、第1優先画面データよりも優先させたい色の表示デ
ータが第2画面優先回路4から出力されたとき、表示部
には第te先画面データは入力せず、第2優先画面デー
タが入力される。
レベルの色優先オン/オフ信号を出力したとき、すなわ
ち、第1優先画面データよりも優先させたい色の表示デ
ータが第2画面優先回路4から出力されたとき、表示部
には第te先画面データは入力せず、第2優先画面デー
タが入力される。
よって、表示画面には第1優先画面より手前に第2優先
画面データが表示される。
画面データが表示される。
次に、色データ/優先非優先変換回路8が、第2図内(
e)の時刻t、から時刻ttに示すように、Lレベルの
色優先オン/オフ信号を出力した場合について、上述し
た説明順序と同様に説明する。
e)の時刻t、から時刻ttに示すように、Lレベルの
色優先オン/オフ信号を出力した場合について、上述し
た説明順序と同様に説明する。
NAND回路!0は、第2図内(f)の時刻1+から時
刻t、に示すように、Hレベルの信号を出力し、NAN
D回路2は前述の場合と同様にHレベルの信号を出力す
るので、NAND回路11は、Lレベルの信号を出力す
る。又、AND回路6は、前述の場合と同様にLレベル
の信号を出力するので、フリップフロップ回路12の入
力端子DIOにはLレベルの信号が入力し、前記入力端
子DI+にはHレベルの信号が人力し、直配入力端子D
I2には1ルベルの信号が入力する。したがって、フリ
ップフロップ回路12の出力端子QOは、第2図内(g
)の時刻すから時刻t3に示すように、Lレベルの信号
をフリップフロップ回路3のイネイブル端子へ出力し、
前記出力端子Q1は、第2図内(h)の時刻t、から時
刻t3に示すように、Hレベルの信号をフリップフロッ
プ回路7のイネイブル端子へ出力し、前記出力端子Q2
は、第2図内(i)の時刻t、から時刻t3に示すよう
に、■4レベルの信号をフリップフロップ回路13のイ
ネイブル端子へ出力する。よって、フリップフロップ回
路7及び13は信号を出力せず、フリップフロップ回路
3は、第2図内(c)の時刻t、から時刻t、に3Hに
て示される第1優先画面データを第2図内(Dの時刻t
、から時刻t3に示すように表示部へ出力する。
刻t、に示すように、Hレベルの信号を出力し、NAN
D回路2は前述の場合と同様にHレベルの信号を出力す
るので、NAND回路11は、Lレベルの信号を出力す
る。又、AND回路6は、前述の場合と同様にLレベル
の信号を出力するので、フリップフロップ回路12の入
力端子DIOにはLレベルの信号が入力し、前記入力端
子DI+にはHレベルの信号が人力し、直配入力端子D
I2には1ルベルの信号が入力する。したがって、フリ
ップフロップ回路12の出力端子QOは、第2図内(g
)の時刻すから時刻t3に示すように、Lレベルの信号
をフリップフロップ回路3のイネイブル端子へ出力し、
前記出力端子Q1は、第2図内(h)の時刻t、から時
刻t3に示すように、Hレベルの信号をフリップフロッ
プ回路7のイネイブル端子へ出力し、前記出力端子Q2
は、第2図内(i)の時刻t、から時刻t3に示すよう
に、■4レベルの信号をフリップフロップ回路13のイ
ネイブル端子へ出力する。よって、フリップフロップ回
路7及び13は信号を出力せず、フリップフロップ回路
3は、第2図内(c)の時刻t、から時刻t、に3Hに
て示される第1優先画面データを第2図内(Dの時刻t
、から時刻t3に示すように表示部へ出力する。
このように、色データ/優先非優先変換回路8がLレベ
ルの色侵先オン/オフ信号を出力したとき、すなわち、
第1優先画面データよりも優先させたい色の表示データ
か第2画面優先回路4から出力していないとき、表示部
には第1優先画面データが入力され、表示画面には第1
優先画面データが表示される。
ルの色侵先オン/オフ信号を出力したとき、すなわち、
第1優先画面データよりも優先させたい色の表示データ
か第2画面優先回路4から出力していないとき、表示部
には第1優先画面データが入力され、表示画面には第1
優先画面データが表示される。
このように、色優先オン/オフ信号が1ルベルのとき、
表示部には第2優先画面データが表示され、色優先オン
/オフ信号がLレベルのとき、表示部には第1優先画面
データが表示される。
表示部には第2優先画面データが表示され、色優先オン
/オフ信号がLレベルのとき、表示部には第1優先画面
データが表示される。
次に、第1画面優先回路l及び第2画面優先回路4とら
に透明色の表示データ、すなわち:4ビツトのデータが
総てlの表示データを出力した場合について説明する。
に透明色の表示データ、すなわち:4ビツトのデータが
総てlの表示データを出力した場合について説明する。
AND回路6は[■レベルの信号を出力し、NAND回
路2はLレベルの信号を出力する。NAND回路2がL
レベルの信号を出力することでNAND回路11は、色
優先オン/オフ信号のI]レベル又はLレベルに関係な
く、常にI]レベルの信号を出力する。よって、フリッ
プフロップ回路12の入力端子DIOにはI−ルベルの
信号が常に入力され、前記入力端子DI+にも■]レベ
ルの信号が常に人力され、前記入力端子DI2にはLレ
ベルの信号が常に入力される。従って、上述したように
、フリップフロップ回路3及び7は高インピーダンス状
態となり信号を出力しないが、フリップフロップ回路1
3は、電源Vccが出力する定電圧を表示部へ常に出力
する。このフリップフロップ回路13か出力する信号は
、透明色を表わす信号なので、表示部には透明色が表示
される。換言すれば表示部には何も表示されない。
路2はLレベルの信号を出力する。NAND回路2がL
レベルの信号を出力することでNAND回路11は、色
優先オン/オフ信号のI]レベル又はLレベルに関係な
く、常にI]レベルの信号を出力する。よって、フリッ
プフロップ回路12の入力端子DIOにはI−ルベルの
信号が常に入力され、前記入力端子DI+にも■]レベ
ルの信号が常に人力され、前記入力端子DI2にはLレ
ベルの信号が常に入力される。従って、上述したように
、フリップフロップ回路3及び7は高インピーダンス状
態となり信号を出力しないが、フリップフロップ回路1
3は、電源Vccが出力する定電圧を表示部へ常に出力
する。このフリップフロップ回路13か出力する信号は
、透明色を表わす信号なので、表示部には透明色が表示
される。換言すれば表示部には何も表示されない。
次に、色優先信号回路14から色優先を実行しない、■
ルーベルの信号を出力した場合、アクティブローのイネ
イブル端子を有するバッファ回路5は、高インピーダン
ス状態となるので、第2優先画面データが色データ/優
先非優先変換回路8に入力することはない。よって、N
AND回路IOは常にHレベルの信号を出力するので、
第1画面優先回路lが透明色のデータを出力しない限り
、NAND回路11はLレベルの信号を常に出力する。
ルーベルの信号を出力した場合、アクティブローのイネ
イブル端子を有するバッファ回路5は、高インピーダン
ス状態となるので、第2優先画面データが色データ/優
先非優先変換回路8に入力することはない。よって、N
AND回路IOは常にHレベルの信号を出力するので、
第1画面優先回路lが透明色のデータを出力しない限り
、NAND回路11はLレベルの信号を常に出力する。
よって、前述したように、フリップフロップ回路3のみ
が作動し、表示部には、第1優先画面データが表示され
る。
が作動し、表示部には、第1優先画面データが表示され
る。
尚、第1画面優先回路lが透明色の表示データを出力し
た場合、NAND回路11は、Hレベルの信号を出力す
るので、前述したように、フリップフロップ回路7が作
動し、表示部には第2優先画面データが表示されること
になる。
た場合、NAND回路11は、Hレベルの信号を出力す
るので、前述したように、フリップフロップ回路7が作
動し、表示部には第2優先画面データが表示されること
になる。
以上のように、色優先を実行させたい場合、色優先指定
しノスタに優先させたい色を指定する信号を人力すれば
、第2優先画面データ内から指定した色のみが、第1優
先画面データよりも優先され、表示画面において最も手
前に表示される。このように本発明の色優先回路は、色
単位で表示画面の優先順位をつけることができる。
しノスタに優先させたい色を指定する信号を人力すれば
、第2優先画面データ内から指定した色のみが、第1優
先画面データよりも優先され、表示画面において最も手
前に表示される。このように本発明の色優先回路は、色
単位で表示画面の優先順位をつけることができる。
尚、本実施例において、画面表示する表示データを作成
する回路は2つであったが、これに限らず、本実施例を
応用することで3つ以上でも良い。
する回路は2つであったが、これに限らず、本実施例を
応用することで3つ以上でも良い。
[発明の効果]
以上詳述したように本発明によれば、色優先指定部に特
定の色情報を指定し、表示優先順位か低順位の画面表示
情報内から指定した色情報を検出したとき、表示情報決
定部は画面表示情報の画面表示優先順位を制御するので
、表示優先順位が低順位であることに関係なく、色優先
指定部に指定された色情報は、第1優先順位の画面デー
タより表示画面の最も手前側に表示することができる。
定の色情報を指定し、表示優先順位か低順位の画面表示
情報内から指定した色情報を検出したとき、表示情報決
定部は画面表示情報の画面表示優先順位を制御するので
、表示優先順位が低順位であることに関係なく、色優先
指定部に指定された色情報は、第1優先順位の画面デー
タより表示画面の最も手前側に表示することができる。
このように、本発明の色優先回路は、色情報単位で最優
先して画面表示することができる。
先して画面表示することができる。
第1図は、本発明の色優先回路の一実施例を示す回路図
、第2図は、第1図に示す回路内の主要部における出力
信号のタイムチャート図、第3図は、色優先しジ入夕に
設定されろ色データの−例を示す図、第4図ないし第6
図は、従来の画像処理における画面状態を示す図である
。 ■・・・第1画面優先回路、4・・・第2画面優先回路
、訃・・色データ/優先非優先変換回路、9・・・色侵
先指定レジスタ、 X4・・・色優先信号回路。
、第2図は、第1図に示す回路内の主要部における出力
信号のタイムチャート図、第3図は、色優先しジ入夕に
設定されろ色データの−例を示す図、第4図ないし第6
図は、従来の画像処理における画面状態を示す図である
。 ■・・・第1画面優先回路、4・・・第2画面優先回路
、訃・・色データ/優先非優先変換回路、9・・・色侵
先指定レジスタ、 X4・・・色優先信号回路。
Claims (1)
- (1)画面表示される情報を設定された表示優先順位に
従い出力する複数の画面作成回路と、表示優先順位が低
順位である画面表示情報内の特定の色情報を指定する色
優先指定部と、前記色優先指定部に指定された特定の色
情報を検出したとき信号を出力する色情報検出部と、色
情報検出部が出力する信号に従い、前記画面作成回路が
出力する情報の画面表示優先順位を制御する表示情報決
定部とを備えたことを特徴とする色優先回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63145109A JP2758171B2 (ja) | 1988-06-13 | 1988-06-13 | 色優先回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63145109A JP2758171B2 (ja) | 1988-06-13 | 1988-06-13 | 色優先回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01314088A true JPH01314088A (ja) | 1989-12-19 |
JP2758171B2 JP2758171B2 (ja) | 1998-05-28 |
Family
ID=15377590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63145109A Expired - Fee Related JP2758171B2 (ja) | 1988-06-13 | 1988-06-13 | 色優先回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2758171B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06181579A (ja) * | 1992-10-14 | 1994-06-28 | Hudson Soft Co Ltd | 画像処理装置 |
JP2009098376A (ja) * | 2007-10-16 | 2009-05-07 | Toyota Motor Corp | 画像生成装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60220387A (ja) * | 1984-04-13 | 1985-11-05 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | ラスタ走査表示装置 |
JPS62248076A (ja) * | 1986-04-22 | 1987-10-29 | Fujitsu Ltd | 画面表示装置 |
JPS6385596A (ja) * | 1986-09-29 | 1988-04-16 | 株式会社アスキ− | 表示制御装置 |
-
1988
- 1988-06-13 JP JP63145109A patent/JP2758171B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60220387A (ja) * | 1984-04-13 | 1985-11-05 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | ラスタ走査表示装置 |
JPS62248076A (ja) * | 1986-04-22 | 1987-10-29 | Fujitsu Ltd | 画面表示装置 |
JPS6385596A (ja) * | 1986-09-29 | 1988-04-16 | 株式会社アスキ− | 表示制御装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06181579A (ja) * | 1992-10-14 | 1994-06-28 | Hudson Soft Co Ltd | 画像処理装置 |
JP2009098376A (ja) * | 2007-10-16 | 2009-05-07 | Toyota Motor Corp | 画像生成装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2758171B2 (ja) | 1998-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5023603A (en) | Display control device | |
US5585864A (en) | Apparatus for effecting high speed transfer of video data into a video memory using direct memory access | |
US5880741A (en) | Method and apparatus for transferring video data using mask data | |
US4725833A (en) | Tone control device in monochromatic tone display apparatus | |
JPH08137430A (ja) | 半導体集積回路 | |
JPH01314088A (ja) | 色優先回路 | |
JP3164379B2 (ja) | パレット装置 | |
JPH11231847A (ja) | 液晶ディスプレイ・コントローラ | |
JP3090714B2 (ja) | 集積回路 | |
JP2625221B2 (ja) | 画像表示装置 | |
JP2885580B2 (ja) | 蛍光表示管制御装置 | |
JPS6183593A (ja) | Lcdにおける表示修飾制御方式 | |
KR900002793B1 (ko) | Crt디스플레이의 그림과 문자비데오패턴 선택회로 | |
JPS6234195A (ja) | 自動位相検出回路 | |
JPH02163793A (ja) | グラフィックス表示装置 | |
GB2151824A (en) | Video display control apparatus | |
JPS63257793A (ja) | 複数画面のプライオリテイ表示回路 | |
JPH06301013A (ja) | 液晶表示装置 | |
JPH02183486A (ja) | Ram制御回路 | |
JPH0654420B2 (ja) | 液晶表示装置のインタ−フエ−ス回路 | |
JPH0287194A (ja) | デイスプレイ制御回路 | |
JPS62121491A (ja) | 画面合成回路 | |
JPH02100089A (ja) | 文字表示装置 | |
JPH0664440B2 (ja) | カラー表示制御回路 | |
JPS6277665A (ja) | 割込制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |