JPH02163793A

JPH02163793A - グラフィックス表示装置

Info

Publication number: JPH02163793A
Application number: JP63319040A
Authority: JP
Inventors: Hajime Maekawa; 肇前川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-12-16
Filing date: 1988-12-16
Publication date: 1990-06-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、ビットマツプ画像データをマルチウィンドウ
表示するグラフィックス表示装置に関する。

従来の技術従来、マルチウィンドウ表示装置は、ビットマップタス
ク表示装置と、例えば、ＵＮＩＸのようなマルチタスク
Ｏ８で制御されるホストコンピュータとを組み合せて実
現されている。また、従来の表示装置では、ビットマツ
プラスタメモリは、だた１つであって、表示されている
イメージと１対１に対応している。ウィンドウの重ね合
わせ（オーバラップ）の時、最も優先度の調いウィンド
ウ、則ち、見た目に最も手前に見えるウィンドウによっ
て隠されたように見える、その他のウィンドウの画像デ
ータは、実際にタスクメモリから失１われでしまう。一
方、＝ルチウ・ンドウの仕様形態から最も優先度の高い
ウィンドウは、ただ１つと言うことはなく、必要に応じ
て、隠されていた部分を再び表示し直す事が必ず起こる
。従って、従来の装置では、このような表示順位の変更
に備えて、ホストコンピュータのメインメモリ内に重な
りあった部分の画像データを常に保持するようにしてい
る。

発明が解決しようとする課題しかるに、このような従来の表示システムでは、ホスト
コンピュータのメインメモリ内に保存すべき画像データ
は、決して少なくはなく、貴重なホストコンピュータの
メモリを大量に浪費してしまう。従って、保存すべきデ
ータを最小限に押えるようにしなければならない。また
、データ量が少ない方がデータの転送速度からも、再表
示のオーバヘッドから考えても望ましい。だたし、最も
最適なデータの保存を考えるとき、特に、ウィンドウが
数多くあり、多くの場所で重ね合わせが同時に起こって
いる場合など、このデータの保存のための計算は複雑に
なり、これも、貴重なＣＰＵ時間を浪費することになる
。

従って、従来の表示装置で、オーバーラッピング・マル
チウィンドウ表示を行おうとすれば、ＣＰＵメモリ、Ｃ
ＰＵ時間の浪費など、極めてオーバヘッドが大きく、実
用的な速度を確保するため、巨大なＣＰＵ実メモリ空間
、及び、高速なＣＰＵが不可欠になる。一般に、マルチ
ウィンドウシステムは、ユーザインタフェースがよいこ
とが特徴であり、このようなオーバヘッドは極力減らさ
なければならない。

本発明はこのような従来の表示装置の問題点に鑑みてな
されたものであって、ホストコンピュータのメモリ空間
を消費することなく高速でマルチウィンドウの画像表示
を行うことができるグラフィックス表示装置を提供する
ことを技術的課題とする。

課題を解決するための手段本願の請求項１の発明は画像データを与えるホストコン
ピュータ及びディスプレイ装置に接続され、ディスプレ
イ上に任意の大きさのウィンドウを複数個表示するグラ
フィックス表示装置であって、ウィンドウ毎に縦続接続
して設けられ、各ウィンドウの画素データを記憶するタ
スクメモリ１、ディスプレイ上でのウィンドウの位置を
保持するオフセットレジスタ、ディスプレイ上でのウィ
ンドウの大きさを保持するサイズレジスタ、当該ウィン
ドウの優先順位データを保持するプライオリティレジス
タ、及び、縦続接続された各ウィンドウについて重複す
る領域の画素データをプライオリティレジスタの優先順
位データに基づき優先順位を判別して読み出す表示順位
比較手段を有する複数のウィンドウメモリと、前記ウィ
ンドウメモリと縦続接続され、ディスプレイの背景の画
素データ及び最低レベルの優先順位データを保持するバ
ックグラウンドレジスタと、前記ディスプレイ装置の表
示アドレスを発生すると共に、該表示アドレスに応じて
前記バックグラウンドレジスタ及び前記縦続接続された
ウィンドウメモリから読み出された画像データを前記デ
ィスプレイ装置に与えるタスク制御手段とを有すること
を特徴とするものである。

また、本願の請求項２の発明は、前記ウィンドウ内の表
示順位比較手段は、前記他のウィンドウメモリまたはバ
ックグラウンドレジスタより読み出された画素データ及
び優先順位データが与えられ、当該ウィンドウメモリの
優先順位データと与えられた優先順位データとを比較す
る比較手段と、当該ウィンドウメモリ内の画素データと
与えられた画素データ、及び当該ウィンドウメモリ内の
優先順位データと与えられた優先順位データを前記比較
手段の比較出力に基づいて選択するスイッチ手段とを有
し、より優先順位の高い画素データ及び優先順位データ
を出力するものであることを特徴とするものである。

作用このような特徴を有する本願の請求項１の発明によれば
、複数のウィンドウメモリにウィンドウのサイズ及びウ
ィンドウの位置を保持するオフセットを定めるとともに
、優先順位をプライオリティレジスタに与え画像データ
をタスクメモリに与えるようにしている。そしてウィン
ドウメモリを縦続接続することによって表示順位比較手
段により重複する領域では最優先順位の画素データを読
み出すようにしている。そしてこれと縦続接続されたバ
ックグラウンドレジスタに与えられた画像データにより
表示面全体の背景を読み出してタスク制御手段を介して
接続されるディスプレイ上に任意のウィンドウを表示す
るようにしている。

また、本願の請求項２の発明は、表示順位比較手段を他
のウィンドウメモリやバックグラウンドレジスタから読
み出された画素データ及び優先順位データと当該ウィン
ドウの優先順位データとを比較し、その比較結果に基づ
いてより優先順位の高い画素データを表示して出力する
ようにしており、このような表示順位比較手段を有する
ウィンドウを縦続接続することによって最も優先順位の
高い画像データのみをディスプレイ上に表示するように
している。

実施例第１図は、本発明の１実施例を示す図である。

図において、１は、本発明の表示装置を制御するための
ホストコンピュータであり、２は、このコンピュータに
組み合わされる、本発明の１実施例に従って作られたグ
ラフィックス表示装置、９は、前記表示装置の出力に応
答できるＣＲＴディスプレイである。ここで、ホストコ
ンピュータ１は、前記本実施例の表示装置２の入出力信
号群を発生、または、読み出せるものであれば、いかな
る周知の装置であってもよい。また、ＣＲＴディスプレ
イ９は、表示装！２の出力する信号２３を入力できるも
のであれば、どのようなディスプレイであってもよい。

本実施例の表示装置２は、１０２４Ｘ１０２４のビット
マツプ表示装置であり、モノクローム２５８ｐａ調の表
示を行うことができ、最大３つの独立したウィンドウを
提示することができるように作られている。

次に表示装置２の構成について説明する。表示装置２は
背景色データ１９と、背景に相当する最低レベルの優先
度（プライオリティ）データ２０を設定しであるバック
グラウンドレジスタ３と、ウィンドウを制御する複数の
ウィンドウメそり４゜５、θが設けられる。また、ウィ
ンドウメモリ４゜５．６に、ビデオアドレス信号２Ｅｌ
、２７をあたえ、ウィンドウメモリから出力された信号
２５を映像信号２８に変換するタスク制御回路７と、本
表示装置をホストコンピュータ１のＣＰＵコントロール
バス１１と、ＣＰＵアドレスバス１２、ＣＰＵデータバ
ス１３に接続し、ウィンドウデータ１７、ウィンドウア
ドレス１８、及び、各種セレクト信号群１４．　１６．
　　ＩＥ！を生成して各ウィンドウメモリ４．　５．　
８に供給するバス制御回路８とを存している。バックグ
ラウンドレジスタ３、および、ウィンドウメモリ４．　
５．　６は、それぞれ、１９，２１．２３のビデオデー
タバス、および、プライオリティバス２０，２２．２４
でカスケード接続されて最優先データ選別回路を形成し
ている。

第４図は、本実施例の表示装置によって、マルチウィン
ドウ表示を行った例である。図において、表示アドレス
は画面左下角をＯとし、横方向をＸ軸、縦方向をＹ軸に
設定している。第４図のウィンドウ１は、第１図のウィ
ンドウメモリ１が担当して表示を行い、同様にして、ウ
ィンドウ２は、ウィンドウメモリ２、ウィンドウ３は、
ウィンドウメモリ３がその表示を担当する。この表示例
では、ウィンドウ１が最もプライオリティが高く設定さ
れており、最も全面に表示される。前記したように、背
景のプライオリティは最も低いから、プライオリティ順
でいえば、ウィンドウ１が最も高く、次に、ウィンドウ
２、ウィンドウ３、背景の順になる。

次に、本実施例の表示装置の各部について詳細に説明す
る。

第５図は、ウィンドウメモリの構成を示す図である。１
０１は、ウィンドウの表示順位を設定するためのプライ
オリティレジスタであり、２５５が最も優先度が高くな
るように決められている。

本実施例では、比較すべきデータは４種類であるから、
２ビツトの巾があればよいが、他のバス巾に合わせるた
め８ビツトとしたためである。これは、構成によって任
意であり、０を最優先にしてもよいが、このときは、プ
ライオリティ比較回路の出力を反転させる必要がある。

１０２は、ウィンドウのＸ方向の開始位置を示すＸオフ
セットレジスタ、１０３は、ウィンドウのＸ方向の開始
位置を示すＹオフセットレジスタである（第４図のオフ
セット位置の座標）。１０４は、ウィンドウの横方向の
大きさを示すＸサイズレジスタ、　（第４図のＸ−８Ｉ
　ＺＥ）、１０５は、Ｙウィンドウの縦方向の大きさを
示すサイズレジスタ、　（第４図のＹ−８Ｉ　ＺＥ）で
ある。これらは、バス制御回路８により生成されるセレ
クト信号により選択され、ホストコンピュータ１から設
定可能になっている。１０６は、５１２Ｘ５１２画素の
ビットマツプラスタメモリで、ラスダメモリ上の１つの
アドレスが表示されたウィンドウの１点に相当する。ま
た、本実施例では、上記タスクメモリは、デュアルポー
トメモリで構成される。デュアルポートメモリの一方の
入出力ポートはウィンドウアドレスバス、ウィンドウデ
ータバス、及びバス制御回路８を通じて、ＣＰＵアドレ
スバス１２、ＣＰＵデータバス１３に接続され、もう一
方は読みだし専用となり、アドレス変換回路１０９から
入力される読出しアドレスにより、データが確定する。

確定したデータはローカルビデオデータバスを通じてプ
ライオリティ制御回路１０７に与えられる。プライオリ
ティ制御回路１０７は優先順位を判別し、優先データを
選別するものである。

Ｘ、　　Ｙのオフセットレジスタ１０２，１０３とＸＩ
Ｙのサイズレジスタ１０４．　１０５の出力はウィンド
ウ制御回路１０８に与えられる。ウィンドウ制御回路１
０８はオフセットレジスタ１０２，１０３と、サイズレ
ジスタ１０４．１０５の内容と、Ｘ、Ｙ座標でアドレス
されるビデオアドレスバスとを比較して、メモリセレク
ト信号、および、プライオリティ制御回路１０７のイネ
ーブル信号を作り出すものである。ここでプライオリテ
ィ制御回路１０７及びウィンドウ制御回路１０８は、縦
続接続された各ウィンドウについて重複する領域の画素
データをプライオリティレジスタの優先順位に基づき優
先順位を判別して読み出す表示順位比較手段を構成して
いる。１０９は、アドレス変換回路であり、Ｘ、　　Ｙ
！ｆｆでアドレスされるビデオデータバスを、タスクメ
モリ読出しのための読出しアドレスを生成するものであ
る。

第６図は、タスク制御回路７の構成を示す図である。２
０１は、本表示装置のドツトクロックを作り出すドツト
クロック発生回路、２０２は、本表示装置のビデオＸア
ドレスを生成するカウンタである。本実施例ではＸ方向
が１０２４であるため、１０桁のバイナリカウンタを使
用する。２０３は、同様に、ビデオＸアドレスを生成す
るカウンタである。Ｘ方向のアドレスも１０２４である
から１０桁のバイナリカウンタを使用する。２０４は、
ディスプレイを制御するための同期信号を発生するため
の同期信号発生回路であり、２０５は、ビデオデータバ
スの信号をドツトクロックに従ってアナログ信号に直す
Ｄ／Ａコンバータである。

第２図は、プライオリティ制御回路１０７の詳細な構成
を示す図である。本図において５１，５２．５３，６４
は、ゲート信号によって、スイッチ可能なバッファ型の
スイッチ手段であり、ゲート信号が”０”のとき、スイ
ッチが入る様になっている。バッファ５１はビデオデー
タバス、バッファ５ａはビデオプライオリティバス、５
２はローカルビデオデータバス、バッファ５４はローカ
ルプライオリティバスを各々入力としている。また、バ
ッファ５１．５２の出力端が共通接続されて本回路の出
力データとなり、５２．５４の出力端が共通接続されて
、本回路の出力ブライオリティとなる。６５は、入力端
子Ａ、　　Ｈに与えられる２つのプライオリティデータ
を比較するためのコンパレータであって、比較手段を構
成している。

本コンパレータ５５は、入力Ａが、入力Ｂよりも大であ
ったならば、出力端子Ａ＞Ｂが、′真”になる。いま、
この信号をバッファ５１．５３のゲート端子に分配し、
一方、Ａ＞Ｂ信号を反転した信号を、バッファ５２．５
４のゲート端子に分配する。図において、５６は、外部
からのイネーブル信号を加えるためのＮＡＮＤゲート、
５７はインバータである。上記したように本プライオリ
ティ制御回路１０７は、優先順位をもつデータを選別す
ることができる。

次に、第１図を参照しつつ本実施例の全体の動作を説明
する。

第１図において、各ウィンドウメモリ４〜６は、バス制
御回路８により、ホストコンピュータエから見ると一般
のメモリと変らない。従って、ホストコンピュータ１か
らは、だた、ビットマツプのデータを、ウィンドウメモ
リ４〜６に書き込むだけでよい。また、ウィンドウの位
置は、Ｘオフセットレジスタ１０２、Ｙオフセットレジ
スタ１０３に書き込むことにより、画面上の任意の場所
に表示でき、更に、ウィンドウの大きさは、Ｘ、　　Ｙ
のサイズレジスタ１０４，１０５に書き込むだけで設定
できるようになっている。また、ウィンドウの表示順は
、本表示装置では管理できないので、これだけは、ホス
トコンピュータ側で制御する必要がある。ただし、あく
まで表示順の管理だけでよく、隠れた部分のデータを退
避したり、どこが隠れるのかを計算しないでよい。

一方、表示装置側では、タスク制御回路７が、表示用の
ビデオアドレスを生成する。このアドレスは、現在表示
されている画面上の１点をあられす。従ってこのアドレ
スを元に、各ウィンドウメモリ４〜６のウィンドウ制御
回路１０８が、Ｘ。

Ｙオフセットレジスタ１０２，１０３．Ｘ、Ｙサイズレ
ジスタ１０４，１０５とを比較して、現在表示されてい
る点が、ウィンドウ内部にあるかどうか判別する。これ
を判別するには、Ｘ座標、Ｙ座標共、アドレスが、オフ
セットアドレスＸ、　　Ｙすなわち、オフセットレジス
タ１０２．１０３の値よりもおおきく、かつ、オフセッ
トアドレスに、Ｘｌ　Ｙ方向の大きさ、すなわち、ＸＩ
　Ｙサイズレジスタ１０４．　１０５の値をそれぞれ加
えたものよりも小さいときを発見できればよい。つまり
、いま、Ｘｌ　ｙをビデオアドレスとすると、オフセッ
トＸ＜ｘ＜オフセットＸＩサイズＸかつオフセットＹくｙ〈オフセットＹ＋サイズＹのときであ
ればよい。このとき、ラスターメモリ１０６および、プ
ライオリティ制御回路１０７に、それぞれ、セレクト信
号、イネーブル信号が送られる。ただし、オフセットＸ
１Ｙ、　　サイズＸ、　　Ｙどちらも正の値であり、更
に、サイズに関しては、ラスターメモリの大きさ、つま
り、本実施例では、Ｘｌ　Ｙとも５１２を越えないこと
が条件である。

ここで、ラスターメモリ１０６にイネーブル信号が送ら
れると、ローカルビデオデータバスにデータが乗せられ
る。いま、ウィンドウメモリ４を考えると、このデータ
信号と、プライオリティの組は、バックグラウンドレジ
スタのデータとプライオリティの組との間で優先順位の
選別が行われ、（一般には、ウィンドウメモリ４のデー
タの方が優先度が高い）優先度の高いデータとプライオ
リティの組がウィンドウメモリ５に送られる。更に、ウ
ィンドウメモリ５．　８についても、同様の事が行われ
るから、結局、ウィンドウメモリ６の出力は、そのビデ
オアドレス点での最大のデータを示すことになる。

従って、ラスタ制御回路７では、発生したアドレスに対
応するデータ、すなわち、ウィンドウメモリ６からの出
力をただＤ／Ａ変換してビデオ信号を作り出すだけでよ
い。

上記してきたように、本実施例の表示装置によれば、ホ
ストコンピュータはウィンドウの重なりを考慮し、また
、隠れる部分のデータの退避になんら気を配ることなく
マルチウィンドウ表示を行うことができる。

本実施例では、モノクローム表示を扱ったがカラ一対応
も簡単にできる。例えば、ラスタ制御回路において、カ
ラールックアップテーブルをおき、Ｄ／Ａコンバータを
３個使用してもよい。また、さらに色分解能を得たけれ
ば、本表示装置をＲ１Ｇ１　Ｂそれぞれに配置し、３つ
の表示装置を並列に動作させればよい。ウィンドウの数
も本実施例では３個であるが、プライオリティバス巾を
広げてゆくことにより、原理的にはいくつでも可能であ
る。また、ウィンドウメモリの解像度、則ち、ラスタメ
モリの大きさは、ビットマツプディスプレイの解像度と
は無関係に設定してもよい。

発明の効果このように本発明によれば、ホストコンピュータ側に画
像データを持ち画像データを処理する必要がなく、専用
のグラフィックス表示装置の各ウィンドウに画素データ
として与えるだけでグラフィックス表示装置側で優先順
位を判別してａｉ先順位のみを表示することができる。

従って、ホストコンピュータ側に、巨大な実メモリ空間
、高速ＣＰＵを持たなくとも、オーバーヘッドなくオー
バーラッピングマルチ表示を行うことができるという効
果が得られる。

【図面の簡単な説明】第１図は、本発明の請求項（１）の実施例の構成を示す
図、第２図は本発明の請求項（２）の実施例の構成を示
す図、第３図は、本実施例による複数ドウメモリの構成
を示す図、第６図は、第１図におけるラスタ制御回路の
構成を示す図である。１・・・ホストコンピュータ、　　２・・・グラフィッ
クス表示装置、　　３・・・バックグラウンドレジスタ
、４・・・ウィンドウメモリ１．５・・・ウィンドウメ
モリ２．６・・・ウィンドウメモリ３．７・・・ラスタ
制御回路、　　８・・・バス制御回路、　　９・・・デ
ィスプレイ、　　１１・・・ＣＰＵコントロールバス、
１２・・・ＣＰＵアドレスバス、　　１３・・・ＣＰＵ
データバス、　　１４・・・セレクト信号群１、　１５
・・・セレクト信号群２、　１６・・・セレクト信号群
３．１７・・・ウィンドウデータバス、　　１８・・・
ウィンドウアドレスバス、　　１９・・・ビデオデータ
バス、２０・・・プライオリティバス、　　２１・・・
ビデオデータバス、　　２２・・・プライオリティバス
、　　２３・・・ビデオデータバス、　　２４・・・プ
ライオリティバス、２５・・・ビデオデータバス、　　
２６・・・ビデオアドレスバスＸ１　２７・・・ビデオ
アドレスバスＹ。５１、　５２．　５３．　５４・・・バッフ１、　５５
・・・コンパレータ、　　５６・・・ＮＡＮＤゲート、
５７・・・インバータ、　　６０・・・最低レベル回路
、６１．６２，８３．６４・・・優先順位選別回路、１
０１・・・プライオリティレジスタ、　　１０２・・・
Ｘオフセットレジスタ、　　１０３・・・Ｙオフセット
レジスタ、１０４・・・Ｘサイズレジスタ、　　１０５
・・・Ｙサイズレジスタ、　　１０６・・・ラスタメモ
リ、１０７・・・プライオリティ制御回路、　　１０８
・・・ウィンドウ制御回路、　　１０９・・・アドレス
変換回路、２０１・・・ドツトクロック発生回路、２０
２，２０３・・・カウンタ、　　２０４・・・同期信号
発生回路、２０５・・・Ｄ／Ａコンバータ。代理人の氏名　弁理士　粟野　重孝　はか１名第図

Claims

【特許請求の範囲】

（１）画像データを与えるホストコンピュータ及びディ
スプレイ装置に接続され、ディスプレイ上に任意の大き
さのウィンドウを複数個表示するグラフィックス表示装
置であって、ウィンドウ毎に縦続接続して設けられ、各
ウィンドウの画素データを記憶するラスタメモリ、ディ
スプレイ上でのウィンドウの位置を保持するオフセット
レジスタ、ディスプレイ上でのウィンドウの大きさを保
持するサイズレジスタ、当該ウィンドウの優先順位デー
タを保持するプライオリティレジスタ、及び、縦続接続
された各ウィンドウについて重複する領域の画素データ
をプライオリティレジスタの優先順位データに基づき優
先順位を判別して読み出す表示順位比較手段を有する複
数のウィンドウメモリと、前記ウィンドウメモリと縦続
接続され、ディスプレイの背景の画素データ及び最低レ
ベルの優先順位データを保持するバックグラウンドレジ
スタと、前記ディスプレイ装置の表示アドレスを発生す
ると共に、該表示アドレスに応じて前記バックグラウン
ドレジスタ及び前記縦続接続されたウィンドウメモリか
ら読み出された画像データを前記ディスプレイ装置に与
えるラスタ制御手段とを有することを特徴とするグラフ
ィックス表示装置。
（２）前記ウィンドウ内の表示順位比較手段は、前記他
のウィンドウメモリまたは、バックグラウンドレジスタ
より読み出された画素データ及び優先順位データが与え
られ、当該ウィンドウメモリの優先順位データと与えら
れた優先順位データとを比較する比較手段と、当該ウィ
ンドウメモリ内の画素データと与えられた画素データ、
及び当該ウィンドウメモリ内の優先順位データと与えら
れた優先順位データを前記比較手段の比較出力に基づい
て選択するスイッチ手段とを有し、より優先順位の高い
画素データ及び優先順位データを出力するものであるこ
とを特徴とする請求項１記載のグラフィックス表示装置
。