KR940001668B1 - 컴퓨터시스템의 출력디스플레이를 신속하게 소거하는 개량된 장치 - Google Patents

컴퓨터시스템의 출력디스플레이를 신속하게 소거하는 개량된 장치 Download PDF

Info

Publication number
KR940001668B1
KR940001668B1 KR1019900006025A KR900006025A KR940001668B1 KR 940001668 B1 KR940001668 B1 KR 940001668B1 KR 1019900006025 A KR1019900006025 A KR 1019900006025A KR 900006025 A KR900006025 A KR 900006025A KR 940001668 B1 KR940001668 B1 KR 940001668B1
Authority
KR
South Korea
Prior art keywords
memory
output
frame number
frame
location
Prior art date
Application number
KR1019900006025A
Other languages
English (en)
Other versions
KR900016855A (ko
Inventor
선츄쳉
에르진 세더
Original Assignee
선 마이크로시스템즈 인코오퍼레이티드
마이클 에이치. 모리스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선 마이크로시스템즈 인코오퍼레이티드, 마이클 에이치. 모리스 filed Critical 선 마이크로시스템즈 인코오퍼레이티드
Publication of KR900016855A publication Critical patent/KR900016855A/ko
Application granted granted Critical
Publication of KR940001668B1 publication Critical patent/KR940001668B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/024Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour registers, e.g. to control background, foreground, surface filling
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/399Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Studio Circuits (AREA)
  • Debugging And Monitoring (AREA)

Abstract

내용 없음.

Description

컴퓨터시스템의 출력디스플레이를 신속하게 소거하는 개량된 장치
제1도는 컴퓨터 출력장치에 디스플레이될 각 프레임을 선택하는 종래배열을 예시한 블럭도.
제2도는 컴퓨터 출력장치에 디스플레이될 각 원도우들을 선택하는 본 발명에 따른 개량된 배열을 예시한 블럭도.
제3도는 제2도에 도시한 배열의 동작을 설명하는데 유용한표.
제4도는 제2도에 도시한 본 발명의 배열에서 신호의 흐름을 예시한 진리표.
본 발명은 논리회로, 상세하게는 컴퓨터시스템에서 출력 디스플레이 프레임들간의 극히 신속한 스위칭을 제공하기 위해 사용된 논리회로에 관한 것이다.
워크스테이션(work station)같은 컴퓨터시스템은 점점 정교화되므로, 어떤 것은 영화와 텔레비젼에 관련된 애니메이션(animation)특성을 제공하는데 그들이 편리하게 이용될 수 있는 것이 명백하다.
애니메이트된 출력을 제공할 수 있는 컴퓨터는 다른 것과 달라서 애니메이트된 디스플레이에 대한 이미지의 구성과 수정 둘다가 가능하기 때문에 영화나 텔레비젼 이상의 다른 장점을 제공한다.
삼차원적 디스플레이들을 제공하기 위한 컴퓨터 능력은 애니메이트된 화제(畵題)를 조작할 수 있는 시스템에 대한 욕구를 고조시켜 왔다.
애니메이트된 출력을 제공하기 위한 컴퓨터를 이용함에 있어 중요한 문제점은 적은 증가로 변하고 신속한 시퀀스(sequence)로 상호 계승하는 프레임의 디스플레이를 애니메이션이 요구한다는 것이다. 음극선관(CRT)으로 도형물에 대한 단일프레임을 디스플레이하기 위해, 출력디스플레이에 나타날 각 위치(픽셀)에 대한 정보의 표시를 기억하는 것이 필요하다. 크고 세밀한 디스플레이를 할경우에 있어서는, 음극선관상의 픽셀번호는 각 프레임에 기억되기 위해 필요한 정보에 대해 대략 총 백만개의 픽셀이 주어지는데 수평과 수직방향으로 대략 천개가 구분될수 있다. 음극선관상에 상이한 칼라와 색조를 제공할 수 있는 바람직한 시스템에서, 특정칼라 출력을 지정하는 24비트 디지털정보가 디스플레이의 각 픽셀에 대해 기억된다. 결과적으로, 출력에 나타내질 각 프레임을 위해 대략 2천4백만개의 비트정보가 필요하다. 이것은 많은 양의 시간을 요구한다.
더우기, 각 프레임에 대한 2천4백만개의 비트를 기록하는 것은 많은 양의 시간을 요구하는 것일 뿐만 아니라, 다음 프레임을 나타내기 위해 동량의 비트소거도 부가된 양의 시간을 요구한다. 각 프레임간의 지연은 전스크린이 비트맵된 두 개의 디스플레이 메모리가 구비되어 음극선관 출력에 교대로 스위칭되는 이중 버퍼 시스템을 사용함에 의해 제거되어 왔다. 그먼 시스템은 두 프레임정보의 사이의 시간을 실질적으로 감소시키나 다음 프레임을 위해 칼라정보를 기록할 수 있도록 각 디스플레이 메모리를 소거할 필요가 제거된 것은 아니다. 따라서, 그런 이중 버퍼시스템 조차도 애니메이션 목적을 위해 최적의 출력을 제공하기에는 너무 느리다.
각 플레임간의 지연감소를 위한 배열은 계류중인 미국특허 출원번호 제7,254,957호에 기재되어 있고, 이는 조이외 기타 사람에 의해 컴퓨터시스템의 출력디스플레이를 신속하게 소거하기 위한 장치의 명칭으로 1988년 9월7일에 출원되었으며 본 발명의 양수인에게 양도되었다. 이 배열은 그런 시스템에서 디스플레이메모리를 소거하기 위해 정상적으로 사용된 시간을 본질적으로 제거함으로써 지연을 감소시킨다. 이 시스템은 특정한 프레임의 관련 디스플레이 메모리부분과 동일 위치에 정보가 있는 것을 나타내는 표시가 기억된 풀프레임 더불-버퍼 비트맵 메모리를 제공함으로써 이것을 수행한다. 이 메모리들은 프레임 식별 메모리 또는 버퍼로 부른다. 따라서, 24비트 디스플레이 메모리의 픽셀을 나타내는 각 위치는 프레임번호로서 그것을 식별하는 4비트 프레임 식별 메모리에 관련 대응 위치를 가진다.
디스플레이 메모리에 기록되었던 프레임이 독출된 경우, 출력프레임식별 레지스터는 독출된 프레임번호를 제공받는다 ; 그 프레임번호는 프레임 식별 메모리와 디스플레이가 음극선관 라프래쉬를 위해 주사될 때 프레임 식별 메모리의 각 위치값과 비교된다. 선택된 프레임에 있는 그 픽셀들만이 디스플레이 메모리에서 음극선관으로의 출력으로서 제공된다. 출력프레임 식별 레지스터의 프레임번호와 프레임 식별메모리의 번호가 비교되지 않는 디스플레이 메모리 위치에서, 배경, 칼라 발생기는 디스플레이에 배경칼라를 제공하기 위해 활성화된다. 이것에 의해 디스플레이 메모리 소거없이 디스플레이 메모리에 대한 프레임 기록이 계속될 수 있고 반면에 단지 프레임 식별 메모리의 소부분만이 소거된다. 이것은 극적으로 프레임 내의 지연을 감소시킨다.
그러나, 비록 24비트 디스플레이 메모리가 프레임간에 소거될 필요가 없을 지라도, 4비트 프레임 식별 메모리 쌍은 다음 프레임이 기록되기전에 완전히 또는 부분적으로 소거되어야 하기 때문에, 이 새 배열은 개량을 위한 일영역을 제공한다.
더우기, 비록 프레임 식별메모리의 사용에 의해 시스템은 더 큰 디스플레이 메모리를 소거함이 없이 동작하는 것이 가능할지라도, 프레임 버퍼 메모리로서 사용을 위해 컴퓨터시스템에 의미 있는 양의 부가 메모리 하드웨어를 부가한다.
따라서, 본 발명의 목적은 이미지가 프레임에서 프레임으로 스위칭되고 컴퓨터시스템의 출력은 제공될 수 있는 속도를 개량하는데 있다.
본발명의 다른 목적은 컴퓨터 시스템에서 프레임간의 프레임 식별 메모리를 소거함에 관련된 지연을 실질적으로 감소시키는데 있다.
본 발명의 또 다른 목적은 컴퓨터시스템에서 프레임 식별 메모리를 구현하는데 요구된 메모리 하드웨어양을 감소시키는데 있다.
본 발명의 부가적 목적은 컴퓨터시스템의 동작속도를 개선하는데 있다.
본 발명의 전술한 그리고 다른 목적은 제1풀 스크린 비트맵메모리, 제2풀 스크린 비트맵메모리, 제1메모리의 각 위치에 출력장치에 의해 디스플레이될 정보를 기록하기 위한 입력신호를 제공하는 장치, 출력장치에 기록될 제1메모리의 각 위치의 위치들을 제2메모리에 기억하는장치, 상기 위치에 대한 정보가 출력장치에 기록되기 위한 것인지 아닌지를 결정하기 위해 제1메모리의 각 위치에 기억된 신호와 제2메모리의 동일위치에 기억된 신호를 비교하는 장치로 구성되는 컴퓨터 출력시스템에 의해 달성된다.
본 발명의 특징과 장점은 소자들이 여러 도면을 통해 명시된 몇개의 도면과 관련하여 다음 상세한 설명을 읽어보면 당분야 통상의 지식을 가진자에게는 분명해질 것이다.
제1도에 대해서, 신속하게 정보를 처리하는 디스플레이 출력 시스템(10)을 도시하였다 ; 이 시스템은 전술한 계류중인 특허출원서에 명세되었다. 이 설명을 위해, 프레임은 음극선관이나 다른 컴퓨터 출력장치상에 풀 스크린 표시로서 제공되기를 바라는 특정 그래픽이나 데이터 구조임을 의미한다.
시스템(10)은 제1도에 표시되지 않은 중앙처리장치(CPU)의 제어에 따라 동작한다.
제1도에 도시된 음극선관(CRT, 12)같은 출력장치에 특별한 그래픽 프레임을 기록하기를 바라는 경우에는, 디스플레이될 실 정보(actualinformation)가 디스플레이 메모리에 기록된다. 시스템(10)은 제1디스플레이 메모리(13)와 제2디스플레이 메모리(14)를 포함한다. 두개의 디스플레이 메모리의 병렬처리, 즉 멀티프렉서(15)에 의해 선택될 수 있는 출력은 애니메이션을 완성하기에 필수적인 디스플레이의 프레임들간의 신속한 스위칭을 허가한다. 시스템이 애니메이션을 위해 사용된 통상의 경우에 있어서, 디스플레이 메모리(B)의 프레임이 음극선관(12)에 대한 출력으로서 공급하고 있는 동안 프레임은 디스플레이 메모리(A)에 기록된다. 그래서, 디스플레이 메모리(A)의 그프레임에 대한 정보는 새프레임이 디스플레이 메모리(B)에 기록되는 동안 음극선관(12)에 대한 출력으로서 공급된다.
큰 디스플레이 메모리를 소거하는 경우 시간손실을 방지하고 애니메이션을 위해, 계류중인 출원의 출력시스템(10)은 또한 입력 프레임 식별(FID) 레지스터(16), 프레임 식별(FID) 메모리쌍(17 및 18), 출력프레임 식별(FID) 레지스터(19), 배경 칼라레지스터(20), 및 제어레지스터(21)를 포함한다. 또한 시스템(10)은 디스플레이 메모리중 하나를 선택하는 멀티 플렉서(15), 프레임 메모리중 하나를 선택하는 멀티플랙서(22)비교기 회로(23), 기록가능 논리회로(24), 및 논리회로(25)를 포함한다.
프레임 메모리(17 및 18)가 각각의 디스플레이 메모리(13(A) 및 14(B))와 비슷하게 명칭이 붙여진 것과 관련하여 각각 A와 B로 명칭이 붙여진 것에 주의해야 한다.
시스템(10)의 동작은 다음과 같다. CPU는 기록될 예정인 FID메모리(17)나 FID메모리(18) 및 그것의 관련 디스플레이 메모리(13) 또는 디스플레이 메모리(14)중 하나를 선택하기 위해 주 데이터 버스를 사용하여 제어레지스터(21)에 하나의 값을 기록한다. 그래서, CPU는 입력프레임 식별 레지스터(16)에 기억된 프레임 식별번호를 제공한다 ; 이 번호는 이 프레임에 대해 기록될 모든 정보를 위해 사용된다. 바람직한 시스템에서는 16개의 프레임번호(0내지 15)를 이용한다. 입력프레임 식별 레지스터가 프레임번호로 초기 값을 설정한후, 출력장치에 디스플레이될 실정보는 CPU로부터 선택된 풀스크린 비트맵 디스플레이 메모리(13 또는 14)로 보내진다.
또한 프레임 식별 메모리(17 및 18)는 풀스크린 비트맵메모리이고, 입력 FID레지스터(16)로 부터 각각 입력을 받아 멀티플렉서(22)로 출력을 제공함으로써 신호는 애니메이트된 그래픽 이미지의 표시를 위해 신속하게 스위칭될 수 있다.
CPU로부터 주 데이터버스에 실리는 입력 정보는 각부분은 픽셀 어드레스와 칼라정보(예를들어 RGB칼라치)를 전송한다. 디스플레이 메모리(A)와 FID메모리(A)가 선택되었다고 가정하면, 프레임 식별번호가 프레임 식별 메모리(A)의 동일 픽셀어드레스로 기록되는 동안 RGB칼라치는 디스플레이 메모리(A)의 적절한 픽셀 어드레스에 기록된다.
바람직한 시스템에서는 RGB칼라치가 각 픽셀에 대해 24비트의 기억공간을 요구하는 반면 프레임 식별번호는 4비트의 기억공간을 요구한다.
따라서, 어떤 특정 풀프레임이 디스플레이 메모리(A)에 기록된 경우, 프레임 식별 메모리가 동일 픽셀 어드레스에 기억된 프레임 번호를 포함하는 반면 특정 프레임에 대해 선택된 어드레스 위치에 디스플레이 메모리(A)는 RGB칼라치로 디스플레이될 표시를 포함한다.
특정 프레임을 디스플레이할 타이밍인 경우, 주데이타 버스를 이용하는 CPU는 출력프레임 식별 레지스터(19)에 선택 프레임 식별번호를 기억한다. 또한 CPU가 제어레지스터(21)에 기록하므로써 프레임 식별 메모리와 디스플레이 메모리의 출력을 제어하는 멀티플렉서(22 및 15)는 각각 메모리(A)로 부터 출력을 선택하기 위해 세트된다.
그래서, 디스플레이 메모리의 각 픽셀위치가 그것의 관련 멀티플렉서를 통해 출력에 주사되므로, 프레임 식별치는 그 픽셀위치에 대해 프레임 식별 메모리(A)로부터 주사된다. 비교기회로(23)는 선택프레임 식별 메모리와 출력프레임 식별 레지스터(19)의 출력을 비교하고 선택프레임이 기록된 프레임 식별 메모리(A)의 그 픽셀 위치를 나타내는 신호를 제공한다; 이것은 논리회로(25)에 의해 음극선관에 공급될 디스플레이 메모리(A)의 그것의 위치에 대해 기억된 RGB칼라신호를 발생시킨다. 프레임 식별 메모리(A)에 의해 적절하게 식별된 그것과 모든 픽셀 위치에 대해, 비교기회로(23)는 배경칼라 레지스터(20)에 의해 공급될 그리고 음극선관에 전송될 배경칼라를 발생시키는 출력을 제공한다.
신호를 처리하는 이 배열은 많은 중요한 장점이 있다. 예를들어, 시스템은 칼라치가 포어그라운드 데이터(foreground data)를 나타내는 위치에 디스플레이 메모리에만 기억되어야 하는 것을 요구한다. 배경칼라는 디스플레이 메모리에 기억될 필요는 없다. 따라서, 24비트 정보가 각 픽셀에 기억되어야 하는 일반적인 시스템보다 더욱 신속한 속도로 정보기억이 처리될 수 있다. 특히, 디스플레이 메모리는 프레임에 대한 정보가 그 메모리에 다음 프레임을 기록하기 위해 독출된 후에는 소거할 필요가 없다.
예컨대, 제1프레임이 상기 설명처럼 진행된 후, 특별한 FID메모리에 의해 처리될 다음 프레임이 상이한 프레임번호를 가지므로써 관련 디스플레이 메모리에 기록된 정보는 특별한 프레임에 대해 디스플레이에 결국은 공급될 정보만이 선택프레임에 관련된 정보하는 이유 때문에 이미 기억된 정보의 상단에 평이하게 기록된다.
제1도에 대해 설명한 출력시스템은 복합다중 윈도우를 충분히 사용한 컴퓨터 시스템에서 편리하게 이용될 수 있고 또한 음극선관에 특별한 디스플레이를 위해 제공된 각 픽셀의 농도를 나타내는 출력을 제공하는 장치를 구체화 할 수 있다. 비록 FID메모리와 레지스터의 사용에 의해 시스템이 특별한 프레임간의 디스플레이 메모리를 소거하지 않고 동작할 수 있을지라도, 프레임식별번호 시스템에서 이용된 비트번호는, 바람직하게는 4비트, FID메모리가 스스로 클리어 되기전에 전 프레임이 얼마만큼 기록될 수 있는가를 결정한다. 프레임번호를 기록하기 위한 4비트의 디지털 기억을 할 경우, 총 16프레임을 이용할 수 있다. FID메모리가 16프레임후 클리어되지 않았다면, 그 후 사전의 프레임에 관한 정보는 그 프레임이 다시 이르게된때 FID메모리에 남아있을 수 있다. 이 정보는 에러가 있기 때문에, 시스템을 FID메모리가 적어도 일단 각 16개의 사용범위에서 클리어되는 것을 요구한다. 어느정도의 시스템에 대한 동작을 늦추지 않고 소거를 성취하는 유리한 방법은 각 프레임에 출력장치에 출력장치에 기록된 후 FID메모리에 대해 최소한 1/15또는 그 이상 클리어되는 것이다. 그런 시스템은 계류중인 특허출원에 기재되어 있다. FID메모리 1/15로만 소거하는 것을 기재한 배열의 바람직한 실시예에서, 소거에 쓰인 시간은 동량의 디스플레이 메모리를 구비한 종래 기술의 시스템에 의해 요구된것보다 실제로는 더 작다. 따라서, 프레임 버퍼를 이용한 시스템은 애니메이션에 필수적인 신속한 스위칭을 제공하는데 특히 유용함이 명백하다.
제2도에 대해, 컴퓨터시스템의 출력 디스플레이를 신속하게 소거하는 개량된 시스템을 도시하였다.
제2도에 도시된 시스템(30)은 디스플레이 메모리쌍(13 및 14), 출력멀티플랙서(15) 입력프레임 식별 레지스터(16), 출력 프레임 식별 레지스터(19), 배경 칼라 레지스터(20), 및 출력 멀티플렉서(25)를 포함하고, 제1도에 예시된 시스템(10)에 도시된 그것과 매우 유사하다. 또한 시스템(30)은 제1도에 도시된 시스템(10)에 도시된 그것과 매우 유사하다. 또한 시스템(30)은 제1도에서 도시된 시스템(10)의 이중 버퍼 프레임 식별 메모리 대신 싱글 프레임 식별 메모리(17)를 포함한다.
제1도의 시스템처럼, 바람직한 실시예에서 디스플레이 메모리(13 및 14)는 출력 디스플레이(12)상에 픽셀을 나타내는 각 위치에 24비트 기억공간이 각각 준비되어 있다.
제1도에 기재된 시스템과 대조하여, 입력 FID레지스터(16) 와 출력 레지스터(19)는 각 위치에 n비트 기억공간을 포함한다. 더우기, 프레임 식별(FID)메모리(17)는 출력 디스플레이상에서 픽셀을 나타내는 각 위치에 유사한 3비트 기억 공간이 준비되어 있다. 그외에, 프레임 식별 메모리(17)는 제1도에 도시된 시스템(10)에 이용된 두 프레임 식별 메모리(17 및 18)중 어느 하나와 기본적으로 동일하다.
소거동작이 FID메모리(17)에서 6개의 각 프레임을 이용하는 것이 필요하지 않는 신속한 속도로 진행되기 때문에 본 시스템(30)의 바람직한 실시예의 FID메모리(17)는 3비트 메모리만을 이용한다. 3비트 메모리에 의해 총 여덟개의 프레임이 이용될 수 있으며 이번호는 충분하여 특히 경제적임을 알 수 있다.
제1도에 도시된 이중버퍼 풀스크린 비트맵 식별 메모리로부터 본발명의 시스템(30)에 이용된 싱글프레임 식별 메모리에 이용한 메모리의 양을 감소시키기 위한 시도에 있어서, 중요한 문제점이 발생한다.
애니메이션을 위한 충분한 속도로 출력디스플레이상에 각 프레임을 나타내기 위해 디스플레이 메모리들간에 신속하게 스위치하는 것을 가능하게 하기 위해, 다른 프레임 디스플레이 메모리의 정보가 출력디스플레이에 기록되는 동안 디스플레이 메모리중 한 개와 그것의 관련 식별메모리에 기록하는 것이 필요하다. 이것은 출력 FID레지스터에 기억된 번호로 비교가 수행되는 것과 디스플레이 메모리에 사용된 프레임 식별 메모리의 각 픽셀 위치에 다른 디스플레이 메모리에 기억되고 있는 새프레임을 위해 새 프레임 식별 메모리가 프레임 식별 메모리에 기록되는 것과 동시에 디스플레이에 기록되는 것을 요구한다. 이것은 동시에 프레임식별 메모리로부터 기록과 판독 둘다를 요구하기 때문에, 제1도의 시스템(10)은 싱글프레임 식별 메모리를 전혀 이용할 수 없다. 즉, 제1도의 시스템(10)은 크기면에서 줄어든 프레임 식별메모리 하드웨어를 구비할 수 없거나 단지 싱글프레임 식별 메모리만을 이용한 임시방편으로서 더욱 신속하게 만들어질 수 없다.
동일 메모리에 기록하고 판독하는 둘다에 대한 문제점은 동시에 동일 메모리를 판독하고 기록하는 필요성의 문제점을 해결한 논리회로에 의해 본발명에서 극복되었다. 논리회로는 풀스크린 비트맥 디스플레이 선택플랜(DSP) 메모리(32)를 포함한다. DSP메모리(32)는 출력 디스플레이(12)상에 픽셀을 나타내는 각 위치에 대해 단지 단일비트의 기억공간만을 포함한다.
신호는 비교기회로(34)에서 DSP메모리(32)로 공급된다. 회로(34)는 FID메모리(17)의 각 위치와 보다 작은 입력 FID레지스터(16)에 기억된 FID번호를 비교한다. FID 레지스터(16)의 번호가 다음의 더큰 프레임이 디스플레이 메모리에 기록되는 지시하는 FID메모리의 위치에 대한 번호보다 1이 크다면, DSP메모리(32)내 위치에 1이 기록된다; 만약 그렇지 않으면, DSP메모리(32)내 위치에 0이 기록된다.
또한 시스템(30)에 첨가된 것은 FID메모리(17)의 위치의 프레임 식별번호와 1이 더해진 출력 FID레지스터(19)에 기억된 번호를 비교하는 제2비교기(36)이다. 이 비교기(36)는 만약 출력 FID 레지스터(19)의 번호가 FID메모리(17)의 비교된 위치의 번호보다 1이 작으면 1을 발생한다. 결국 비교기(23)는 출력 FID 레지스터(19)의 번호와 FID메모리(17)에 주사된 위치의 번호 비교하여 같다면 1을 발생한다.
두 개의 출력 비교기(23 및 26)로 부터의 신호는 출력논리회로(38)의 A와 B입력 단자로 각각 공급된다.
또한 출력 논리회로(38)의 C입력단자에 공급된 것은 DSP메모리(32)의 각위치에 기억된 신호이다.
입력단자(A)에 제공된 입력 신호가 1이거나 입력단자(B 및 C)에 제공된 입력신호 둘다가 1이라면 출력논리회로(38)는 출력단자(D)에 가능출력을 제공하기 위해 게이팅회로가 종래기술에서 잘알려진 다른 논리회로를 포함할 수 있다.
비교기(23)와 출력논리회로(38)에 더하여 두 개의 비교기(34 및 36)와 DSP메모리(32)를 시스템(30)중에 부가한 효과는(1)프레임 식별메모리(17)와 동일위치의 번호 출력 FID 레지스터(19)에 기억된 번호가 같은 경우(2)새프레임 식별번호가 FID메모리(17)에 기록되고 있는 다음 단계 동작동안 멀티플랙서(25)를 작동시키는 입력단자(D)에 신호가 제공되게 하여 출력 디스플레이(12)에 디스플레이 메모리(13 또는 14)중 선택된 하나에서 특별한 위치에 기억된 정보가 전송되게 하는 것이다. 이러한 방법으로, 단일신호 디스플레이 메모리의 출력은(1) 디스플레이(12)를 재생하기 위해 주사되고 FID메모리(17)에 기억된 번호와 출력 레지스터(19)의 번호간에 비교가 이루어지는 클럭주기동안 및 (2)FID메모리(17)가 다른 프레임을 위해 새로운 프레임 식별 번호를 받는 다음 클럭주기 동안 출력 디스플레이에 공급된다. 이런 방법으로 싱글프레임 식별 메모리는 시스템(30)에 이용될 수 있으며 이에 의해 시스템(30)에 의해 이용되는 메모리양이 감소되며 한편 프레임이 출력에 스위칭되는 속도가 증가한다. 이것이 수행되는 특정방식은 이후에 설명된다.
제3도는 시스템(30)의 동작동안 제2도의 회로의 선택된 부분에 나타나는 신호를 예시한 표이다. 나열된 신호는 입력 FID레지스터(16), FID메모리(17), DSP메모리(32), 출력 FID레지스터(19), 디스플레이 메모리(13 또는 14)중 하나로부터의 디스플레이(12) 및 배경칼라 레지스터(22)로부터의 디스플레이(12)에 제공된 것이다. 제3도의 화살표는 특별한 지점에서 변화가 발생하는 것을 나타낸다.
제3도의 표중 제1라인에서, 시스템(30)의 각 소자에 제공된 신호는 0으로 도시된다. 이것은 동작이 아직 시작되지 않은 소거상태를 나타낸다. 제2라인에서, 새프레임 식별번호(001)는 CPU(제2도에 도시않음)에서 입력프레임 식별 레지스터(16)로 공급된다. 이것은 관련 디스플레이 메모리에서 동일위치에 기록되고 있는 칼라(또는 다른)정보의 프레임을 확인하기 위해 프레임 식별메모리(17)에 기록되기 위한 프레임 번호이다. 소거상태동안, 디스플레이 메모리에 정보도 없이, 단지 배경칼라만이 출력 디스플레이(12)에 기록된다.
제3라인은 입력되는 정보가 기록되지 않은 FID메모리(17)의 위치를 예시하였다. 이 위치에 기록되고 있는 정보가 없으므로, DSP메모리(32)는 특정위치(0으로 유지하는)에 대해 영향을 받지 않는다. 제4라인 새정보가 기록되는 FID메모리(17)의 위치를 나타낸다.
비교기(34)에서 입력 FID레지스타터(16)에 입력되는 011신호와 소거된 위치의 000신호간에 제일 먼저 비교가 이루어진다; 그리고 레지스터(16)는 메모리(17)보다 1이 적은 프레임번호를 유지하며, 1이 DSP메모리 위치에 기억되고 메모리(17)에서 위치는 001로 1이 증가된다.
또한 비교기(23)는 FID메모리(17)의 번호와 출력 FID메모리(19)에 기억된 번호를 비교한다.
FID메모리(17)가 각 새위치에 001를 포함하는 반면 출력레지스터(19)는 예에서 처럼 000을 포함하기 때문에, 이 비교는 출력논리회로(38)를 작동시키지 못한다.
그러나, 이와 동일한 클럭시간에 비교기 회로(36)는 출력레지스터(19)가 FID메모리(17)에 기억된 001보다 1이 적은 번호(000)를 포함하기 때문에 회로(38)의 입력단자(B)에 동작가능 신호를 제공한다. 더우기, 또한 DSP메모리(32)의 동일위치는 1을 포함하므로, 동작 가능신호는 멀티플랙서(25)를 작동시키기 위해 출력논리회로(38)에 의해 출력단자(D)에 제공된다.
그결과, 이 스텝동안 선택 디스플레이 메모리로 부터의 신호는 출력 디스플레이(12)에 공급된다. 디스플레이 메모리는 그것의 초기상태 때문에 배경칼라를 공급한다.
라인(5 및 6)에서, FID메모리에서 000에서 001로 프레임 식별번호의 변화에 따른 출력의 변화는 출력 FID레지스터(19)에서 프레임번호가 001로 변화된 경우를 예시하였다. 라인(5)에서 알수있는 것처럼, 모두 0으로 기억된 어떤 위치에 대해 디스플레이된 출력은 배경 디스플레이로 남는다.
FID메모리(17)에 기억된 000과 출력 레지스터(19)에 기억된 001은 비교기회로(23)로 하여금 출력 논리(38)로 A입력단자에 0을 전송하게 하는 반면 출력레지스터(19)에 기억된 번호에 1을 더하여 FID메모리(17)의 번호에 이결과를 비교하는 비교기 회로(36)는 출력회로(38)로 B단에 0을 전송하는 것을 결정함으로서 이것이 증명된다.
제3도의 표중 라인(6)은 출력 FID레지스터(19)역시 001을 포함한 경우 001을 기억한 FID메모리(17)의 어떤 위치에 대한 비교결과를 예시한다. 분명히, 비교기 회로(23)는 멀티플랙서(25)로 하여금 출력 디스플레이(12)로 선택 출력 디스플레이 메모리(13또는 14)의 출력을 공급하게 하는 출력논리회로(38)로 단자(A)에 등가신호(1)를 공급한다.
따라서, 특정 프레임이 디스플레이 메모리(13 또는 14)에 기록되고 그 프레임의 위치가 또한 프레임 식별 메모리(17)에 기록되는 경우, 시스템은(1) 출력 FID 레지스터(19)가 프레임 식별 메모리(17)에서의 위치로서 동일 프레임 식별 신호를 기억하지 않는 경우에 배경 메모리를 위하여 디스플레이(12)에 적당한 출력, 및(2) FID메모리(17)와 출력레지스터(19)가 어떤 특별한 위치에서 같은 번호를 기억하는 경우에 디스플레이 메모리로부터 칼라 정보를 공급한다.
제3도의 표중 라인(7)에서, 입력 FID레지스터(16)는 디스플레이 메모리(13 또는 14)중 교대로 하나를 기록하기 앞서 프레임 식별 번호 010을 공급 받는다. 전술한 것처럼, 시스템(30)의 논리회로는, 새칼라정보가 제2디스플레이 메모리에 기록되고 있는 시간동안, FID메모리(17)가 출력 프레임 식별 레지스터(19)에 기억된것과 같은 프레임 식별 수를 포함한 주기동안 공급되는 디스플레이(12)에 출력을 계속 공급하는 것이 필요하다. 이것은 FID메모리(17)가 고쳐지고 있는 경우에도 변함이 없다. 라인(8 내지 11)은 입력 FID레지스터의 신호가 010으로 변하게 되는 경우로서 먼저 이것으로 하여금 000을 유지한 FID메모리(17)의 어떤 위치에서 발생하게 하고, 두 번째로 001을 유지한 어떤 위치에서 발생하게 하기 위해 수정신호가 시스템(30)에 의해 공급됨을 예시하였다. 예를들어, 라인(8)에서, 000을 홀딩한 FID메모리에서 위치는 비교기(34)로 하여금 DSP메모리(32)에 대한 각 위치에 대해 0을 공급하게 하는 1이 작은 FID입력 레지스터의 010과 비교된다. 비교후, 번호(010)는 라인(10)에 도시된 것처럼 메모리(17)에 놓이고 DSP메모리(32)는 0을 보유한다. 출력 레지스터(19)는 이 주기(라인(8))동안 001을 보유하기 때문에, 비교기(23)는 단자(A)에 0을 공급하고 비교기(36)는 단자(B)에 0을 공급한다. 따라서, 라인(8)에 도시한 것처럼, 배경칼라가 디스플레이(12)에 공급된다.
라인(9)는 001을 홀딩한 FID메모리(17)의 어떤 위치에 대해서와 한편으로는, 입력 FID레지스터(16)의 번호 010에 대한 비교기(34)로 하여금 DSP메모리(32)에서 같은 위치에 1을 공급하는 것을 예시한다. 비교후, 번호(010)은 메모리(17)로 귀속되고 라인(11)에 도시된것처럼 1은 DSP메모리에 귀속한다. 더우기, FID메모리(17)의 위치는 출력 FID레지스터(19)에 기억된 신호가 비교되므로, 비교(23)는 출력 논리회로(38)의 단자(A)에 1을 공급하고 칼라정보를 디스플레이 메모리로부터 디스플레이(12)에 공급하게 한다.
라인(10)에서, FID메모리(17)는 새FID번호(010)을 받고 새칼라 정보는 제2디스플레이 메모리에 기록된다. 이런점에서, 출력 FID레지스터(19)는 계속 001을 포함하므로 0은 번호가 동일한 경우에만 동작을 하는 비교기 회로(23)에 의해 단자(A)에 공급된다. 반면에, 출력 레지스터(19)는 FID메모리(17)의 특별한 위치에 기억된 것보다 1이 작은 번호를 포함하므로 비교기회로(36)는 단자(B)에 1은 공급한다. DSP메모리(32)는 그위치에 0을 포함하므로, 회로(37)의 동작상태는 응하지 않고 배경칼라는 디스플레이(12)에 디스플레이된다.
라인(11)에서, 사전의 001과 현재 001을 포함한 FID메모리(17)의 위치가 출력회로에서 비교된다. 비교기 회로(23)는 단자(A)에 0을 공급하고, FID메모리(17)는 출력 레지스터(19)에 공급한 것보다 그 위치에 1이 큰 번호를 보유하기 때문에 비교기(36)는 단자(B)에 1을 공급한다.
그러나, 이런 경우에, DSP메모리(32)의 이 어드레스는 라인(9)에서 그 위치에 1을 공급받는 비교기 회로(34)에 의한 비교 때문에 1을 포함한다. 따라서, 회로(38)의 논리에 따라 B와 C단자에서 신호들은 둘다 동작하고 신호는 멀티플랙서(25)로 하여금 제1디스플레이 메모리로부터 디스플레이(12)에 칼라정보를 공급하도록 단자(D)에 공급된다.
그결과, 정보가 제2디스플레이 메모리에 기록되는 동안, FID메모리(17)가 그시간에 고쳐지고 있는 것이라고 제1디스플레이 메모리로부터 정보는 계속 출력 디스플레이(12)에 나타내지고 있다라는 것을 알수 있다.
라인(12 내지 15)은 출력 FID레지스터(19)에 기억된 프레임 식별 번호로서 시스템(30)의 동작이 디스플레이 메모리(13 또는 14)중 두 번째에 기억된 세프레임을 반사하는 수010으로 변화하는 것을 나타낸다. 이점에서, 라인(12)은 FID메모리(17)가 000을 포함한 위치에서, DSP메모리 또한 0을 포함하는 것을 나타낸다.
FID 메모리(17)의 번호가 레지스터(19)의 번호와 같지 않기 때문에, 0이 입력단자(A)상으로 회로(38)에 공급된다. 레지스터(19)가 메모리(17)보다 1이 작으므로 같지 않기 때문에, 단자(B)에서의 입력은 0이므로 배경칼라는 멀티플랙서(25)에 의해 발생한다.
FID메모리(17)가 001을 포함한 라인(12)에 도시된 위치에서 DSP메모리(32)는 1을 포함하고 단자(C)는 회로(38)에 1을 공급한다.
그러나, FID메모리(17)와 FID레지스터(19)의 번호가 비교되지 않고 메모리(17)의 프레임 번호가 레지스터(19)의 번호 보다 1이 크지 않으므로 회로(23 및 36) 둘다 단자(A 및 B)로 회로(38)에 0을 공급한다 ; 이것은 배경칼라로 하여금 디스플레이(12)에 공급되도록 한다.
라인(14)에서, 프레임 번호 010을 포함하는 FID메모리(17)의 위치와 DSP메모리(32)의 비교위치가 0을 포함하는 위치에서 FID메모리(17)의 번호와 FID레지스터(19)의 번호가 비교되기 때문에 디스플레이 메모리로부터 칼라 정보를 디스플레이(12)에 발생한다.
같은 방법으로, 라인(15)은 010를 포함한 FID메모리(17)의 어떤 위치에서와 DSP메모리(32)의 동일위치가 1를 포함하는 곳에서, 칼라정보는 또한 라인(14)처럼 디스플레이 메모리로부터 출력 디스플레이(12)에 공급될 것이다.
제3도의 표중 라인(16)에서, 레지스터(16)의 FID번호는 011로 변한다. 라인(17)에 예시된 것처럼, FID메모리(17)의 010이외것을 기억하고 변하기 위한 위치에서, 비교기(34)는 DSP메모리로 하여금 0을 기억하도록 한다. 이점에서, 단자(A 또는 B)들중 하나는 회로(38)에 1을 전송하지 않기 때문에 배경칼라는 디스플레이(12)에 공급될 것이다.
라인(18 및 19)은 FID메모리(17)에 010을 기억하는 어떤위치와 DSP메모리(32)의 1또는 0은 출력 레지스터(19)가 FID메모리(17)처럼 같은 번호를 전하기 때문에 디스플레이 메모리로부터 칼라출력을 생산한다.
라인(20)에서, FID 메모리(17)는 프레임 식별번호(001)을 수신하고 관련 디스플레이 메모리(13 또는 14)에 기록된다.
라인(20)에 도시된 것처럼, 사전에 010이외번호를 기억한 어떤 위치는 라인(17)에 대해 전술한 것처럼 DSP메모리(32)의 그위치에 0을 수신한다.
그런 상황에서, 출력 디스플레이(12)는 FID메모리 위치와 FID레지스터(19)에 기억된 번호를 비교하지 않거나 출력논리회로(38)의 C단자에 공급된 것이 1이 아니기 때문에 레지스터(20)로부터 배경칼라를 공급받는다.
라인(21)은 FID번호 011가 기록되며 그를 위해 DSP메모리(32)의 관련위치가 수신하는 010을 미리 보유한 FID메모리(17)의 각 위치에 대해, 회로가 디스플레이 메모리로부터 칼라출력을 발생하는 것을 나타낸다. 이것은 DSP메모리(32)가 단자(C)에 1을 공급하고, 비교기 회로(36)는 FID메모리(17)의 번호가 출력레지스터(19)의 번호보다 101 더 큰 것에 대해 단자(B)에 1을 공급하기 때문에 발생한다.
라인(22 내지 26)은 출력이 출력 레지스터(19 내지 11)의 번호가 011번호로 변화함에따라 발생되는 것을 나타낸다. 라인(22 내지 24)에서, 예를 들어, 010 또는 더작은 번호를 홀딩한 FID메모리(17)의 어떤 위치에 대해, 배경 칼라 출력은 값이 그 위치에서 DSP메모리(32)에 보유되는 것에 관계없이 발생된다. 대부분 이런이유는 FID메모리(17)와 출력레지스터(19)가 다른 번호를 홀딩하고 회로(38)의 단자(A)에 0을 발생하기 때문인 것이 명백하다. DSP메모리(32)가 한위치에서 1을 홀딩한 경우도 마찬가지다. 비교기(36)는 출력레지스터번호가 FID메모리(17)의 번호보다 적은것보다 오히려 1이 더 크기 때문에 회로(38)의 단자(B)에 0을 공급한다.
라인(25 및 26)은 011을 홀딩한 FID메모리(17)의 어떤 위치에서, 칼라정보는 출력 레지스터의 번호가 같기 때문에 디스플레이 메모리로부터 출력 디스플레이에 전송된다.
통상의 지식을 가진자는 시스템(30)의 동작의 각단계에서 대해, 시스템(30)의 출력논리가 출력 프레임 식별레지스터(19)의 번호와 FID메모리(17)의 번호가 식별되는 주기동안과 다음 프레임이 다른 디스플레이 메모리에 기록되고 있으므로 FID메모리(17)가 고쳐지고 있는 경우의 다음 주기동안 둘다 디스플레이 메모리(13 또는 14)에 의해 공급된 정보를 공급함을 전술한 논의에서 알게될 것이다.
그래서, 이미 제1도에 도시된 것과 대치될 수 있는 본 발명의 시스템(30)의 회로는 동일 목적을 수행하기 위해 제1도의 회로도시된 것처럼 프레임 식별 버퍼부분에 대한 메모리양의 반정도를 한다.
더욱이, FID메모리(17)가 출력 디스플레이(12)의 픽셀을 나타내는 각 위치에 3비트를 포함하기 때문에, 그 메모리의 소거가 제1도에 예시된 시스템(10)에 대해 메모리를 소거할 수 있는것보다 더욱 신속하게 할 수 있다.
실제로, 제1도의 회로의 FID메모리가 총 8비트 위치를 포함하는 반면 FID메모리는 불과 3비트 위치를 포함하기 때문에, 소거는 제1도의 회로를 소거하기 위해 요구된 시간의 대략 1/30초 내에서 수행될 수 있다. 이것은 실제로 프레임이 출력 디스플레이(12)에 나타낼 수 있는 것에 대해 빠르게 발전되고 있다.
제4도는 출력논리회로(38)의 단자(A, B 및 C)에 공급된 상이한 신호에 응하여 멀티플렉서(25)를 동작시키는 단자(D)에 발생된 출력신호를 도시한 진리표를 나타낸다. 단자(A 및 B)에 신호가 둘다 0인 경우에 알 수 있는 것처럼, 그래서 비록 신호가 단자(C)에 제공되더라도, 출력은 배경칼라를 디스플레이 할 것이다. 1신호가 단자(A)에서 생기는 경우, 어떤 신호들이 단자(B 및 C)에서 생기더라도, 출력이 디스플레이 메모리에 포함된 칼라신호를 디스플레이 할 것이다. 단자(A 및 C)가 0을 공급받고, 반면에 단자(B)가 1을 받는 경우, 출력 디스플레이는 배경칼라를 생산할 것이다. 단자(A)가 0을 공급받고, 단자(B 및 C)둘다 1을 공급받는 경우에는, 출력디스플레이는 적절한 디스플레이 메모리로부터 칼라신호를 디스플레이(12)상에 생산할 것이다.
비록 본 발명을 바람직한 실시예로 설명하였지만, 통상의 지식을 가진자에 의해 본 발명의 정신과 범위에서 벗어나지 않고 다양한 대체와 수정이 이루어질 수 있음을 인식할 것이다. 따라서, 본 발명은 다음 특허청구의 범위에 의해 판단될 것이다.

Claims (13)

  1. 제1 및 제2풀스크린 비트맵 출력디스플레이 메모리, 제3풀스크린 비트맵 메모리, 제1 및 제2출력 디스플레이 메모리의 각 위치에 출력장치에 의해 디스플레이될 정보는 기록하기 위한 입력신호를 제공하는 수단, 제3메모리에 제1 및 제2출력 디스플레이 메모리의 동일 위치에 대해 프레임 번호정보를 기억하는 수단, 출력 디스플레이 메모리의 그 위치에 대한 정보가 출력장치에 기록될 것인지를 결정하기 위해 제3메모리의 위치에 기억된 프레임 번호와 출력장치에 기록될 프레임번호를 비교하는 수단으로 구성되는 것을 특징으로 하는 컴퓨터 출력시스템.
  2. 제1항에 있어서, 출력 디스플레이 메모리의 위치에 대한 정보가 출력장치에 기록될 것인지를 결정하기 위해 제3메모리의 위치에 기억된 프레임 번호와 출력장치에 기록될 프레임 번호를 비교하는 수단이 제3메모리의 위치에 기억된 프레임번호와 출력장치에 기록될 프레임번호를 비교하여 동일한 경우와 새프레임 번호가 제3메모리에 기록되고 있는 주기동안 출력 디스플레이 출력신호를 제공하는 수단을 포함하는 것을 특징으로 하는 컴퓨터 출력시스템.
  3. 제2항에 있어서, 제3메모리의 위치에 기억된 프레임번호와 출력장치에 기록될 프레임번호를 비교하여 동일한 경우 출력디스플레이에 출력신호를 제공하는 수단이 프레임번호를 기억하는 출력레지스터 및 출력 레지스터의 프레임번호와 제3메모리의 위치에 대한 프레임번호를 비교하는 수단을 포함하는 것을 특징으로 하는 컴퓨터 출력시스템.
  4. 제2항에 있어서, 새프레임 번호가 제3메모리에 기록되는 주기동안 출력 디스플레이에 출력신호를 제공하는 수단이 제3메모리의 위치에 기록되고 있는 프레임 번호가 제3메모리의 그 위치에 기억된 프레임 번호보다 1이 더 큰지를 결정하는 수단, 출력될 프레임의 프레임번호가 제3메모리의 위치에 기억된 프레임 번호보다 1이 더 작은지를 결정하는 수단, 및 두상태가 참인 주기동안 출력 디스플레이에 출력신호를 제공하는 수단을 포함하는 것을 특징으로 하는 컴퓨터 출력시스템.
  5. 제4항에 있어서, 제3메모리의 위치에 기록되는 프레임번호가 제3메모리의 그 위치에 기억된 프레임 번호보다 1이 더 큰지를 결정하는 수단이 제3메모리의 위치에 공급될 프레임 번호를 기억하는 입력레지스터, 입력 레지스터의 번호가 제3메모리의 위치이에서의 번호 보다 1이 더 큰가를 검사하는 비교기 수단을 포함하는 것을 특징으로 하는 컴퓨터 출력시스템.
  6. 제5항에 있어서, 프레임 번호가 제3메모리에 기록되는 주기동안 출력 디스플레이에 출력신호를 제공하는 수단이 입력레지스터의 프레임번호가 제3메모리의 그 위치에서의 프레임 번호 보다 1이 더 큰 각 위치에 대한 표시들을 기억하는 제4풀스크린 비트맵 메모리를 더 포함하는 것을 특징으로 하는 컴퓨터 출력시스템.
  7. 제4항에 있어서, 출력될 프레임의 프레임 번호가 제3메모리의 위치에 기억된 프레임 번호 보다 1이 더 적은가를 결정하는 수단이 프레임번호를 기억하는 출력 레지스터 및 출력 레지스터의 프레임번호가 제3메모리의 위치에 기억된 프레임 번호가 1이 적은 가를 시험하는 수단을 포함하는 것을 특징으로 하는 컴퓨터 출력시스템.
  8. 제6항에 있어서, 출력될 프레임의 프레임 번호가 제3메모리의 위치에 기억된 프레임 번호가 1이 적으면 결정하는 수단이 프레임 번호를 기억하는 출력 레지스터, 및 출력 레지스터의 프레임 번호가 제3메모리의 위치에 기억된 프레임 수보다 1이 적은 가를 검사하는 수단을 포함하는 것을 특징으로 하는 컴퓨터 출력시스템.
  9. 제2항에 있어서, 새프레임 번호가 제3메모리에 기록되는 주기동안 출력디스플레이에 출력신호를 제공하는 수단이 제3메모리의 위치에 기록되는 프레임번호가 제3메모리의 위치에 기억될 다음 연속 프레임 번호라면 결정하는 수단, 제3메모리 위치에 기억된 프레임 번호가 출력될 프레임의 다음 프레임 번호라면 결정하는 수단, 및 두 상태가 참인 주기 동안 출력디스플레이에 출력신호를 제공하는 수단을 포함하는 것을 특징으로 하는 컴퓨터 출력시스템.
  10. 제9항에 있어서, 제3메모리의 위치를 기록하는 프레임번호가 제3메모리의 그 위치에 기록될 다음 연속 프레임 번호라면 결정하는 수단, 및 입력 레지스터 번호 제3메모리의 위치에서의 수 보다 1이 큰가를 시험하는 비교기 수단을 포함하는 것을 특징으로 하는 컴퓨터 출력시스템.
  11. 제10항에 있어서, 새프레임 번호가 제3메모리에 기록되는 주기 동안 출력디스플레이에 출력신호를 제공하는 수단이 입력 레지스터의 프레임 번호가 제3메모리의 그 위치에서의 프레임 번호 보다 1이 크다는 것을 각 위치에 지시를 기억하는 제4풀스크린 비트맵 메모리를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  12. 제9항에 있어서, 제3메모리의 위치에 기억된 프레임 번호가 출력될 프레임의 프레임 번호라면 결정하는 수단이 프레임 번호를 기억하는 출력레지스터, 및 출력레지스터의 프레임번호가 제3메모리의 위치에 기억된 프레임 번호 보다 1이 적은가를 시험하는 수단을 포함하는 것을 특징으로 하는 컴퓨터 출력시스템.
  13. 제11항에 있어서, 출력될 프레임 번호가 제3메모리의 위치에 기억된 프레임 번호 보다 1이 적다면 결정하는 수단이 프레임 번호를 기억하는 출력레지스터, 및 출력 레지스터의 프레임 번호가 제3메모리의 위치에 기억된 프레임 번호보다 1이 적은 가를 시험하는 수단을 포함하는 것을 특징으로 하는 컴퓨터 출력시스템.
KR1019900006025A 1989-04-28 1990-04-28 컴퓨터시스템의 출력디스플레이를 신속하게 소거하는 개량된 장치 KR940001668B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US345,211 1989-04-28
US07/345,211 US5050102A (en) 1989-04-28 1989-04-28 Apparatus for rapidly switching between output display frames using a shared frame gentification memory

Publications (2)

Publication Number Publication Date
KR900016855A KR900016855A (ko) 1990-11-14
KR940001668B1 true KR940001668B1 (ko) 1994-02-28

Family

ID=23354060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900006025A KR940001668B1 (ko) 1989-04-28 1990-04-28 컴퓨터시스템의 출력디스플레이를 신속하게 소거하는 개량된 장치

Country Status (7)

Country Link
US (1) US5050102A (ko)
JP (1) JP2952780B2 (ko)
KR (1) KR940001668B1 (ko)
CA (1) CA2010966C (ko)
FR (1) FR2646540B1 (ko)
GB (1) GB2230924B (ko)
HK (1) HK48694A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214758A (en) * 1989-11-14 1993-05-25 Sony Corporation Animation producing apparatus
US5274753A (en) * 1990-05-24 1993-12-28 Apple Computer, Inc. Apparatus for distinguishing information stored in a frame buffer
JPH05323904A (ja) * 1992-05-19 1993-12-07 Canon Inc 表示制御装置及び表示制御方法
US5493637A (en) * 1992-12-04 1996-02-20 Network Computing Devices, Inc. Video buffer recycling method and apparatus
US5500933A (en) * 1993-04-28 1996-03-19 Canon Information Systems, Inc. Display system which displays motion video objects combined with other visual objects
EP0734010B1 (en) * 1995-03-21 2005-01-26 Sun Microsystems, Inc. Video frame signature capture
JPH08272344A (ja) * 1995-03-29 1996-10-18 Hitachi Ltd 高速画面表示装置及び方法
JP2716397B2 (ja) * 1995-04-20 1998-02-18 新潟日本電気株式会社 グラフィクスコントローラ
WO1997035280A2 (en) 1996-03-15 1997-09-25 Zapa Digital Arts Ltd. System for producing animation sequence according to character behaviour characteristics
US6313813B1 (en) * 1999-10-21 2001-11-06 Sony Corporation Single horizontal scan range CRT monitor
US7313764B1 (en) * 2003-03-06 2007-12-25 Apple Inc. Method and apparatus to accelerate scrolling for buffered windows
US9251557B2 (en) * 2013-06-05 2016-02-02 Nvidia Corporation System, method, and computer program product for recovering from a memory underflow condition associated with generating video signals

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4550315A (en) * 1983-11-03 1985-10-29 Burroughs Corporation System for electronically displaying multiple images on a CRT screen such that some images are more prominent than others
US4823108A (en) * 1984-05-02 1989-04-18 Quarterdeck Office Systems Display system and memory architecture and method for displaying images in windows on a video display
JPS61188582A (ja) * 1985-02-18 1986-08-22 三菱電機株式会社 マルチウインドウ書込み制御装置
JPS6242277A (ja) * 1985-08-19 1987-02-24 Fanuc Ltd 画像処理装置
US4829453A (en) * 1987-03-05 1989-05-09 Sharp Kabushiki Kaisha Apparatus for cataloging and retrieving image data
US5061919A (en) * 1987-06-29 1991-10-29 Evans & Sutherland Computer Corp. Computer graphics dynamic control system
EP0312720A3 (en) * 1987-10-20 1990-06-13 Tektronix Inc. Double buffered graphics design system
US4907174A (en) * 1988-06-02 1990-03-06 Sun Microsystems, Inc. Z-buffer allocated for window identification
CA1316271C (en) * 1988-10-07 1993-04-13 William Joy Apparatus for rapidly clearing the output display of a computer system

Also Published As

Publication number Publication date
CA2010966C (en) 1993-11-09
GB2230924B (en) 1993-09-22
FR2646540A1 (fr) 1990-11-02
GB8926964D0 (en) 1990-01-17
FR2646540B1 (fr) 1994-11-10
CA2010966A1 (en) 1990-10-28
JPH02301824A (ja) 1990-12-13
US5050102A (en) 1991-09-17
JP2952780B2 (ja) 1999-09-27
GB2230924A (en) 1990-10-31
HK48694A (en) 1994-05-27
KR900016855A (ko) 1990-11-14

Similar Documents

Publication Publication Date Title
EP0197412B1 (en) Variable access frame buffer memory
US5587726A (en) Method and apparatus for increasing the speed of operation of a double buffered display system
EP0197413B1 (en) Frame buffer memory
CA2015725C (en) Method and apparatus for double buffering and colour selection utilizing windows
EP0403122B1 (en) Processor controlled image overlay
US5714974A (en) Dithering method and circuit using dithering matrix rotation
EP0201210B1 (en) Video display system
KR940001668B1 (ko) 컴퓨터시스템의 출력디스플레이를 신속하게 소거하는 개량된 장치
JPH01111279A (ja) 記憶装置
EP0398510B1 (en) Video random access memory
US5043923A (en) Apparatus for rapidly switching between frames to be presented on a computer output display
US5815137A (en) High speed display system having cursor multiplexing scheme
JPS6049391A (ja) ラスタ走査表示システム
KR890004306B1 (ko) 라스터주사 디지탈 디스플레이 시스템과 상기 시스템의 예정된 데이타조합 및 화소 검출방법과 그래픽제어 시스템 및 그 방법
EP0525986A2 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
KR960003073B1 (ko) 컴퓨터시스템의 출력 디스플레이를 빠르게 지우는 장치
US5486844A (en) Method and apparatus for superimposing displayed images
US6628291B1 (en) Method and apparatus for display refresh using multiple frame buffers in a data processing system
US5847700A (en) Integrated apparatus for displaying a plurality of modes of color information on a computer output display
JPS5870276A (ja) ビデオメモリの書込み,読出し方法
JPH11259058A (ja) スクリーン表示システム
JPS63251864A (ja) 表示装置
JPH0443594B2 (ko)
JPS59177594A (ja) デイスプレイ・メモリ制御方式
JPS61254981A (ja) マルチウインド表示制御装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030224

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee