JPH11259058A - スクリーン表示システム - Google Patents
スクリーン表示システムInfo
- Publication number
- JPH11259058A JPH11259058A JP10357876A JP35787698A JPH11259058A JP H11259058 A JPH11259058 A JP H11259058A JP 10357876 A JP10357876 A JP 10357876A JP 35787698 A JP35787698 A JP 35787698A JP H11259058 A JPH11259058 A JP H11259058A
- Authority
- JP
- Japan
- Prior art keywords
- cells
- cell
- line
- display
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/30—Control of display attribute
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 本発明は、表示方法に適応性があり、簡単な
ハードウエアを必要とする文字を表示する方法を特定す
ることを目的とする。 【解決手段】 本発明は再生スクリーン上にスクリーン
要素を表示する方法に関する。再生ライン（Ｌａ乃至Ｌ
ｍ）の所定数の画素（Ｐａ１乃至Ｐｅｊ）はセル（Ｃ１
１乃至Ｃｍｎ）を形成するために結合される。再生ライ
ン（Ｌ１乃至Ｌｍ）は一定の所定の数のセル（Ｃ１１乃
至Ｃｍｎ）から形成される。
ハードウエアを必要とする文字を表示する方法を特定す
ることを目的とする。 【解決手段】 本発明は再生スクリーン上にスクリーン
要素を表示する方法に関する。再生ライン（Ｌａ乃至Ｌ
ｍ）の所定数の画素（Ｐａ１乃至Ｐｅｊ）はセル（Ｃ１
１乃至Ｃｍｎ）を形成するために結合される。再生ライ
ン（Ｌ１乃至Ｌｍ）は一定の所定の数のセル（Ｃ１１乃
至Ｃｍｎ）から形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、再生スクリーン上
にスクリーン要素を表示する方法に関する。
にスクリーン要素を表示する方法に関する。
【０００２】
【従来の技術】一般的に、文字を表示する方法として２
つの方法が既知である。第１の方法は文字の表示に基づ
くものであり、第２の方法は画素の表示に基づくもので
ある。。文字を表示する方法の場合、個々の文字の文字
形状はＲＯＭテーブルの中の記憶され、前景／背景の
色、点滅等といった全ての文字属性は文字発生器によっ
て計算され、文字全体、列全体、又はスクリーン全体に
ついて実施される。
つの方法が既知である。第１の方法は文字の表示に基づ
くものであり、第２の方法は画素の表示に基づくもので
ある。。文字を表示する方法の場合、個々の文字の文字
形状はＲＯＭテーブルの中の記憶され、前景／背景の
色、点滅等といった全ての文字属性は文字発生器によっ
て計算され、文字全体、列全体、又はスクリーン全体に
ついて実施される。
【０００３】グラフィックイメージは、動的に変更可能
な文字セットによってのみ実現されうる。即ち、ＲＯＭ
といった所定の文字メモリの代わりに、ＲＡＭの中で文
字マトリックスが動的に変更可能に処理されねばならな
い。いわゆるウィンドウ技術又は垂直移動動作、又はス
クロール動作を使用した文字の処理は文字レベルで実行
される。
な文字セットによってのみ実現されうる。即ち、ＲＯＭ
といった所定の文字メモリの代わりに、ＲＡＭの中で文
字マトリックスが動的に変更可能に処理されねばならな
い。いわゆるウィンドウ技術又は垂直移動動作、又はス
クロール動作を使用した文字の処理は文字レベルで実行
される。
【０００４】文字に基づく表示システムは、概してソフ
トウエアの僅かな使用と、小さなＲＡＭ及び複雑なハー
ドウエアとを必要とし、グラフィックな要素を表示する
可能性に関しては限界がある。画素指向の表示モードの
場合、完全な画像を生成するためには完全な文字マトリ
ックスをライン毎に画像メモリの中に複写する必要があ
る。前景／背景の色、点滅等といった全ての文字属性は
ソフトウエアによって計算されねばならず、同様に画素
の配置は関連する文字、ライン及び／又はスクリーンの
属性関数に従って計算されねばならない。
トウエアの僅かな使用と、小さなＲＡＭ及び複雑なハー
ドウエアとを必要とし、グラフィックな要素を表示する
可能性に関しては限界がある。画素指向の表示モードの
場合、完全な画像を生成するためには完全な文字マトリ
ックスをライン毎に画像メモリの中に複写する必要があ
る。前景／背景の色、点滅等といった全ての文字属性は
ソフトウエアによって計算されねばならず、同様に画素
の配置は関連する文字、ライン及び／又はスクリーンの
属性関数に従って計算されねばならない。
【０００５】ウィンドウ技術及び垂直移動動作は画素指
向である。ウィンドウ又はオブジェクトの上書きは通常
は多レベル技術を使用して実現される。画素に基づくス
クリーン表示システムは概して非常に複雑なソフトウエ
アと、大きなメモリを必要とするが、比較的簡単なハー
ドウエアを必要とする。画像フレーム全体の画素グラフ
ィックスは有利に形成されうる。
向である。ウィンドウ又はオブジェクトの上書きは通常
は多レベル技術を使用して実現される。画素に基づくス
クリーン表示システムは概して非常に複雑なソフトウエ
アと、大きなメモリを必要とするが、比較的簡単なハー
ドウエアを必要とする。画像フレーム全体の画素グラフ
ィックスは有利に形成されうる。
【０００６】
【発明が解決しようとする課題】本発明は、表示方法に
適応性があり、簡単なハードウエアを必要とする文字を
表示する方法を特定することを目的とする。
適応性があり、簡単なハードウエアを必要とする文字を
表示する方法を特定することを目的とする。
【０００７】
【課題を解決するための手段】本発明の目的は請求項１
による方法によって達成される。有利な点は請求項２乃
至６に記載される。本発明による方法では、再生ライン
の特定の数の画素はセルを形成するために水平に結合さ
れる。セルは例えば４，６，８又は１２の画素からな
る。セルを形成するために結合される画素の数は上位の
再生モードによって決定される。セルの長さは一定であ
ることが望ましく、例えば長さは使用されるマイクロプ
ロセッサの処理幅によって決定され、従って３２ビット
プロセッサでは３２ビット幅である。従って、６４ビッ
トプロセッサが使用されれば幅は６４ビットでありう
る。しかしながら、２×３２ビット又は４×１６ビット
への分割も同様に可能である。
による方法によって達成される。有利な点は請求項２乃
至６に記載される。本発明による方法では、再生ライン
の特定の数の画素はセルを形成するために水平に結合さ
れる。セルは例えば４，６，８又は１２の画素からな
る。セルを形成するために結合される画素の数は上位の
再生モードによって決定される。セルの長さは一定であ
ることが望ましく、例えば長さは使用されるマイクロプ
ロセッサの処理幅によって決定され、従って３２ビット
プロセッサでは３２ビット幅である。従って、６４ビッ
トプロセッサが使用されれば幅は６４ビットでありう
る。しかしながら、２×３２ビット又は４×１６ビット
への分割も同様に可能である。
【０００８】所望の再生モードのタイプに依存して、セ
ルの中には画素内容に加え、色、前景及び背景の色、点
滅、又他は透明画表示といった属性が含まれうる。再生
スクリーン上のセルのライン毎の表示のために、セルは
夫々の専用の割り当てられたアドレスと共に画像メモリ
中に記憶される。所望の記憶容量は、選択された再生モ
ードのセルの必要な数に等しい。
ルの中には画素内容に加え、色、前景及び背景の色、点
滅、又他は透明画表示といった属性が含まれうる。再生
スクリーン上のセルのライン毎の表示のために、セルは
夫々の専用の割り当てられたアドレスと共に画像メモリ
中に記憶される。所望の記憶容量は、選択された再生モ
ードのセルの必要な数に等しい。
【０００９】メモリ中のセルのアドレス指定は線形に行
われる。アドレスの数は再生されるべきセルの数に対応
する。本発明によるセルの記憶によって得られる線形ア
ドレス指定は、有利にハードウエアの複雑さの減少をも
たらす。個々のセル毎の垂直移動は、ライン毎に可能で
ある。水平方向には、これはセルの大きさによって行わ
れる。
われる。アドレスの数は再生されるべきセルの数に対応
する。本発明によるセルの記憶によって得られる線形ア
ドレス指定は、有利にハードウエアの複雑さの減少をも
たらす。個々のセル毎の垂直移動は、ライン毎に可能で
ある。水平方向には、これはセルの大きさによって行わ
れる。
【００１０】例えばオブジェクトのセル毎の構造によ
り、オブジェクトは簡単なアドレス指定によって容易に
定義されうる。このように、オブジェクト全体を移動又
は複写すること、又はスクリーン領域をスクロールする
ことが可能である。
り、オブジェクトは簡単なアドレス指定によって容易に
定義されうる。このように、オブジェクト全体を移動又
は複写すること、又はスクリーン領域をスクロールする
ことが可能である。
【００１１】
【発明の実施の形態】以下、本発明の典型的な実施例を
図面を参照して説明する。図１は再生スクリーンをセル
表示と共に示す図である。スクリーン表示はラインＬ1
−Ｌm からなる。ラインＬ1 −Ｌm の夫々に対して、ｎ
のセルＣ11−Ｃ1nからＣm1−Ｃmnが存在する。各セルＣ
11−Ｃmnはｊの画素Ｐ1 −Ｐj を含む。従って、スクリ
ーンの領域は全部でｍ×ｎのセルによって記述されう
る。
図面を参照して説明する。図１は再生スクリーンをセル
表示と共に示す図である。スクリーン表示はラインＬ1
−Ｌm からなる。ラインＬ1 −Ｌm の夫々に対して、ｎ
のセルＣ11−Ｃ1nからＣm1−Ｃmnが存在する。各セルＣ
11−Ｃmnはｊの画素Ｐ1 −Ｐj を含む。従って、スクリ
ーンの領域は全部でｍ×ｎのセルによって記述されう
る。
【００１２】図２は、画像メモリＰＭを示す図であり、
その中にはセルＣ11−Ｃmnが線形に記憶されている。各
ラインの中で新たに評価された特定のオブジェクトに対
する特定のエントリポイントＥＰが定義されることが可
能である。このように、第１のオブジェクト（Ｎｏ．
０）に対して、画像メモリＰＭはエントリポイントＥＰ
０ｍｌから開始し、第１のオブジェクトがスクリーンの
内容全体を含む場合、最後のラインの開始において最後
のエントリポイントＥＰ０ｍｌを有する。図２中、第１
のオブジェクトに対する画像メモリ領域の終端における
エントリポイントＥＰ１１１は、第２のオブジェクト
（Ｎｏ．１）に対する画像メモリ領域が続くことを示
す。
その中にはセルＣ11−Ｃmnが線形に記憶されている。各
ラインの中で新たに評価された特定のオブジェクトに対
する特定のエントリポイントＥＰが定義されることが可
能である。このように、第１のオブジェクト（Ｎｏ．
０）に対して、画像メモリＰＭはエントリポイントＥＰ
０ｍｌから開始し、第１のオブジェクトがスクリーンの
内容全体を含む場合、最後のラインの開始において最後
のエントリポイントＥＰ０ｍｌを有する。図２中、第１
のオブジェクトに対する画像メモリ領域の終端における
エントリポイントＥＰ１１１は、第２のオブジェクト
（Ｎｏ．１）に対する画像メモリ領域が続くことを示
す。
【００１３】従来技術のように、例えば一文字の文字を
表示するために、スクリーン表示の場合、相互に垂直に
配置された対応するセルは、メモリ中のオフセットを伴
う対応するエントリポイントの後に画像メモリＰＭの中
に記憶されねばならない。ラインは左から右へ表示され
るにつれ、オフセットなしに、即ち線形に読み出され
る。オフセットは表示されるべき文字の水平の再開まで
のセルの数に対応し、所望の水平画素及び色解像度を与
えられているときは一定の値である。
表示するために、スクリーン表示の場合、相互に垂直に
配置された対応するセルは、メモリ中のオフセットを伴
う対応するエントリポイントの後に画像メモリＰＭの中
に記憶されねばならない。ラインは左から右へ表示され
るにつれ、オフセットなしに、即ち線形に読み出され
る。オフセットは表示されるべき文字の水平の再開まで
のセルの数に対応し、所望の水平画素及び色解像度を与
えられているときは一定の値である。
【００１４】図３の（Ａ）乃至（Ｇ）は、３２ビットプ
ロセッサを使用するときの、セル編成の典型的な実施例
を示す図である。図３の（Ａ）では、第１のセルは、各
画素が８ビットの解像度を有する４つの画素Ｐａ１−Ｐ
ａ４によって構成される。図３の（Ｆ）は本発明による
セル編成のセル当たりの画素数（画素／セル）を特定す
る図であり、図３の（Ｇ）は関連する画素当たりの解像
度（ビット／画素）を特定する図である。
ロセッサを使用するときの、セル編成の典型的な実施例
を示す図である。図３の（Ａ）では、第１のセルは、各
画素が８ビットの解像度を有する４つの画素Ｐａ１−Ｐ
ａ４によって構成される。図３の（Ｆ）は本発明による
セル編成のセル当たりの画素数（画素／セル）を特定す
る図であり、図３の（Ｇ）は関連する画素当たりの解像
度（ビット／画素）を特定する図である。
【００１５】図３の（Ｂ）では、第２のセルは、各画素
が４ビットの解像度を有する８つの画素Ｐｂ１−Ｐｂ８
によって構成される。図３の（Ｃ）では、第３のセルは
夫々の場合に５ビット／画素の解像度を有する６つの画
素Ｐｃ１乃至Ｐｃ６によって構成される。最後の２つの
ビットはセルのタイプを同定するために使用されうる。
が４ビットの解像度を有する８つの画素Ｐｂ１−Ｐｂ８
によって構成される。図３の（Ｃ）では、第３のセルは
夫々の場合に５ビット／画素の解像度を有する６つの画
素Ｐｃ１乃至Ｐｃ６によって構成される。最後の２つの
ビットはセルのタイプを同定するために使用されうる。
【００１６】図３の（Ｄ）では、４つのセルは同様に６
つの画素Ｐｄ１−Ｐｄ６を有する。しかしながら、この
場合、解像度はわずか１ビット／画素である。画素Ｐｄ
１−Ｐｄ６の後には、例えば予備のために使用される６
つのビットを有するブロックＲ１が続く。この後には、
前景色を決定するために使用されうるブロックＦ１が続
く。次のブロックＢ１は背景色を決定するために使用さ
れうる。ブロックＦ１及びＢ１は共に夫々５ビットの幅
を有する。続く３つのビットは属性であり、本実施例で
は最初のビットＲ２は予備のために使用され、次のビッ
トＴＧＢ１は透明な背景を設定するために使用され、第
３のビットＴＦＧ１は透明な前景として使用される。こ
の次には、５ビットの幅を有し、点滅モードに関する情
報を含みうるブロックＦＬ１が続く。この場合、最後の
２つのビットはやはり同定のために使用されうる。図３
の（Ｃ）及び（Ｄ）に図示されるセルは、テレテキスト
表示、又は画像及びテキストの混合モードに使用される
ことが望ましい。
つの画素Ｐｄ１−Ｐｄ６を有する。しかしながら、この
場合、解像度はわずか１ビット／画素である。画素Ｐｄ
１−Ｐｄ６の後には、例えば予備のために使用される６
つのビットを有するブロックＲ１が続く。この後には、
前景色を決定するために使用されうるブロックＦ１が続
く。次のブロックＢ１は背景色を決定するために使用さ
れうる。ブロックＦ１及びＢ１は共に夫々５ビットの幅
を有する。続く３つのビットは属性であり、本実施例で
は最初のビットＲ２は予備のために使用され、次のビッ
トＴＧＢ１は透明な背景を設定するために使用され、第
３のビットＴＦＧ１は透明な前景として使用される。こ
の次には、５ビットの幅を有し、点滅モードに関する情
報を含みうるブロックＦＬ１が続く。この場合、最後の
２つのビットはやはり同定のために使用されうる。図３
の（Ｃ）及び（Ｄ）に図示されるセルは、テレテキスト
表示、又は画像及びテキストの混合モードに使用される
ことが望ましい。
【００１７】図３の（Ｅ）において、第５のセルは夫々
が１ビット／画素の解像度を有する１２の画素によって
構成される。この次には図３の（Ｄ）と同様のブロッ
ク、即ち、前景色Ｆ２のための５ビット、背景色Ｂ２の
ための５ビット、１つの予備ビットＲ３、透明な背景Ｔ
ＢＧ２のための１ビット、透明な前景ＴＦＧ２のための
１ビット、点滅モードＦＬ２のための５ビット、及び２
つの同定ビットのブロックが続く。
が１ビット／画素の解像度を有する１２の画素によって
構成される。この次には図３の（Ｄ）と同様のブロッ
ク、即ち、前景色Ｆ２のための５ビット、背景色Ｂ２の
ための５ビット、１つの予備ビットＲ３、透明な背景Ｔ
ＢＧ２のための１ビット、透明な前景ＴＦＧ２のための
１ビット、点滅モードＦＬ２のための５ビット、及び２
つの同定ビットのブロックが続く。
【００１８】この例は、３２ビットコンピュータシステ
ムで使用されることが望ましい。６４ビットコンピュー
タシステムでは、例示されるセルは１つの計算ステップ
中、２回処理されうる。適用の種類及び／又は使用され
るコンピュータアーキテクチャに依存して、他のセル構
造が考えられる。図４は、オブジェクト処理装置のブロ
ック図を示す図である。オブジェクトは、他の画像内容
とは無関係に別個に処理されるべき要素であると理解さ
れる。
ムで使用されることが望ましい。６４ビットコンピュー
タシステムでは、例示されるセルは１つの計算ステップ
中、２回処理されうる。適用の種類及び／又は使用され
るコンピュータアーキテクチャに依存して、他のセル構
造が考えられる。図４は、オブジェクト処理装置のブロ
ック図を示す図である。オブジェクトは、他の画像内容
とは無関係に別個に処理されるべき要素であると理解さ
れる。
【００１９】各オブジェクトは、セル毎に画像メモリＰ
Ｍに書き込まれる。オブジェクトは主画像の一部又は他
のオブジェクトの一部であり得る。主画像もまた独立し
たオブジェクトとして見なされうる。図２に既に示され
るように、各オブジェクトは別個に割り当てられた画像
メモリ領域を占めることが望ましい。オブジェクトは以
下のアドレス、即ち、 １．ＨＳＴＡ＝水平開始位置＝セル番号、 ２．ＨＥＮＤ＝水平終端位置＝セル番号、 ３．ＶＳＴＡ＝垂直開始位置＝ライン番号、 ４．ＶＥＮＤ＝垂直終端位置＝ライン番号、 ５．ＢＯＡ ＝オブジェクトの第１のセルをアドレス指
定する基準オブジェクトアドレス、によってはっきりと
記述される。
Ｍに書き込まれる。オブジェクトは主画像の一部又は他
のオブジェクトの一部であり得る。主画像もまた独立し
たオブジェクトとして見なされうる。図２に既に示され
るように、各オブジェクトは別個に割り当てられた画像
メモリ領域を占めることが望ましい。オブジェクトは以
下のアドレス、即ち、 １．ＨＳＴＡ＝水平開始位置＝セル番号、 ２．ＨＥＮＤ＝水平終端位置＝セル番号、 ３．ＶＳＴＡ＝垂直開始位置＝ライン番号、 ４．ＶＥＮＤ＝垂直終端位置＝ライン番号、 ５．ＢＯＡ ＝オブジェクトの第１のセルをアドレス指
定する基準オブジェクトアドレス、によってはっきりと
記述される。
【００２０】オブジェクト処理装置は以下のようにして
構成される。スクリーン上のオブジェクトの四隅の点
は、位置メモリ、即ち垂直開始位置用のＶＳＴＡｎ、垂
直終端位置用のＶＥＮＤｎ、水平開始位置用のＨＳＴＡ
ｎ、水平終端位置用のＨＥＮＤｎの中に記憶される。オ
ブジェクトの第１のセルを参照し、それにより画像メモ
リＰＭ中のアドレスを示す基準オブジェクトアドレスＢ
ＯＡは、アドレスメモリＢＯＡｎの中で特定される。位
置メモリＶＳＴＡｎ及びＶＥＮＤｎは第１の比較器ＣＰ
１に接続され、位置メモリＨＳＴＡｎ及びＨＥＮＤｎは
第２の比較器ＣＰ２に接続される。
構成される。スクリーン上のオブジェクトの四隅の点
は、位置メモリ、即ち垂直開始位置用のＶＳＴＡｎ、垂
直終端位置用のＶＥＮＤｎ、水平開始位置用のＨＳＴＡ
ｎ、水平終端位置用のＨＥＮＤｎの中に記憶される。オ
ブジェクトの第１のセルを参照し、それにより画像メモ
リＰＭ中のアドレスを示す基準オブジェクトアドレスＢ
ＯＡは、アドレスメモリＢＯＡｎの中で特定される。位
置メモリＶＳＴＡｎ及びＶＥＮＤｎは第１の比較器ＣＰ
１に接続され、位置メモリＨＳＴＡｎ及びＨＥＮＤｎは
第２の比較器ＣＰ２に接続される。
【００２１】更に、ラインカウンタＴＶＬＣのデータは
第１の比較器ＣＰ１に供給され、セルカウンタＬＣＣの
データは第２の比較器ＣＰ２に供給される。第１の比較
器ＣＰ１の比較結果が負である、即ち瞬間的なビーム位
置がオブジェクトの外側であれば、この情報はオブジェ
クトｎ−１のための全く同様に構成された第２のオブジ
ェクト処理装置へ供給される。第１及び第２の比較器Ｃ
Ｐ１及びＣＰ２の比較結果が正であれば、ＡＮＤゲート
１０の第１の入力に信号ＩＮが与えられ、オブジェクト
セルカウンタＯＣＣｎが作動される。
第１の比較器ＣＰ１に供給され、セルカウンタＬＣＣの
データは第２の比較器ＣＰ２に供給される。第１の比較
器ＣＰ１の比較結果が負である、即ち瞬間的なビーム位
置がオブジェクトの外側であれば、この情報はオブジェ
クトｎ−１のための全く同様に構成された第２のオブジ
ェクト処理装置へ供給される。第１及び第２の比較器Ｃ
Ｐ１及びＣＰ２の比較結果が正であれば、ＡＮＤゲート
１０の第１の入力に信号ＩＮが与えられ、オブジェクト
セルカウンタＯＣＣｎが作動される。
【００２２】またＡＮＤゲート１０の第２の入力にはセ
ルクロック信号ＣＣＬが与えられている。このクロック
信号ＣＣＬはセル読出クロック信号に対応する。ＡＮＤ
ゲート１０の出力はオブジェクトセルカウンタＯＣＣｎ
の制御入力に接続される。位置メモリＶＥＮＤｎは制御
線ＲＬＤを通じてアドレスメモリＢＯＡｎに接続され
る。アドレスメモリＢＯＡｎのデータ出力はオブジェク
トセルカウンタＯＣＣｎに接続される。ラインカウンタ
ＴＶＬＣの値が位置メモリＶＥＮＤｎの値を超過すると
き、オブジェクトセルカウンタＯＣＣｎはアドレスメモ
リＢＯＡｎの値にセットされる。このリセット動作は位
置メモリＶＥＮＤｎとアドレスメモリＢＯＡｎとの間で
制御線ＲＬＤを通じて行われる。
ルクロック信号ＣＣＬが与えられている。このクロック
信号ＣＣＬはセル読出クロック信号に対応する。ＡＮＤ
ゲート１０の出力はオブジェクトセルカウンタＯＣＣｎ
の制御入力に接続される。位置メモリＶＥＮＤｎは制御
線ＲＬＤを通じてアドレスメモリＢＯＡｎに接続され
る。アドレスメモリＢＯＡｎのデータ出力はオブジェク
トセルカウンタＯＣＣｎに接続される。ラインカウンタ
ＴＶＬＣの値が位置メモリＶＥＮＤｎの値を超過すると
き、オブジェクトセルカウンタＯＣＣｎはアドレスメモ
リＢＯＡｎの値にセットされる。このリセット動作は位
置メモリＶＥＮＤｎとアドレスメモリＢＯＡｎとの間で
制御線ＲＬＤを通じて行われる。
【００２３】ＡＮＤゲート１０に供給されるセルクロッ
ク信号ＣＣＬｎは同時にセルカウンタＬＣＣ及びライン
カウンタＴＶＬＣ用の計数信号として役立つ。セルカウ
ンタＬＣＣは、例えばラインが１２８のセルによって記
述されていれば０から１２７まで計数し、２６０のアク
ティブラインを有するテレビジョン方式の場合、ライン
カウンタＴＶＬＣは０から２５９まで計数する。セルカ
ウンタＬＣＣ及びラインカウンタＴＶＬＣのデータは、
信号「ＩＮ」に依存して、オブジェクトセルカウンタか
らのアドレス又はカウンタＴＶＬＣ及びＬＣＣからのア
ドレスのいずれかによって切り替わるアドレスマルチプ
レクサＭＵＸへ供給される。アドレスマルチプレクサの
出力信号１１は次に図２に従って画像メモリのアドレス
を供給する。
ク信号ＣＣＬｎは同時にセルカウンタＬＣＣ及びライン
カウンタＴＶＬＣ用の計数信号として役立つ。セルカウ
ンタＬＣＣは、例えばラインが１２８のセルによって記
述されていれば０から１２７まで計数し、２６０のアク
ティブラインを有するテレビジョン方式の場合、ライン
カウンタＴＶＬＣは０から２５９まで計数する。セルカ
ウンタＬＣＣ及びラインカウンタＴＶＬＣのデータは、
信号「ＩＮ」に依存して、オブジェクトセルカウンタか
らのアドレス又はカウンタＴＶＬＣ及びＬＣＣからのア
ドレスのいずれかによって切り替わるアドレスマルチプ
レクサＭＵＸへ供給される。アドレスマルチプレクサの
出力信号１１は次に図２に従って画像メモリのアドレス
を供給する。
【００２４】表示されるべき各オブジェクトはそれ自体
のオブジェクト処理装置を必要とする。しかしながら、
構造は各オブジェクト処理装置に対して同一である。複
数のオブジェクトが１つのライン上に存在するとき、単
純な優先度論理配置がオブジェクト処理装置を次々に作
動させる。オブジェクト処理装置の数は、所望のダイバ
ーシチ又は使用可能なチップ領域に依存して任意に決め
られる。オブジェクト処理装置の部分、例えばラインカ
ウンタＴＶＬＣ、セルカウンタＬＣＣ及びアドレスマル
チプレクサは、セルアクセスアドレス発生器ＣＡＡＧを
形成するために組合わされることができ、望ましくはオ
ブジェクト処理装置の他の残る部分と結合されて使用さ
れる。オブジェクト処理要素ＶＳＴＡ，ＨＳＴＡ，ＶＥ
ＮＤ，ＨＥＮＤ，ＢＯＡ及びＯＣＣは、オブジェクト処
理装置ＯＨ（オブジェクトハンドラ）を形成するために
結合される。
のオブジェクト処理装置を必要とする。しかしながら、
構造は各オブジェクト処理装置に対して同一である。複
数のオブジェクトが１つのライン上に存在するとき、単
純な優先度論理配置がオブジェクト処理装置を次々に作
動させる。オブジェクト処理装置の数は、所望のダイバ
ーシチ又は使用可能なチップ領域に依存して任意に決め
られる。オブジェクト処理装置の部分、例えばラインカ
ウンタＴＶＬＣ、セルカウンタＬＣＣ及びアドレスマル
チプレクサは、セルアクセスアドレス発生器ＣＡＡＧを
形成するために組合わされることができ、望ましくはオ
ブジェクト処理装置の他の残る部分と結合されて使用さ
れる。オブジェクト処理要素ＶＳＴＡ，ＨＳＴＡ，ＶＥ
ＮＤ，ＨＥＮＤ，ＢＯＡ及びＯＣＣは、オブジェクト処
理装置ＯＨ（オブジェクトハンドラ）を形成するために
結合される。
【００２５】図５は、異なるオブジェクトの処理を示す
図である。同一の構造のオブジェクト処理装置ＯＨ
１．．．ＯＨｎが全体として存在する。個々のオブジェ
クト処理装置ＯＨ１．．．ＯＨｎは、セルアクセスアド
レス発生器ＣＡＡＧのラインカウンタＴＶＬＣ及びセル
カウンタＬＣＣの出力に接続される。オブジェクトセル
カウンタＯＣＣＮの内容及びＩＮ信号は次に優先度制御
ＰＣによってセルアクセスアドレス発生器ＣＡＡＧに供
給される。オブジェクトセルカウンタＯＣＣＮがオブジ
ェクトウィンドウ内にある、即ちＩＮ信号がアクティブ
であるとすると、マルチプレクサＯＣＣｎは、画像メモ
リＰＭのためのアドレス指定として切り替わる。
図である。同一の構造のオブジェクト処理装置ＯＨ
１．．．ＯＨｎが全体として存在する。個々のオブジェ
クト処理装置ＯＨ１．．．ＯＨｎは、セルアクセスアド
レス発生器ＣＡＡＧのラインカウンタＴＶＬＣ及びセル
カウンタＬＣＣの出力に接続される。オブジェクトセル
カウンタＯＣＣＮの内容及びＩＮ信号は次に優先度制御
ＰＣによってセルアクセスアドレス発生器ＣＡＡＧに供
給される。オブジェクトセルカウンタＯＣＣＮがオブジ
ェクトウィンドウ内にある、即ちＩＮ信号がアクティブ
であるとすると、マルチプレクサＯＣＣｎは、画像メモ
リＰＭのためのアドレス指定として切り替わる。
【００２６】図６は２つのオブジェクトＯ１，Ｏ２の記
憶配置の例を示す図である。例えば、オブジェクトＯ１
は全体の使用可能な可視スクリーンを表わす。画像メモ
リＰＭは、時点ＶＳＴＡ２／ＨＳＴＡ２において更なる
オブジェクトＯ２が表示されるまで、オブジェクトＯ１
のデータで読み出される。アクティブラインＡＬの例で
は、時点ｔａにおいて、オブジェクトセルカウンタＯＣ
Ｃ１によって決定されるアドレスａにおけるデータが読
み出され、スクリーン上に再生される。これは時点ｔｂ
まで行われる。時点ｔｂの後、オブジェクト処理装置は
オブジェクトＯ１に対してアクティブラインＡＬの内容
はオブジェクトＯ１の領域の外側にあることを知らせ
る。優先度制御ＰＣは次にオブジェクトＯ２用のオブジ
ェクト処理装置へ切り替わる。次に、オブジェクトセル
カウンタＯＣＣ２によって決められるメモリ領域ｂが読
み出される。これは、時点ｔｃではアクティブラインＡ
Ｌの内容がオブジェクトＯ２の領域の外側にあることが
再び確立されるため、時点ｔｃまで行われる。優先度制
御ＰＣは次に、オブジェクトセルカウンタＯＣＣ１の時
点ｔｃにおいてオブジェクトＯ１用のオブジェクト処理
装置のために切り替わって戻る。
憶配置の例を示す図である。例えば、オブジェクトＯ１
は全体の使用可能な可視スクリーンを表わす。画像メモ
リＰＭは、時点ＶＳＴＡ２／ＨＳＴＡ２において更なる
オブジェクトＯ２が表示されるまで、オブジェクトＯ１
のデータで読み出される。アクティブラインＡＬの例で
は、時点ｔａにおいて、オブジェクトセルカウンタＯＣ
Ｃ１によって決定されるアドレスａにおけるデータが読
み出され、スクリーン上に再生される。これは時点ｔｂ
まで行われる。時点ｔｂの後、オブジェクト処理装置は
オブジェクトＯ１に対してアクティブラインＡＬの内容
はオブジェクトＯ１の領域の外側にあることを知らせ
る。優先度制御ＰＣは次にオブジェクトＯ２用のオブジ
ェクト処理装置へ切り替わる。次に、オブジェクトセル
カウンタＯＣＣ２によって決められるメモリ領域ｂが読
み出される。これは、時点ｔｃではアクティブラインＡ
Ｌの内容がオブジェクトＯ２の領域の外側にあることが
再び確立されるため、時点ｔｃまで行われる。優先度制
御ＰＣは次に、オブジェクトセルカウンタＯＣＣ１の時
点ｔｃにおいてオブジェクトＯ１用のオブジェクト処理
装置のために切り替わって戻る。
【図１】再生スクリーンをセル表示と共に示す図であ
る。
る。
【図２】画像メモリを示す図である。
【図３】（Ａ）乃至（Ｇ）はセルの構造を示す図であ
る。
る。
【図４】オブジェクト処理装置のブロック図を示す図で
ある。
ある。
【図５】異なるオブジェクトの処理を示す図である。
【図６】２つのオブジェクトの記憶配置を示す図であ
る。
る。
１０ ＡＮＤゲート Ｌ1 −Ｌm ライン Ｃ11−Ｃ1n乃至Ｃm1−Ｃmn セル Ｐ1 −Ｐj 画素 ＥＰ０11−ＥＰ０m1，ＥＰ１11 エントリポイント ＢＯＡ 基準オブジェクトアドレス ＣＡＡＧ セルアクセスアドレス発生器 ＣＣＬ セルクロック信号 ＣＰ１，ＣＰ２ 比較器 ＨＳＴＡ 水平開始位置 ＨＥＮＤ 水平終端位置 ＬＣＣ セルカウンタ ＭＵＸ アドレスマルチプレクサ ＯＣＣ オブジェクトセルカウンタ ＯＨ オブジェクトハンドラ ＴＶＬＣ ラインカウンタ ＶＳＴＡ 垂直開始位置 ＶＥＮＤ 垂直終端位置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ライナー シュヴェーア ドイツ連邦共和国，78078 ニーダーエッ シャッハ，レルヒェンヴェーク 12
Claims (6)
- 【請求項１】 再生スクリーン上にスクリーン要素を表
示する方法であって、 再生ライン（Ｌ１乃至Ｌｍ）の所定の数の画素（Ｐａ１
乃至Ｐｅｊ）はセル（Ｃ１１乃至Ｃｍｎ）を形成するた
めに結合されることを特徴とする方法。 - 【請求項２】 再生ライン（Ｌ１乃至Ｌｍ）は一定の所
定の数のセル（Ｃ１ｎ乃至Ｃｍｎ）から形成されること
を特徴とする、請求項１記載の方法。 - 【請求項３】 表示モードに依存して、セル（Ｃ１１乃
至Ｃｍｎ）は割り当てられた解像度を有する多数の画素
（Ｐａ１乃至Ｐｅｊ）を有し、適当であれば、割り当て
られた表示モード（Ｒ１，Ｆ１，Ｂ１，ＴＢＧ１，ＴＦ
Ｇ１，ＦＬ１；Ｒ２，Ｆ２，Ｂ２，ＴＢＧ２，ＴＦＧ
２，ＦＬ２）を有することを特徴とする、請求項１記載
の方法。 - 【請求項４】 同数の画素（Ｐａ１乃至Ｐａ４；乃至；
Ｐｅ１乃至Ｐｅｊ）を有するが、異なって割り当てられ
た表示モード（Ｒ１，Ｆ１，Ｂ１，ＴＢＧ１，ＴＦＧ
１，ＦＬ１；Ｒ２，Ｆ２，Ｂ２，ＴＢＧ２，ＴＦＧ２，
ＦＬ２）を有するセルのみが、各再生画像（図１）のた
めに使用される請求項３記載の方法。 - 【請求項５】 セル（Ｃ１１乃至Ｃｍｎ）は画像メモリ
（ＰＭ）中にアドレス線形的に記憶される、請求項２記
載の方法。 - 【請求項６】 セル（Ｃ１１乃至Ｃｍｎ）は画像メモリ
（ＰＭ）中に記憶オブジェクト指向（０１；０２）で記
憶される、請求項５記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19756365:1 | 1997-12-18 | ||
| DE19756365A DE19756365A1 (de) | 1997-12-18 | 1997-12-18 | Bildschirmdarstellungssystem |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11259058A true JPH11259058A (ja) | 1999-09-24 |
Family
ID=7852415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10357876A Withdrawn JPH11259058A (ja) | 1997-12-18 | 1998-12-16 | スクリーン表示システム |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6642937B2 (ja) |
| EP (1) | EP0924682A1 (ja) |
| JP (1) | JPH11259058A (ja) |
| KR (1) | KR100569805B1 (ja) |
| CN (1) | CN1097814C (ja) |
| DE (1) | DE19756365A1 (ja) |
| HK (1) | HK1020098A1 (ja) |
| MY (1) | MY121705A (ja) |
| ZA (1) | ZA9811329B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10330329A1 (de) * | 2003-07-04 | 2005-02-17 | Micronas Gmbh | Verfahren zur Darstellung von Teletextseiten auf einer Anzeigevorrichtung |
| US20050280659A1 (en) * | 2004-06-16 | 2005-12-22 | Paver Nigel C | Display controller bandwidth and power reduction |
| US20110234636A1 (en) * | 2010-03-24 | 2011-09-29 | Dsp Group Ltd. | Method and integrated circuit for image manipulation |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4752893A (en) * | 1985-11-06 | 1988-06-21 | Texas Instruments Incorporated | Graphics data processing apparatus having image operations with transparent color having a selectable number of bits |
| US4868557A (en) * | 1986-06-04 | 1989-09-19 | Apple Computer, Inc. | Video display apparatus |
| GB2207029A (en) | 1987-07-14 | 1989-01-18 | Silicongraphics Inc | Computer system for converting a higher resolution image to a lower resolution image |
| GB2218881B (en) * | 1988-05-16 | 1992-07-22 | Ardent Computer Corp | Graphics control planes |
| JPH02134687A (ja) * | 1988-11-15 | 1990-05-23 | Sharp Corp | 表示制御装置 |
| CA2108730C (en) * | 1992-12-07 | 1999-10-12 | James Corona | Apparatus for, and methods of providing a universal format of pixels and for scaling fields in the pixels |
| US6208325B1 (en) * | 1993-10-01 | 2001-03-27 | Cirrus Logic, Inc. | Image rotation for video displays |
| US5539428A (en) * | 1993-12-30 | 1996-07-23 | Cirrus Logic, Inc. | Video font cache |
| US5598181A (en) * | 1994-09-26 | 1997-01-28 | Xerox Corporation | Method and apparatus for rotating a digital image ninety degrees using a small auxiliary buffer |
-
1997
- 1997-12-18 DE DE19756365A patent/DE19756365A1/de not_active Withdrawn
-
1998
- 1998-12-02 KR KR1019980052628A patent/KR100569805B1/ko not_active IP Right Cessation
- 1998-12-07 EP EP98123026A patent/EP0924682A1/en not_active Withdrawn
- 1998-12-09 MY MYPI98005558A patent/MY121705A/en unknown
- 1998-12-10 ZA ZA9811329A patent/ZA9811329B/xx unknown
- 1998-12-14 US US09/211,230 patent/US6642937B2/en not_active Expired - Fee Related
- 1998-12-15 CN CN98122845A patent/CN1097814C/zh not_active Expired - Fee Related
- 1998-12-16 JP JP10357876A patent/JPH11259058A/ja not_active Withdrawn
-
1999
- 1999-11-19 HK HK99105348A patent/HK1020098A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990062737A (ko) | 1999-07-26 |
| ZA9811329B (en) | 1999-06-14 |
| EP0924682A1 (en) | 1999-06-23 |
| DE19756365A1 (de) | 1999-06-24 |
| KR100569805B1 (ko) | 2006-09-27 |
| CN1229970A (zh) | 1999-09-29 |
| US6642937B2 (en) | 2003-11-04 |
| MY121705A (en) | 2006-02-28 |
| CN1097814C (zh) | 2003-01-01 |
| HK1020098A1 (en) | 2000-03-10 |
| US20020089510A1 (en) | 2002-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7868898B2 (en) | Methods and apparatus for efficiently accessing reduced color-resolution image data | |
| JPS6049391A (ja) | ラスタ走査表示システム | |
| EP0525986B1 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
| JP2952780B2 (ja) | コンピユータ出力システム | |
| EP0951694B1 (en) | Method and apparatus for using interpolation line buffers as pixel look up tables | |
| JPH11259058A (ja) | スクリーン表示システム | |
| US5870074A (en) | Image display control device, method and computer program product | |
| JPS6150318B2 (ja) | ||
| JP2538654B2 (ja) | 表示書込装置 | |
| GB2203317A (en) | Display system | |
| JP2959486B2 (ja) | マルチウインドウ表示制御メモリ | |
| JPS60101590A (ja) | 表示装置 | |
| JPH0469908B2 (ja) | ||
| JPS6113288A (ja) | 画像フレ−ム・メモリのアクセス制御回路 | |
| JPH0640260B2 (ja) | 記憶装置 | |
| JPH08147478A (ja) | 動画像復号化装置 | |
| JPH077266B2 (ja) | 表示制御装置 | |
| JPH0695272B2 (ja) | 画像表示装置 | |
| JPH0497390A (ja) | 表示装置 | |
| JPS61254984A (ja) | ビツト・マツプ表示器用処理装置 | |
| JPS6332588A (ja) | 表示制御装置 | |
| JP2002502049A (ja) | 画像データブロックを走査線に変換する方法および装置 | |
| JPS61110197A (ja) | 映像表示方式 | |
| JPH01193791A (ja) | マルチウインドウ表示制御方式 | |
| JPH02311965A (ja) | 図形パターンの記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051205 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051205 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080924 |