KR100569805B1 - 스크린디스플레이방법 - Google Patents

스크린디스플레이방법 Download PDF

Info

Publication number
KR100569805B1
KR100569805B1 KR1019980052628A KR19980052628A KR100569805B1 KR 100569805 B1 KR100569805 B1 KR 100569805B1 KR 1019980052628 A KR1019980052628 A KR 1019980052628A KR 19980052628 A KR19980052628 A KR 19980052628A KR 100569805 B1 KR100569805 B1 KR 100569805B1
Authority
KR
South Korea
Prior art keywords
cell
cells
pixels
line
memory
Prior art date
Application number
KR1019980052628A
Other languages
English (en)
Other versions
KR19990062737A (ko
Inventor
산도르 기아르마티
라이네르 슈베르
Original Assignee
도이체 톰손-브란트 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도이체 톰손-브란트 게엠베하 filed Critical 도이체 톰손-브란트 게엠베하
Publication of KR19990062737A publication Critical patent/KR19990062737A/ko
Application granted granted Critical
Publication of KR100569805B1 publication Critical patent/KR100569805B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/30—Control of display attribute
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명은 재생 스크린 상에서 스크린 요소를 디스플레이하는 방법에 관한 것이다. 다수의 미리 결정된 재생 라인(L1 ... Lm)의 픽셀(Pa1 ... Pej)은 셀(C11 ... Cmn)을 형성하기 위해 조합된다. 재생 라인(L1 ... Lm)은 다수의 확고히 미리 결정된 셀(C11 ... Cmn)로부터 형성된다.

Description

스크린 디스플레이 방법{SCREEN DISPLAY SYSTEM}
본 발명은 청구항 제 1항의 전문(preamble)에 따라 재생 스크린 상에서 스크린 요소를 디스플레이 하는 방법에 관한 것이다.
원칙적으로, 문자(characters)를 디스플레이를 하는 두 가지 서로 다른 방법이 알려져 있다. 제 1 방법은 문자 디스플레이에 기반을 둔 것이고 제 2 방법은 픽셀 디스플레이에 기반을 둔 것이다.
문자 디스플레이의 경우에, 개개의 문자에 대한 문자 형태는 ROM 테이블에 기억되며, 전경(foreground)/배경(background) 색, 섬광(flashing) 등과 같은 모든 문자 속성들은 문자 생성기에 의해 산출되고 하나의 완전한 문자, 하나의 완전한 열, 또는 하나의 완전한 스크린에 대해 구현된다.
그래픽 이미지는 동적으로 변경가능한 문자 세트에 의해서만 배타적으로 구현될 수 있다. 이것은, ROM과 같은 미리 결정된 문자 메모리 대신에, 문자 매트릭스는 RAM에서 동적으로 변경가능한 방식으로 처리 되어야 한다는 것을 의미한다.
스크롤링(scrolling)으로도 불려지는 소위 윈도우 기술이나 수직 이동을 이용한 문자 처리는 문자 레벨에서 수행된다.
문자-기반 스크린 디스플레이 시스템은 일반적으로, 소프트웨어를 거의 사용하지 않아 작은 용량의 RAM만을 필요로 하지만 다른 한편으로, 복잡한 하드웨어를 필요로 하며 또한 그래픽 요소를 디스플레이하는 면에서는 제한적이다.
픽셀-지향(pixel-oriented) 디스플레이 모드의 경우에, 하나의 완성된 화상을 생성하기 위해서는 완성된 문자 매트릭스를 한 라인씩 화상 메모리 안으로 복사하는 것이 필요하다. 전경/배경 색, 섬광 등과 같은 모든 속성들은 소프트웨어에 의해 계산되어야 하며 또한 유사하게 픽셀의 배열도 연관된 문자들과 라인 및/또는 스크린의 속성 함수에 따라 계산되어야 한다.
윈도우 기술 및 수직 이동은 픽셀-지향적이다. 윈도우 또는 객체를 덮어쓰는 것(overwriting)은 통상적으로 다중 레벨 기술을 사용하여 구현된다.
픽셀-기반 스크린 디스플레이 시스템은 일반적으로 매우 복잡한 소프트웨어와 대용량 메모리를 필요로 하지만, 반면에 상대적으로 단순한 하드웨어를 필요로 한다. 전체-화상-프레임(whole-picture-frame) 픽셀 그래픽이 생성될 수 있다는 유리한 점을 가진다.
본 발명은 디스플레이 방법에서 유연성을 가지며 단순한 하드웨어를 필요로하는 문자 디스플레이 방법을 특정하려는 목적에 기초하고 있다.
상기 목적은 청구항 제 1 항에 따른 방법에 의해 달성된다.
바람직한 진보적 응용예들은 종속항들에 기재된다.
본 발명에 따른 방법에서는, 재생 라인의 특정 수의 픽셀은 셀을 형성하기 위해 수평하게 결합된다. 하나의 셀은 예컨대 4, 6, 8 또는 12 개의 픽셀을 포함할 수 있다. 하나의 셀을 형성하기 위해 결합되는 픽셀의 수는 상위 개념의 재생 모드에 의해 결정된다. 셀의 길이는 일정한 것이 바람직한데, 예컨대 상기 길이는 사용되는 마이크로프로세서의 처리 폭(processing width)에 의해 결정되며, 이런 방식에 있어서 32비트 프로세서에 대해 32비트 폭으로 주어진다. 결과적으로, 64비트 프로세서가 사용되는 경우에 상기 폭은 64비트일 수 있다. 그러나 유사하게, 2 x 32 비트 또는 4 x 16 비트로의 분할도 가능하다.
요구되는 재생 모드의 종류에 따라서, 색, 전경 및 배경 색, 섬광 또는 투명한 디스플레이와 같은 속성도, 픽셀 콘텐츠(contents)에 추가하여 셀 내에 포함될 수 있다.
재생 스크린 상에서 셀의 라인 단위 재생에 있어서, 셀은 해당하는 전용으로 할당된 번지(address)에 의해 화상 메모리에 기억된다. 요구된 기억 용량은 선택된 재생 모드에서의 필요한 셀 수와 같다.
메모리에서의 셀의 번지 지정은 선형적으로 일어난다. 번지의 수는 재생될 셀의 수에 대응한다.
본 발명에 따른 셀의 기억 방법에 의해 얻어지는 선형적인 번지 지정은 하드웨어의 복잡성을 감소시킨다는 장점을 가진다.
각각의 셀 단위의 수직 이동은 라인 단위 방식으로 가능하다. 수평 방향에 있어서 각각의 셀 단위의 수직 이동은 해당 셀 크기에 따라 행해진다.
예컨대 객체의 셀 단위 구조의 결과로서, 상기 객체는 단순 번지 지정에 의해 쉽게 한정될 수 있다. 그러므로 전체 객체들을 이동시키거나 복사하거나 또는 스크린 영역을 스크롤링하는 것이 가능하다.
본 발명의 예시적 실시예가 도면을 참조하여 아래에 기술된다.
도 1은 셀 디스플레이를 이용한 재생 스크린을 도시한다. 스크린 디스플레이는 라인들(L1 - Lm)로 구성된다. n개의 셀(C11 - C1n 내지 Cm1 - Cmn)이 각각의 라인(L1 - Lm)에 존재한다. 각각의 셀(C11 - Cmn)은 j개의 픽셀(P1 - Pj)을 포함한다. 즉, n×j 개의 수평으로 인접한 픽셀들로 이루어진 한 재생 라인을 j 개의 픽셀로 이루어진 동일한 크기의 n 개의 셀들로 세분하게 된다.
결과적으로, 한 스크린의 영역은 총 m x n 개의 셀로 표현될 수 있다.
도 2는 셀(C11 - Cmn)이 선형적으로 기억되어 있는 화상 메모리(PM: picture memory)를 도시한다. 각 라인 내에서 새로 계산되는 특정 객체를 위한 특정 엔트리 포인트(EP)가 한정되는 것이 가능하다. 그러므로, 제 1 객체(No. 0)에 대해, 만약 제 1 객체가 스크린의 전체 콘텐츠를 포함한다면, 상기 화상 메모리(PM)는 엔트리 포인트(EP0m1)에서 시작하며 마지막 라인이 시작되는 지점에서 마지막 엔트리 포인트를 갖는다. 도 2에서, 제 1 객체 화상 메모리 영역의 종부에서 엔트리 포인트(EP111)는 제 2 객체(No.1)를 위한 화상 메모리가 이어진다는 것을 나타낸다.
종래 기술에서와 마찬가지로, 문자 예컨대 글자(letter)를 디스플레이 하기 위해서, 스크린 디스플레이 경우에 서로 수직으로 배열된 대응하는 셀들은 상기 화상 메모리에서 오프셋을 가진 대응하는 엔트리 포인트들 이후에 상기 화상 메모리(PM)에 기억되어야 한다. 라인들은 오프셋 없이 판독되는데, 다시 말해 좌측에서 우측으로 디스플레이됨에 따라 선형적으로 판독된다. 오프셋은 디스플레이될 문자가 수평으로 다시 시작 할 때까지의 셀의 수에 대응하며, 주어진 원하는 수평 픽셀 및 색의 해상도에 대하여 상수 값이다.
도 3의 (a) 에서 (g)는 32-비트 프로세서 사용시 부여되는 셀 조직의 예시적 실시예를 도시한다.
도 3의 (a)에서, 제 1 셀은 네 개의 픽셀(Pa1 - Pa4)로 구성되는데, 각 픽셀은 8 비트의 해상도를 갖는다.
도 3의 (f)는 제시된 셀 조직의 셀 당 픽셀의 수를 명시한 것이고, 도 3의 (g)는 연관된 픽셀 당 해상도(Bits/Pix)를 명시한 것이다.
도 3의 (b)에서, 제 2 셀은 8개의 픽셀(Pb1 -Pb8)로 구성되고, 각 픽셀은 4 비트의 해상도를 갖는다.
도 3의 (c)에서, 제 3 셀은 각 경우에 픽셀 당 5비트의 해상도를 가진 6 개의 픽셀(Pc1 - Pc6)로 구성된다. 마지막 2 비트는 셀의 종류를 식별하기 위해 사용 될 수 있다.
도 3의 (d)에서, 마찬가지로 제 4 셀도 6개의 픽셀(Pd1 - Pd6)을 갖는다. 그렇지만 이 경우 해상도는 단지 픽셀 당 1 비트이다. 픽셀(Pd1 - Pd6)에는 예컨대 예비부로서 사용되는 6 비트를 가진 블록(R1)이 이어진다. 다음으로는 전경 색을 결정하는 역할을 하는 블록(F1)이 온다. 그 다음의 블록(B1)은 배경 색을 한정하는 역할을 한다. 블록(F1 및 B1) 둘 모두는 폭이 각각 5 비트다. 다음의 3비트는 속성 비트인데, 상기 예시적 실시예에서, 제 1 비트(R2)는 예비부 역할을 하고, 다음의 비트(TBG1)는 투명한 배경으로서 설정하기 위해 사용되고, 제 3 비트(TFG1)는 투명한 전경으로서 사용된다. 폭이 5비트이며 섬광 모드라고 간주되는 정보를 포함할 수 있는 블록(FL1)이 그 다음에 온다. 마지막 두 비트도 역시 또한 식별 목적으로 사용된다. 도 3의 (c) 와 (d)에서 예시된 셀은 텔레텍스트(teletext) 디스플레이나 화상 및 텍스트의 혼합 모드를 위해 사용되는 것이 바람직하다.
도 3의 (e)에서, 제 5셀은 픽셀 당 1 비트의 해상도를 각각 가진 12개의 픽셀들로 구성된다. 그 다음에 오는 것은 도 3의 (d)의 블록들과 유사한 블록들, 즉 5 비트의 전경 색 (F2), 5 비트의 배경 색(B2), 1 비트 예비부(R3), 1 비트 투명 배경(TBG2), 1 비트 투명 전경(TFG2), 5비트 섬광 모드(FL2) 및 두 개의 식별 비트이다. 즉, 임의의 셀은 하나의 할당된 해상도를 가지는 다수의 픽셀들을 포함하고, 이러한 픽셀들의 할당된 디스플레이 모드를 위한 속성들을 포함한다. 또한 동일한 개수의 픽셀들을 가지지만 서로 다르게 할당된 디스플레이 모드를 가지는 셀들만이 각각의 재생 화상을 위해 사용된다.
상기 예는 32비트 컴퓨터 시스템에서 사용되는 것이 바람직할 것이다. 64비트 컴퓨터 시스템에서, 상기 예에서 제시된 셀들은 하나의 계산 단계에서 두 차례 처리될 수 있다. 애플리케이션 종류에 따라서 및/또는 사용된 컴퓨터 구조에 따라 다른 셀 구조들이 고려될 수 있다.
도 4는 객체 처리 디바이스의 블록도를 도시한다. 객체란, 다른 화상 콘텐츠들과 관계없이, 독립적으로 처리될 수 있는 요소로서 이해될 수 있다.
각 객체는 화상 메모리(PM)에 셀 단위로 기록된다. 즉, 한 화상 메모리 내에 객체들의 셀들을 연속적으로 기억시키고, 객체는 주 화상(main picture)의 부분이거나 다른 객체의 부분일 수 있다. 주 화상은 또한 독립적인 객체로서 고려될 수 있다. 즉, 적어도 하나의 셀로 이루어진 객체들로서 독립적인 사각형 스크린 요소들을 한정한다. 또한 도 2에서 이미 지적한 바와 같이, 바람직하게 각 객체는 각 객체는 대해 분리되어 할당된 화상 메모리 영역을 차지한다.
객체는 다음의 번지들에 의해 명확하게 기술된다:
1. HSTA = 수평 시작 지점 = 셀 번호
2. HEND = 수평 종료 지점 = 셀 번호
3. VSTA = 수직 시작 지점 = 라인 번호
4. VEND = 수직 종료 지점 = 라인 번호
5. BOA = 객체의 제 1 셀을 번지 지정하는 기초 객체 번지.
객체 처리 디바이스는 다음과 같이 구성된다.
스크린 상에서의 한 객체의 네 개의 모서리 지점은 수직 시작 지점에 대하여 위치 메모리(VSTAn), 수직 종료 지점에 대하여 위치 메모리(VENDn), 수평 시작 지점에 대하여 위치 메모리(HSTAn) 및 수평 종료 지점에 대하여 위치 메모리(HENDn)에 기억된다. 객체의 제 1 셀을 지칭하고 따라서 화상 메모리(PM)에서의 해당 번지를 나타내는 기준 객체 번지(base object address)(BOA)는 번지 메모리(BOAn)에 명시된다. 위치 메모리(VSTAn) 및 (VENDn)는 제 1 비교기(CP1)에 연결되고 위치 메모리(HSTAn) 및 (HENDn)는 제 2 비교기(CP2)에 연결된다. 또한 라인 카운터(TVLC)의 데이터는 제 1 비교기(CP1)에 공급되고 셀 카운터(LCC)의 데이터는 제 2 비교기(CP2)에 공급된다. 제 1 비교기(CP1)의 비교 결과가 네거티브인 경우, 즉 순간 빔의 위치가 객체의 외부에 있는 경우, 상기 정보는 제 2 객체 처리 디바이스 즉 객체(n-1)에 대해 동일하게 구성된 객체 처리 디바이스에 공급된다. 만약 비교기들 (CP1와 CP2)의 비교 결과가 포지티브라면, 객체 셀 카운터(OCCn)가 활성화되어 상기 신호(IN)가 AND 게이트(10)로 공급되는데, 상기 AND 게이트(10)의 제 2 입력단으로 셀 클록 신호(CCL)가 인가된다. 상기 셀 클록 신호(CCL)는 셀 판독 클록 신호에 해당한다. AND 게이트(10)의 출력단은 객체 셀 카운터(OCCn)의 제어 입력단에 연결된다.
위치 메모리(VENDn)는 제어 라인(RLD)를 거쳐 번지 메모리(BOAn)에 연결된다. 번지 메모리(BOAn)의 데이터 출력은 객체 셀 카운터(OCCn)에 연결된다. 라인 카운터(TVLC)의 값이 위치 메모리(VENDn)의 값을 초과하면, 객체 셀 카운터(OCCn)는 번지 메모리(BOAn)의 값으로 설정된다. 상기 재 설정은 위치 메모리(VENDn)와 번지 메모리(BOAn)사이의 제어 라인(RLD)을 경유하여 수행된다.
AND 게이트(10)에 공급되는 셀 클록 신호(CCLn)는 셀 카운터(LCC) 및 라인 카운터(TVLC)를 위한 카운팅 신호로서 동시에 사용된다. 예컨대 라인이 128개의 셀로써 표현되면 셀 카운터(LCC)는 0부터 127까지 카운트를 하고, 라인 카운터(TVLC)는 260개의 액티브 라인을 구비한 TV 시스템의 경우에 0부터 259까지 카운트한다. 셀 카운터(LCC)와 라인 카운터(TVLC)의 데이터는 번지 멀티플렉서로 공급되는데, 상기 번지 멀티플렉서는 신호 "IN" 에 따라서 객체 셀 카운터로부터의 번지들이나 카운터(TVLC 및 LCC)로부터의 번지들 사이에서 스위칭한다. 그 후 번지 멀티플렉서(11)의 출력 신호는 도 2에 따른 화상 메모리의 번지를 공급한다.
디스플레이될 각 객체는 자기 자신의 객체 처리 디바이스를 필요로 한다. 그렇지만, 그 구조는 각 객체 처리 디바이스에 있어 동일하다. 만약 복수의 객체가 한 라인에 존재한다면, 단순한 우선권 논리 배열은 차례차례 하나씩의 객체 처리 디바이스를 활성화한다. 객체 처리 디바이스의 수는 희망하는 다양성이나 활용가능한 칩 영역에 따라서 임의적이다. 예컨대 라인 카운터(TVLC), 셀 카운터(LCC) 및 번지 멀티플렉서 같은 객체 처리 디바이스의 부품들은 하나의 셀 액세스 번지 생성기(CAAG)를 형성하기 위해 결합될 수 있고 바람직하게 객체 처리 장치의 나머지 부품들을 대신해서 결합하여 사용될 수 있다. 객체 처리 요소(VSTA, HSTA, VEND, HEND, BOA 및 OCC)는 객체 처리 디바이스(object handler: OH, 객체 처리기)를 형성하기 위해 결합된다.
도 5는 여러 객체들의 처리를 도시한다. 동일하게 구성된 객체 처리 디바이스(OH1 ... OHn)는 함께 존재한다. 각각의 객체 처리 디바이스(OH1 ... OHn)는 셀 액세스 번지 생성기(CAAG)의 라인 카운터(TVLC)의 출력단과 셀 카운터(LCC)의 출력단에 연결된다. 그 후 각각의 객체 처리 디바이스(OH1 ... OHn) 내부의 객체 셀 카운터(OCCn)의 콘텐츠 및 IN 신호는 우선권 제어(PC: priority control)를 경유하여 셀 액세스 번지 생성기(CAAG)에 공급된다. 각각의 객체 처리 디바이스(OH1 ... OHn) 내부의 객체 셀 카운터(OCCn)의 콘텐츠 및 IN 신호는 셀 액세스 번지 생성기 (CAAG) 내부의 멀티플렉서(MUX)에 공급된다. 만약 IN 신호가 우선권 논리에 따라 액티브이면, 객체 셀 카운터(OCCn)의 콘텐츠가 멀티플렉서(MUX)로부터 화상 메모리(PM)에 공급된다.
도 6은 두 개의 객체(01, 02)의 메모리 할당(memory allocation)의 예를 도시한다. 예컨대 객체(01)은 총 이용 가능한 가시 스크린을 나타낸다. 이때 화상 메모리(PM)는 객체(01)의 데이터를, 순간(VSTA2/HSTA2)에 제 2 객체(02)가 디스플레이될 때까지, 판독한다.
이후 화상 메모리로부터 기억되어 있는 셀들이 판독되고, 판독된 셀들을 디스플레이하게 되는데, 판독된 셀들은 라인 단위 방식으로는 수직으로 배치되거나 이동되고, 셀 단위 방식으로는 수평으로 배치되거나 이동된다. 즉, 액티브 라인(AL)의 예를 이용해서, 번지(a) 에서 순간(ta)에서의 객체 셀 카운터(OCC1)에 의해 결정되는 데이터는 판독되고 스크린에서 재생된다. 이것은 순간(tb)까지 실행된다. 순간(tb) 이후에, 객체 처리 디바이스는 객체(01)에 대해 액티브 라인(AL)의 콘텐츠가 객체(01)의 영역 외부에 놓이게 된다는 것을 나타낸다. 그 후 우선권 제어(PC)는 객체(02)를 처리하는 다음 객체 처리 디바이스로 스위칭한다. 그 후 객체 셀 카운터(OCC2)에 의해 한정된 메모리 영역(b)이 판독된다. 이것은 순간(tc)까지 수행되는데, 왜냐하면 여기서 액티브 라인(AL)의 콘텐츠가 객체(02)의 외부 영역에 놓이게 된다는 것이 다시 확립되기 때문이다. 그 후 우선권 제어(PC)는 객체 셀 카운터(OCC1)의 순간(tc)에서 객체(01)에 대한 객체 처리 디바이스로 다시 스위칭한다.
상술한 바와 같은 구성의 본 발명은, 유연하면서도 단순한 하드웨어만을 필요로 하는 문자 디스플레이 방법을 제공하는 효과를 가진다.
도 1은 셀 디스플레이를 이용한 재생 스크린 도면.
도 2는 화상 메모리를 도시한 도면.
도 3의 (a) - (g)는 셀의 구조를 도시한 도면.
도 4는 객체(object) 처리 디바이스의 블록도.
도 5는 여러 가지 객체의 처리를 예시한 도면.
도 6은 두 객체의 메모리 할당(memory allocation)을 도시한 도면.
<도면 주요 부분에 대한 부호의 설명>
C : 셀 L : 라인
P : 픽셀(화소) PM : 화상 메모리

Claims (3)

  1. 재생 스크린 상에 스크린 요소들을 디스플레이하는 방법으로서:
    n×j 개의 수평으로 인접한 픽셀들로 이루어진 한 재생 라인을 j 개의 픽셀로 이루어진 동일한 크기의 n 개의 셀들로 세분하는 단계;
    적어도 하나의 셀로 이루어진 객체들로서 독립적인 사각형 스크린 요소들을 한정하는(defining) 단계;
    한 화상 메모리 내에 상기 객체들의 셀들을 연속적으로 기억하는 단계;
    상기 화상 메모리로부터 상기 기억되어 있는 셀들을 판독하는 단계; 및
    상기 객체들의 상기 판독된 셀들을 디스플레이하는 단계로서, 여기서 판독된 셀들은 라인 단위 방식으로는 수직으로 배치되거나 이동되며, 셀 단위 방식으로는 수평으로 배치되거나 이동되는, 셀들을 디스플레이하는 단계를
    포함하는, 스크린 요소들을 디스플레이하는 방법.
  2. 제 1 항에 있어서, 임의의 셀은 하나의 할당된 해상도를 가지는 다수의 픽셀들을 포함하고 또한 상기 픽셀들의 할당된 디스플레이 모드를 위한 속성들을 포함하는, 스크린 요소들을 디스플레이하는 방법.
  3. 제 2 항에 있어서, 동일한 개수의 픽셀들을 가지지만 서로 다르게 할당된 디스플레이 모드를 가지는 셀들만이 각각의 재생 화상을 위해 사용되는, 스크린 요소들을 디스플레이하는 방법.
KR1019980052628A 1997-12-18 1998-12-02 스크린디스플레이방법 KR100569805B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19756365.1 1997-12-18
DE19756365A DE19756365A1 (de) 1997-12-18 1997-12-18 Bildschirmdarstellungssystem

Publications (2)

Publication Number Publication Date
KR19990062737A KR19990062737A (ko) 1999-07-26
KR100569805B1 true KR100569805B1 (ko) 2006-09-27

Family

ID=7852415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980052628A KR100569805B1 (ko) 1997-12-18 1998-12-02 스크린디스플레이방법

Country Status (9)

Country Link
US (1) US6642937B2 (ko)
EP (1) EP0924682A1 (ko)
JP (1) JPH11259058A (ko)
KR (1) KR100569805B1 (ko)
CN (1) CN1097814C (ko)
DE (1) DE19756365A1 (ko)
HK (1) HK1020098A1 (ko)
MY (1) MY121705A (ko)
ZA (1) ZA9811329B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10330329A1 (de) * 2003-07-04 2005-02-17 Micronas Gmbh Verfahren zur Darstellung von Teletextseiten auf einer Anzeigevorrichtung
US20050280659A1 (en) * 2004-06-16 2005-12-22 Paver Nigel C Display controller bandwidth and power reduction
US20110234636A1 (en) * 2010-03-24 2011-09-29 Dsp Group Ltd. Method and integrated circuit for image manipulation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752893A (en) * 1985-11-06 1988-06-21 Texas Instruments Incorporated Graphics data processing apparatus having image operations with transparent color having a selectable number of bits
US4868557A (en) * 1986-06-04 1989-09-19 Apple Computer, Inc. Video display apparatus
GB2207029A (en) * 1987-07-14 1989-01-18 Silicongraphics Inc Computer system for converting a higher resolution image to a lower resolution image
GB2218881B (en) 1988-05-16 1992-07-22 Ardent Computer Corp Graphics control planes
JPH02134687A (ja) * 1988-11-15 1990-05-23 Sharp Corp 表示制御装置
CA2108730C (en) * 1992-12-07 1999-10-12 James Corona Apparatus for, and methods of providing a universal format of pixels and for scaling fields in the pixels
US6208325B1 (en) * 1993-10-01 2001-03-27 Cirrus Logic, Inc. Image rotation for video displays
US5539428A (en) * 1993-12-30 1996-07-23 Cirrus Logic, Inc. Video font cache
US5598181A (en) * 1994-09-26 1997-01-28 Xerox Corporation Method and apparatus for rotating a digital image ninety degrees using a small auxiliary buffer

Also Published As

Publication number Publication date
EP0924682A1 (en) 1999-06-23
CN1097814C (zh) 2003-01-01
US20020089510A1 (en) 2002-07-11
ZA9811329B (en) 1999-06-14
HK1020098A1 (en) 2000-03-10
KR19990062737A (ko) 1999-07-26
MY121705A (en) 2006-02-28
CN1229970A (zh) 1999-09-29
JPH11259058A (ja) 1999-09-24
US6642937B2 (en) 2003-11-04
DE19756365A1 (de) 1999-06-24

Similar Documents

Publication Publication Date Title
US5742788A (en) Method and apparatus for providing a configurable display memory for single buffered and double buffered application programs to be run singly or simultaneously
CA2021831C (en) Display system
EP0492939B1 (en) Method and apparatus for arranging access of VRAM to provide accelerated writing of vertical lines to an output display
EP0566847B1 (en) Multi-media window manager
US5867178A (en) Computer system for displaying video and graphic data with reduced memory bandwidth
JPH0420191B2 (ko)
US5585863A (en) Memory organizing and addressing method for digital video images
JPS6049391A (ja) ラスタ走査表示システム
EP0200036B1 (en) Method and system for displaying images in adjacent display areas
EP0525986B1 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
US4910505A (en) Graphic display apparatus with combined bit buffer and character graphics store
CA2010966C (en) Apparatus for rapidly clearing the output display of a computer system
US4677574A (en) Computer graphics system with low memory enhancement circuit
KR100569805B1 (ko) 스크린디스플레이방법
US5847700A (en) Integrated apparatus for displaying a plurality of modes of color information on a computer output display
EP0231780A2 (en) Vector pattern processing circuit for bit map display system
EP0420291B1 (en) Display control device
JPH0469908B2 (ko)
EP0431754A2 (en) Color translation circuit
JPH04275592A (ja) 液晶表示装置
JPS60101590A (ja) 表示装置
GB2270450A (en) Intergrated apparatus for displaying a plurality of modes of color information on a computer output display
JP3292960B2 (ja) フレーム・バッファに記憶されている画素データをコンピュータ装置の出力表示装置に表示する画素データへ翻訳する回路
JPH0497390A (ja) 表示装置
JPH05234370A (ja) 画像メモリのデータ転送方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee