JPH02134687A - 表示制御装置 - Google Patents

表示制御装置

Info

Publication number
JPH02134687A
JPH02134687A JP63289111A JP28911188A JPH02134687A JP H02134687 A JPH02134687 A JP H02134687A JP 63289111 A JP63289111 A JP 63289111A JP 28911188 A JP28911188 A JP 28911188A JP H02134687 A JPH02134687 A JP H02134687A
Authority
JP
Japan
Prior art keywords
image data
display
data
signal
serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63289111A
Other languages
English (en)
Inventor
Yasushi Shiraishi
泰 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63289111A priority Critical patent/JPH02134687A/ja
Priority to US07/435,023 priority patent/US5107255A/en
Priority to DE3938366A priority patent/DE3938366C2/de
Publication of JPH02134687A publication Critical patent/JPH02134687A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3644—Control of matrices with row and column drivers using a passive matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Editing Of Facsimile Originals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、パーソナルコンピュータやワードプロセッサ
などの表示′］’−１２に好適に実施される表示制御３
１１装置に関する。
従来の技術 パーソナルコンピュータやワードプロセッサなどの表示
子「急には、陰陽線管（いわゆるブラウン管、以下、Ｃ
ＲＴという）や液晶表示バ本ルが用いられる。表示手段
の画面は複数の画素がマトリクス状に配列されて表示領
域が形成されている。
一方、これら表示手段に表示すべき画像データは、画像
メモリ（ビデオ用ランダムアクセスメモリ、以下、ＶＲ
ＡＭという）にストアされ、アプリケーションソフトウ
ェアによって管理される。アプリケーションソフトウェ
ア（以下、ソフトウェアという）が扱う上記ＶＲＡＭ上
の領域をワールド座標領域といい、前記表示手段の画面
上に形成された表示領域をスクリーン座標領域という。
ワールド座標領域とスクリーン座標領域のサイズが両者
等しいときには問題はないが、スクリーン座標ｉｉｉ域
がワールド座標領域よりも小さい場合、たとえばスクリ
ーン座標領域は水平方向（横）６４０ドツト、垂直方向
（ｍ）４８０ドツトの画素で形成され、ワールド座標領
域は横７２０ドツト、縦４８０ドツトの画素で形成され
ている場きには、画面の水平方向の表示領域が不足し、
表示画面に全領域が表示てきないという不具合が生じる
。
このような不具合を解決するために、従来の技術では次
の二つの方法が用いられていた。
その一つは、ウィンドウ表示法で、第６［Ｊ（１）に示
されるワールド座標領域Ａ１から、６４０ドツト分の画
素データを読み出してスクリーン座標領域Ａ２である画
面Ｐ上に表示する方式である。たとえば第６図（２）で
は、上記ワールド座標領域Ａ１から、水平方向にａ点か
らｅ点までの６４０ドツト分の画素データを取り出して
画面Ｐ１として表示する。この場合はワールド座標領域
Ａ１の両側のそれぞれ４０ドツト分の画像は表示されな
い 第６図（３）は、ワールド座標領域Ａ１の水平方向の始
点であるｂ点からｄ点までの６４０ドツト分の画素デー
タを取り出して画面Ｐ２として表示する。この場合はワ
ールド座標領域Ａ１右側の８０ドツト分は表示されない
。
第６図（４）は、ワールド座標領域Ａ１のＣ点か右端ま
での６４０ドツト分の画素データを取り出して画面Ｐ３
として表示Ｖる。この場合はワールド座標領域Ａ１の左
側の８０ドツト分は表示されない。
このように一部が欠落した複数の画面ＰＬ、Ｐ２、Ｐ３
は、これらを適宜、順次的に表示すれば全体画像を表示
することができる。従来の技術では、上述したようなＶ
　ＲＡ　Ｍ上のワールド座標領域Ａ１の読出しアドレス
の変更は、ソフトウェアからの命令により実行させてい
た。
池の一つは、縮小表示法て、第７図に示されるように、
ワールド座１票頭域Ａ１とスクリーン座標領域Ａ２の、
水平方向の画素数の比である６４０／′、７２０　＝　
８　／’　９をとり、水平方向のデータを８７９に縮小
して表示する方式である。具体的には、Ｖ　ＲＡ　Ｍか
ら９画素分のデータを取り出し、８画素分のデータに変
換し、変換されたデータをＶＲＡＭに再度書込み、それ
を読出して表示させる。
これによって表示装置には水平方向に８／９倍された画
面が表示される。
発明が解決しようとする課題 しかしながら、従来の技術によるウィンドウ表示法では
、−度にワールド座標領域Ａ１が表示できないという問
題点の外に、ＶＲＡＭの読出しアドレスを本来のソフト
ウェアとは別個のものに強制的に変えなければならず、
ソフトウェアの表示制御に関する互換性が失われるとい
う不具合が生じる。
一方、縮小表示法では、８　／　９　（ｆｊに水平方向
の画素データを縮小せねばならず、データ加工のための
時間が必要で、このためリアルタイムで表示することが
困難である。またＶ　Ｉ（Ａ　Ｍの内容を変更すること
になるから元のデータが失われ、復元することができな
い。しかも単純に８／９倍すると、９個に１個の割きて
データの欠落が生じるから全領域の表示ができる反面、
画面に歪みが生じる。さらに従来の技術によるソフトウ
ェアでは、８／９倍のような倍率を得ることは難しく、
実際には１　／’　２　、１　／　４　、・・・のよう
に２のベキ乗倍での縮小が行われ、しかもそのためのソ
フトウェアの介在によって、もとのソフトウェアの前記
互換性が失われるという問題点があった。
したがって上述のような問題点の解決が技術的課題とな
っており、本発明の目的は、これらの課題を解決し、ウ
ィンドウ表示法と縮小表示法が選択可能で、いずれの場
合においてもソフトウェアの互換性を失うことなく、シ
かも表示情報の欠落を防止した新規な表示制御装置を提
供することである。
課題を解決するための手段 本発明は、複数の画素が行列状に配列されて成る表示手
段を制御する表示制御装置であって、画素が行列状に配
列されて成る表示手段に、画像データ記憶部からの画像
データを表示させる表示制御装置において、 表示層（耳装置は、上記表示手段の水平走査に同期して
第１シリアル画像データを作成する画像データ作成手段
と、 第１シリアル画像データを隣接する画素のクロック周期
だけ遅延させて第２シリアル画像データを導出する画像
データ遅延手段と、 前記表示手段および画像データ記憶部の各容量に基づき
、前記シリアル画像データに関する複数種類のマスク信
号を発生するマスク信号発生手段と、 上記第１シリアル画像データおよび第２シリアル画像デ
ータ間に、予め定められた演算を施し、第３および第４
シリアル画像データを作成する複数の画像データ演算手
段と、 上記複数種類のマスク信号から、所望する表示態様に対
応したマスク信号を選択するマスク信号選択回路と、 上記複数のシリアル画業データから、上記所望する表示
態様に対応したシリアル画業データを選択し、表示デー
タとして出力する画像データ選択回路とを含むことを特
徴とする表示制御装置である。
作　　用 本発明による表示層（耳装置は、当該装置内のマスク信
号発生回路で作成された複数種類のマスク信号から、所
望する表示層様に対応したマスク信号を、マスク信号選
択回路で選択する。
当該装置に入力された画像データは、画像データ作成手
段によって第１シリアル画像データに変換され、さらに
画像データ遅延手段によって隣接する画素のクロック周
期だけ遅延された第２シリアル画像データが導出される
。
また当該装置内に設けられた複数の演算手段によって、
前記第１シリアル画像データおよび第２シリアル画像デ
ータ間に、予め定められた演算が施され、第３および第
４シリアル画像データが作成され、導出される。
所望する表示態様に対応して選択されたマスク信号によ
って、画像データ選択回路は、上記第１〜第４のシリア
ル画像データを選択し、表示手段に向けて表示データと
して出力する。
実施例 第１図は、本発明の一実施例の、表示制御装置の電気的
構成を示すブロック図である。第１図に示される構成は
、たとえばパーソナルコンピュータやワードプロセッサ
などの表示制御装置として使用される１表示制御装置１
は、表示手段としてたとえば画素から行列状に配列され
て成る液晶表示装置（以下、ＬＣＤという）２を備える
。ＬＣＤ２は、ｊ負性する複数の制御ライン１１〜１５
を介して制御部上本体３に接続され、制！Ｌ装置本体３
には、図示されないマイクロプロセッサを音む中央処Ｆ
！装置４や、ランダムアクセスメモリによって実現され
る画像データ記憶部である画（象メモリ（以下、Ｖ　ｒ
ｊ　Ａ　Ｍという）５などが接続されている。
前記ＬＣＤ２は、たとえば６４０）こ４８０ドツトの画
素がマトリクス状に配列された表示パネル６を備え、表
示パオ・ル６は、上部領域７と下部領域７の上下に二分
された表示領域から成る。
上部領域７は、たとえば８つのセグメント電極駆動回路
ＵＸＯ〜ＵＸ７と、コモン電極駆動回路ＹＯ〜Ｙ３で表
示駆動される。また下部領域８は、同じく８つのセグメ
ント電極駆動回路ＬＸＯ〜ｌ−Ｘ７と、コモン電極駆動
回路Ｙ４〜Ｙ７で表示駆動される。即ち上下それぞれの
コモン電極駆動回路ＹＯ〜Ｙ３．Ｙ４〜Ｙ７は、いずれ
ら６０ライン分づつの表示駆動を行い、選択されたライ
ンにおいてセグメント電極駆動回路ＵＸＯ〜ＵＸ７とＬ
ＸＯ〜ＬＸ７がそれぞれ８０ドツトずつの表示駆動を行
う。セグメント電極駆動回路ＵＸＯ〜ＵＸ７．ＬＸＯ〜
ＬＸ７およびコモン電極駆動回路ＹＯ〜Ｙ３．Ｙ４〜１
′７には、制御装置本体３に設けられたバッファ９を介
してそれぞれ制御ライン１１，１２．１３を経てデータ
ラッチ信号ＤＬ、ライン制御信号ＨＳ　、領域制御信号
ｖＳがそれぞれ共通に接続されている。またセグメント
電極駆動回路ｕ　ｘ　ｏ　□−ｕ　Ｘ　７とＬＸＯ〜Ｌ
Ｘ７には、データバスライン１−１　、　ｌ　５を介し
て上部領域表示用データＤＵＯ〜ＤＵ３と、下部領域表
示用データＤ　Ｌ　Ｏ−Ｄ　Ｌ　３とが供給される。
前記制御′Ａ置本木（以下、制−本体という）３には、
中央処理装置・４から供給される各種の制御情報、たと
えばＶＲＡＭ５の表示開始アドレスや、■ラインの容量
を表すオフセット直、ライン選択情報、スクロール情報
などが記憶される制御記憶部１０と、ＬＣＤ２に同様の
処理を施すＬＣＤ用制御部１１とが含まれる。これらの
制御部ｆｉｌ：を規定する各種の同期信号は、タイミン
グ信号発生回路１２から供給される。
中央処理装置４とＬＣＤ用制御部１１からのアドレスバ
ス１６．ＩＴは、第１マルチプレクサ１２に接続され、
アドレスデータが選択的にＶＲＡＭ５に供給される。ま
た第２マルチプレクサ１３は、ＶＲＡＭ５の書込み／読
出し切換えを制御する。
ＶＲＡＭ５から読出された画像データをＬＣＤ２に供給
するためのＬ　ＣＤ　ｉｔ、ｌＩ御郡部１４設けられ、
画像データはＬＣＤ制御部１４内に設けられたインクフ
ェイス１５を介して前記バッファ９に供給される。ＬＣ
Ｄｌｌｒｌｌｌｌ部１４の動（ヤについては後述する。
次に、本実施例による縮小動作について、水平方向７２
０ドツトのワールド座標領域の画像を、水平方向６４０
ドツトのスクリーン座標領域を表示領域とするＬＣＤ２
に表示する場合を例にとり説明する。縮小比は６４０／
７２０＝８／９であり、本実施例では、９個の画素のう
ち隣接する２個の画素値についてＡＮＤ演算またはＯＲ
演算を施し、演算結果を１個の画素データとして採用す
ることにより、８個の画素で９画素分の画像データを表
示するようにしている。
７２０ドツトのワールド座標領域の画素値をｐｌ、４　
とし、６・４０ドツトのＬＣＤのスクリーン′座ＩＱ　
Ｋ域の画素値をＱ＋＋＋　とずれば、両折間に次の関係
が成り立つような演算を施す。
（１８１１７＝　　　Ｐ　　９ｍ１ｌ”　　Ｐ　　９１
１（ｌ　　ａｗ、、、Ｊ　＝　　　Ｐ　　９Ｍ’ｌ”ｌ
＋Ｊただし記号＊は演算子で、ＡＮＤまたはＣＡＲ演算
をｋし、添字　’＋　Ｉ＋　ｖ、　ｌは整数で０　≦　
ｋ　≦　７９ ■≦１≦７ ０≦ｊ≦（垂直方向の画素数）−１ を表す。
本実施例では、第１ライン１番目の画素データＱ　Ｏ＋
ｌ＋の値は、ｐｏ、ｏとＰ１＋ｏの値をＡＮＤまたはＯ
Ｒ演算して得られる値をとり、２番目以下８番目までの
画素Ｑ　＋　＋　ｏ　’□　Ｑ　？　＋。の値は、それ
ぞれＰ　２１０〜？ａ＋ｏの値をとる。次の９番目の画
素ｑ１．。の値はｐｓ、。とＰ　ｌｏ＋ｏの演算結果を
とり、以下同様に９６゜、。まで続く。１水平期間が終
わり、次の第２ラインでは、１番目の画素データｑ。。
は、Ｐ　ａ＋ｊとＰ　Ｉ＋　＋の演算結果分とり、以下
同様である。
第２図は、本実施例による水平方向に７２０ドツトのワ
ールド座標領域がら、６４０ドツトのスクリーン座標領
域への縮小に基づく画素データを示す図である。第２図
（１）に、ワールド座標領域の第１ラインと第２ライン
の画素データｐ。、。〜Ｐ　７１９１０と、Ｐ　Ｏ＋ｌ
　〜Ｐ　７１９＋１を示し、第２１２Ｉ（２）に前記演
算によって得られる６２０ドツトのスクリーン座標領域
の第１ラインと第２ラインの各画素データ（Ｉｏ＋ｏ　
ゝ（ｌａコｓ＋ｏ　と、Ｑ　ｏ　＋　Ｉ　　〜Ｑａｉｓ
、を示ず、以下のラインについても同様である。
第２図（２）において（）内の数置は、同ＩＮ（１）に
示されたワールド座標値であり、たとえばスクリーン座
凛頭域第１ラインの１番目の画素データｑ。、。の値は
、ワールド座標領域第１ラインの最初の画素データｐ。
１ｏと、それに隣接する２番目の画素データｐＨ。どの
ＡＮＤまたはＯＲ演算によって得られる値であり、スク
リーン座標領域第２ラインの最初の画素データｑ０，１
の値は、ワールド座標領域第２ラインの最初の画素デー
タｐ。１．とこれに隣接する２番目の画素データｐ９，
１との演算によって得られる値であることが示されてい
る。本実施例では、ワールド座標領域各ラインの１番目
、９番目、１７番目、・・・の各画素データにおいて上
記の演算を施し、このようにして本実施例では、９画素
分のデータを８画素で表示する。
第３図は、本実施例による実際の画像の縮小例を表す図
であって、前掲第２図に対応するものである。第３図（
１〉に示される水平方向７２０ドツトの画（ｉＰｌｌを
、第３図（２）で示される水平方向６４０ドツトの画像
Ｐ１２に縮小する場りが示されている。ただし垂直方向
のライン数は同一とする。また画像ｐＨ、ＰＩ３におい
て円で囲んで示される左上部の部分の画素データを拡大
して第３図（３）以下に示す。たとえば第３図（３）に
示されるワールド座標領域に基づく１番目と２番目の画
素データ１，０．１０番目と１１番目の画素データ１．
１に前記ＯＲ演算を施して縮小すれば、第３［２Ｉ（４
）に示される画素データが得られる。また同じ位置の画
素データにＡ　Ｎ　Ｄ演算を施せば第３図（５）に示さ
れる画素データが得られる。
第４図は、第１図に示されたＬＣＤ制御部１４回路の電
気回路図であり、第５図はその動作を示すタイミングチ
ャートである。第７１図と第５図において、前掲第１図
に対応する部分には同一の参照符ならびに記号を１寸す
。以下、第４図と第５１２ｆｆを参照しつつ、本実施例
の動作を説明する。
第・１図を９照して、Ｌ　ＣＤ　ｆｔｊ制御部１４には
、第１図のタイミング発生回路１２から制御バス１つを
介して、領域制御信号Ｖｓ、ライン制御信号Ｉ］Ｓ、ド
ツトクロック信号Ｄｃｋ、データロード信号Ｄ　Ｌ　ｃ
ｌが、同じく第１図の第２マルチブしフサ１３からデー
タバス１８を介して、ＶＲＡＭ５から読出された画素デ
ータＶＤが、また図示しない入力手段から表示モードを
指示するモード指定コードＭＯＤＥＬ、ＭＯＤＥＯが、
それぞれ入力される。画素データＶＤは、第１シリアル
画像データを作成する画像データ作成手段であるパラレ
ル／シリアル変換器１つによって複数ビットで構成され
る第１シリアル画素データである第１ドツトデータ信号
Ｄ　ｄａｔａ、に変換され、ライン１１０に導出される
。
ドツトクロック信号Ｄｃｋは、上記ドツトデータ信号Ｄ
　ｄａｔａをラッチするためのクロック信号て゛ある。
また上記ライン制御信号ＨｓとドツトクロックＤｃｋに
基づき、前記シリアル画像データに関する複数種類のマ
スク信号を発生するマスク信号発生手段であるタイミン
グ回路１６は、１水平期間、即ちｌラインあたり６４０
個のラッチクロック信号Ｌｃｋを抽出するための複数種
類のマスク信号ｍＯ、ｍ　１　、　ｒｎ　２と、各画素
のデータと演算データとを切換えるための制御信号ｍ３
を導出する。
第５Ｉ２！を９照して、第５１２１（１）は、ライン制
御信号Ｈｓの波形を示し、第５図（２）は、１つのライ
ンの画素データである第１ドツトデータ信号Ｄ　ｄａｔ
ａ、の配列を示す。第１ドントデータ信号Ｄｄａｔａ＋
は、ワールド座標領域の１水平期間、即ち１ラインあた
りたとえば７２０個の画素データが順次的に配列されて
いる。上記第１ド、ツ１〜データ信号Ｄｄａｔａ＋　を
ラッチするためのドツトクロック信号Ｄｃｋの波形は第
５１１３（３）に示されている。
第５１１Ｊ（４）〜（６）は、タイミング回１１６から
導出されるマスク信号ｒｎ　Ｏ〜「１１３の波形を示す
、これらのうち、第５図（４）の第１マスク信号ｒｎ　
Ｏは、図から明らかなようにライン制御ｎ信号）（ｓに
同期し、１水平期間が始まる時刻ＬＯから、ドツトクロ
ック信号Ｄｃｋの６４０カウント目の時刻ｔ６４０まで
の間ハイレベルとなるｆＳ号で、これは後述するように
左側６４０ドツト・ウィンドウ表示の際に用いられる。
また第５ＵＡ（５）の第２マスク１３号口１１は、時刻
ｔｏを基準とし、ドツトクロック信号Ｄｃｋの８０カウ
ンｌ−目の時刻Ｌ８０から７２０カウント目、即ち１水
平期間の終わる時刻ｔ７２０までの間ハイレヘルとなる
信号で、これは後述するように右側６４０ドツト・ウイ
ンドウ表示の際に用いられる０本実施例ではウィンドウ
表示をワールド座標領域の左端を始点として６２０ドツ
トまで、または左端から８０ドツト目を始点として７２
０ドツトまでとしたけれども、図から明らかなように、
第１マスク信号ｒｎ　Ｏおよび第２マスク信号ｍ　１の
立上がり位置をシフトすることにより、ワールド座標領
域である０〜７１９ドツトの任意の位置からウィンドウ
表示を行わせることができ、これによって横方向の画面
スクロール表示も容易に実現させられるので、表示効果
を向上させることができる。
第５　’ｉ：２Ｊ　（６）は、第３マスク信号ｍ２の波
形である。第３マスク信号ｍ２は、第４図のタイミング
回路１６により、始点である時刻ＴＯからドラ１へクロ
ック信号Ｄｃｋの１クロック期間はローレベル、次の８
クロック期間はハイレベル、再び１クロフク期間はロー
レベル、以下同様のタイミングで導出される信号である
。
第５図（７）は、各画素のデータと演算データとを切換
えるための制御信号（以下、制御信号という）　ｒｎ　
３の波形である。制御信号ｒｎ　３は、上記第３マスク
信号ｒｒ＋　２の立上がりに同期して前記ドツトクロッ
ク信号Ｄｃｋの１クロック期間ハイレベルのパルス信号
である。上記の第３マスク信号「１２と制御信号ｍ　３
は、ともに後述する縮小表示の際に用いられる。
再び第４図を参照して、マルチプレクサなどにより実現
されるマスク信号選択回路としての第１信号泗択回路１
７は、その選択端子Ｓｏ、Ｓｌに与えられるモード指定
コードＭＯＤＥＩ、ＭＯＤＥＯによって第１表に示すよ
うに、第１〜第３マスク信号ｍＯ〜ｍ２のいずれかを選
択して出力端子Ｙ１に導出する。
第　　１　　表 上記第１表において、記号■〜■は、本実施例によって
実現される表示態様で、 ■は左側０４０ドツト・ウィンドウ表示■は右ＩＩＩＩ
Ｉ６１１Ｏドツト・ウィンドウ表示■は６・４０ドント
　ＯＲ演算による縮小表示■は６４０ドツト・Ａ　Ｎ　
Ｄ演算による縮小表示をそれぞれ示している。
第１　ｆ３号選択回路１７から導出された上記複数のマ
スク信号ｍ　Ｏ、ｍ　１　、　ｍ　２は、ＮＡＮＤゲー
ト１８によってドツトクロック信号ＤｃｋとでＮＡＮＤ
演算されてラッチクロック信号Ｌｃｋが作成される。ド
ツトクロック信号Ｄｅｋは、画像データ遅延手段である
Ｄ−２リツプフロツプ（以下、ＤＦＦという）回路２２
にも与えられ、Ｄ−ＦＦ回路２２のデータ端子りにはラ
イン１１０を介して前記第１ドツトデータ信号Ｄｄａｔ
ａ＋が与えられるのて、その出力端子Ｑには常にドツト
クロック信号Ｄｃｋの１パルス分だけ遅れた第２シリア
ル画像データとしての第２ドツトデータ信号Ｄ　ｄａｔ
ａ２が導出される。以下、第１表に基づく本実施例の動
ＩＹを、第４図を参照しつつ、説明する。
■左側６４０ドツト　ウィンドウ表示の場き。
コノ場Ｈｕ、ＭＯＤＥＯ＝０．ＭＯＤＥ　１　＝０なの
で、第１信号選択回路１７は、第１マスク信号ｒ口０を
選択出力し、ＮＡＮＤゲート１８は第１マスク信号汀１
０と、ドツトクロック信号Ｄｃｋとて゛ＮＡＮＤ演算を
行ない、第５［ｆｆ１（８）で示されるような、ドツト
クロック信号Ｄｃｋの反転波形である第１ラツチクロツ
ク信号Ｌｃｋ、を作成してインクフェイス回路１５のク
ロック端子ｃｋにクロック信号として入力する。
ＭＯＤＥ　Ｌ　＝０な（７）　テ、第１ＡＮＤゲート２
゜の出力、したがってマルチプレクサなどで実現される
第２信号選択回路２１の一方の選択端子５１は常にＯと
なり、他方の選択端子ＳＯには前記ＭＯＤＥＯ＝Ｏのレ
ベルが与えられるので、第２信号選択回路２１は、ライ
ン１１０を介して第１入力端子ｃｏに与えられた第１ド
ツトデータ信号Ｄｃｌａｔａ、を選択し、これに基づい
て第５図（９）に示される第１ラツチデータ信号Ｌ　ｄ
ａｔａ、が作成され、インタフェイス回路１５のデータ
端子りに入力される。
これら第１ラツチデータ信号１ｄａｔａｌ　と第１ラツ
チクロツク信号Ｌ　ｅｋ、によって、インタフェイス回
路１５は、ワールド座標領域７２０ドツトのうち左側６
４０ドツト分、即ち画素ｐ０〜ｐ６３ｇのデータを抽出
し、第４図右側にあって図示されないバッファ回路（第
１図において参照符って示す）に導出する。
■右側６４０ドツト・ウィンドウ表示の場き。
この場合は、ＭＯＤＥＯ＝１．ＭＯＤＥＬ＝０なので、
第１信号選択回路１７を介して第２マスク信号「１１１
が選択され、ＮＡＮＤゲート１８を介して第２マスク信
号ｒｎ　１と、ドツトクロック信号Ｄｓｋとの間でＮＡ
ＮＤ演算を行い、第５図（１０）に示される第２ラツチ
クロツク信号Ｌｃｋｚを得る。
またＭＯＤＥ　Ｌ　＝Ｏなので、第ＬＡＮＤゲー■・２
０の出力、したがって第２信号選択回路２１の一方の選
択端子ｓ１は常に０となり、他方の選択端子ｓＯには前
記ＭＯＤＥＯ＝１のレベルが与えられるので、第２信号
選択回路２１は、第２入力端子ｃ１に与えられた第１ド
ツトデータ信号Ｄｃｌａｔａ１　を選択し、これに基づ
いて第５図（１１）に示される第２ラツチデータ信号Ｌ
　ｄａｔａ２が作成される。上記第２ラツチデータ信号
Ｌｄａｔａｚと、前記第２ラツチクロツク信号Ｌ　ｃｋ
２によって、インタフェイス回路１５は、ワールド座標
領域７２０ドツトのうち右側６４０ドツト分、即ち画素
ｐ＠。
〜Ｐ７゜のデータを抽出して出力する。
本実施例によるウィンドウ表示は、上述のように、ハー
ドウェアで行い、従来の技術のようにＶＲＡＭ上のデー
タを加工したり、パラメータの変更等のソフトウェア処
理で行なうものではないから、もとのソフトウェアのコ
ンパチビリティを失わうことなく、ウィンドウ表示を行
うことがてきる。
■６４０ドツト・ＯＲ演算による縮小表示グ）場合。
この場きは、ＭＯＤＥＯ＝０．ＭＯＤＥ１＝１なので、
第１信号選択回路１７を介して第３マスク信号ｍ２が選
択され、ＮＡＮＤゲート１８を介して第３マスク信号「
口２と、ドツトクロック信号［）ｃｋとのＮＡＮＤ演算
により第３ラツチクロツク信号Ｌｃｋ２が１ヤ成される
。ラッチクロック信号Ｌｃｋ３の波形は、第５図（１２
）において、たとえば時刻ｔ９に示されるように、９個
ごとに１ｆ［ｌｉｌのパルスが間引かれた波形で、１水
平期間あたり６４０個のパルスを発生させる。パルスを
間引くとそのデユーティ比が変わるけれども、データの
取込みはクロックの立上がりまた立下がりで行われるの
で、支障は生じない、このとき、第３ラツチデータ信号
ＬｄａＬａ、の９ｇごとに２画素の演算結果を１画素の
データに置き換える（本実施例ではたとえばＰ　ｏｆ−
’　Ｐ　１．Ｐ　ｇＵ　Ｐ　＋ｏ、−−１ただしりはＯ
Ｒ演算記号）。
またＭＯＤＥ　Ｌ　＝　１なので、第１ＡＮＤゲート２
０の出力、したがって第２信号選択回路２１の一方のｉ
！択端子Ｓ１には、制（綽信号ｍ３が印加される。第２
信号選択回路２１のもう一方の選択端子ｓＯはＭＯＤＥ
Ｏ＝Ｏであるから、第２信号選択回路２１は上記制御信
号ｒｎ　３の入力時には第３入力端子０２を選択し、上
記ｉＪ択端子ｓ１がＯのときは第２入力端子ｃｏを選択
する。
Ｄ形フリッグフロッ１回路２２の出力端子Ｑには、常に
ドツトクロック信号Ｄｃｋの１クロック分だけ遅れた第
２ドツトデータ信号１）　ｄａｔａ２が導出されるので
、後述するＡＮＤゲート２４とともに、画像データ演算
手段を形成するＯＲゲート２３には、常に隣接する２つ
の画素データがそれぞれ入力され、Ｏｒ（Ｍ算が行われ
ている。演算結果である第３シリアル画像データである
第３ドツトデータ信号Ｄ　ｄａｔａ３は、前記第２信号
′Ｍ沢回路２１の第３入力端子０２に与えられるので、
第２信号選択回路２１は、制御信号ｒｎ　３の入力時は
上記ＯＲゲート２３の出力である第３ドツトデータ信号
Ｄｄａｔａ）を、その他のタイミングでは第１ドツトデ
ータ信号Ｄｄａｔａ＋　を選択し、第３ラツチデータ信
号ＬｄａＬａ、として導出する。このようにして９個の
データを８個のデータに縮小することができる。
この結果第３ラツチデータ信号Ｌｄａｔａ３は、９個の
うち１個は２画素分がＯＲ演算されたデータが挿入され
てインタフェイス回路１５に入力される。
インタフェイス回路１５は、前記第３ラツチクロツク信
号Ｌｃ１ｗのタイミングで、上記第３ラツチデータ信号
Ｌｄａｔａｊを取込むことによって、９画素のうち７画
素（たとえばｐ２〜Ｐａ、Ｐｚ〜ｐ７、・・・）はデー
タをそのまま採用し、残り２画素は前記の演算結果（た
とえばＰ。Ｕｌ）＋　、　Ｐ９ＵＰｏ、　Ｐ　＋ｇｌＪ
　ＦＩ＋ｓ、・＝　）をそれぞれ１個のデータとして採
用し、第４図右側にあって図示されないバッファ回路（
第１図において参照符って示す）に導出する。
■６４０ドツト・ＡＮＤ演算による縮小表示の場６゜ この場合は、ＭＯＤＥＯ＝１．ＭＯＤＥＬ＝１なので、
第１信号選択回路１７の動作は前記ＯＲ演算の場合と同
様であり、９囮ごとに１個のパルスが間引かれた第３ラ
フチクロツク信号Ｌ　ｃｋｓが作成される。
また第２信号選択回路２１の一方の選択端子Ｓ１には、
制御信号用３が印加される。第２信号選択回路２１のも
う一方の選択端子ＳＯはＭＯＤＥＯ＝１であるから、第
２信号ｊ１！沢回路２１は上記制御信号【口３の入力時
には第４入力端子ｃ３を選択し、上記選択端子ｓ１がＯ
のときは第２入力端子（１を選択する。
Ｄ−フリソプフロッ１回銘２２の出力端子Ｑには、常に
ドツトクロック信号Ｄｃｋの１クロ／り分だけ遅れた第
２ドツトデータ信号Ｄ　ｄａｔａ２が導出されるので、
ＡＮＤゲート２４には常に隣接する２つの画素データが
それぞれ入力され、ＡＮＤ演算が行われる。演算結果で
ある第４ドツトデータ信号Ｄ　ｄａｔａ＋は、第４入力
端子Ｃ３に与えられるので、第２信号ｊｘ択回路２１は
、制ｊ卸１３号ｒ口３の入力時は上記ＡＮＤゲート２４
の出力である第４ドツトデータ信号Ｄ　ｄａｔａ４　を
、その他のタイミングでは第３ドツトデータ信号Ｄ　ｄ
ａｔａｚを選択し、第４ラツチデータ信号Ｌ　ｄａｔａ
４として導出する。
この結果第４ラツチデータ信号Ｌｄａｔａ４は、９個の
うち１個は２画素のデータがＡＮＤ演算されたデータが
挿入されてインタフェイス回路１５に入力される。
インタフェイス回路１５は、前記第３ラツチクロンク信
号Ｌｃｋ、のタイミングで、上記第４ラツナデータ信号
１−ｄａｔａ＜を取り込むことによって、９画素のうち
７画素（たとえばｐ２〜Ｐｓ、１’＋＋〜１’　１７＋
　　−）はデータをそのまま採用し、残り２画素は前記
の演算結果（たとえばｐ。ｎｌ’＋＋Ｐ＊ｎＰ’Ｉ　＋
　ｐｌ　ＩＩ　ｎ　ｐ　ｌ　＠　＋　”’、ただし記号
ｎはＡＮＤ演算記号）をそれぞれ１個のデータとして採
用し、第４図右側にあって図示されないバッファ回路（
第１図において参照打って示す）に導出する。
本実施例による縮小表示は、データ縮小を行うにあたり
、ｆｌｉｔ来の技術のように単純にデータを間引くので
はなく、欠落する画素データを隣接する画素データの演
算によって補い、表示するので、画像メモリにスト・ア
されているもとの表示情報はなんら失われることがない
。
このように本実施例では、表示制御を、従来の技術のよ
うにソフトウェアによって処理するのではなく、ハード
ウェアによって行うようにしたので、リアルタイムで処
理することができる。
上述の実施例では、へ示手段に；α晶表示装置（Ｌ　Ｃ
Ｄ　）を用いたけれども、他の表示装置、たとえばＣＲ
Ｔデイスプレィを用いた表示装置や、複数の発光素子で
画素を形成させた表示装置にも適用できるものでる。
発明の効果 以上のように、本発明による表示側（耳装置は、画像デ
ータ作成手段、画像データ遅延手段、複数の演算処理等
により、画像データ記憶部から読み出された画像データ
から、複数のシリアル画題データを作成し、一方、複数
種類のマスク信号によって、上記複数のシリアル画像デ
ータから所望する表示態様に対応した画像データを選択
するようにした。上記各手段はいずれもハードウェアに
よって実現されるため、表示側（卸はリアルタイムで処
理され、所望する表示態様に応じて、表示領域を管理す
る膨大なソフトウェアをその都度加工する必要がなく、
画像データ記憶部への再書込み等の手数も省かれる。し
たがって画像データ記憶部にストアされているもとの画
像データは何ら損なわれることがなく、表示領域を管理
するアプリケーションソフトウェアの再現性と安全性が
保証される。縮小表示に必要なデータの縮小は、隣接す
る二つの画像データ間に演算を施して一つの画像データ
を得るようにしたので、従来の技術にみられた、データ
の欠落が防止され、したがって歪みの少ない縮小表示を
実現することができる。
【図面の簡単な説明】
第１図は本発明の一実施例の表示制御装置の電気的構成
を示すブロック図、第２図は本実施例による縮小に基づ
く画素データを示す図、第３図は本実施例による実際の
画像の縮小例を表す図、第４図は本実施例のＬＣＤ制（
１部の電気回路図、第５図はその動作を示すタイミング
チャート、第６図はウィンドウ表示を示す図、第７図は
縮小表示を示す図である。 １・・表示制御装置、２・・・液晶表示装置（Ｌ　ＣＤ
　）、３・・制御装置本体、４・・・中央処理装置、５
・・・画像メモリ（ＶＲＡＭ）、１４・・・ＬＣＤ制御
部、１５・・インクフェイス回路、１６・・・タイミン
グ回路、１７．２１・・・信号選択回路、１９・・・パ
ラレル／シリアル変換器、２２・・・Ｄ形フリップフロ
ンプ回路、Ｄｃｋ・・・ドツトクロック信号、Ｄ　ｃｌ
ａｔａ・・・ドツトデータ信号、Ｈｓ・・・ライン制御
信号、Ｌｃｋ・・・ラッチクロック信号、Ｌ　ｄａｔａ
・・・ラッチデータ信号、ｒｎ　Ｏ〜ｒｎ　２・・・マ
スク信号 代理人　　弁理士　西教　圭一部 第 図 第 図

Claims (1)

  1. 【特許請求の範囲】 複数の画素が行列状に配列されて成る表示手段を制御す
    る表示制御装置であって、 画素が行列状に配列されて成る表示手段に、画像データ
    記憶部からの画像データを表示させる表示制御装置にお
    いて、 表示制御装置は、上記表示手段の水平走査に同期して第
    １シリアル画像データを作成する画像データ作成手段と
    、 第１シリアル画像データを隣接する画素のクロック周期
    だけ遅延させて第２シリアル画像データを導出する画像
    データ遅延手段と、 前記表示手段および画像データ記憶部の各容量に基づき
    、前記シリアル画像データに関する複数種類のマスク信
    号を発生するマスク信号発生手段と、 上記第１シリアル画像データおよび第２シリアル画像デ
    ータ間に、予め定められた演算を施し、第３および第４
    シリアル画像データを作成する複数の画像データ演算手
    段と、 上記複数種類のマスク信号から、所望する表示態様に対
    応したマスク信号を選択するマスク信号選択回路と、 上記複数のシリアル画像データから、上記所望する表示
    態様に対応したシリアル画像データを選択し、表示デー
    タとして出力する画像データ選択回路とを含むことを特
    徴とする表示制御装置。
JP63289111A 1988-11-15 1988-11-15 表示制御装置 Pending JPH02134687A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63289111A JPH02134687A (ja) 1988-11-15 1988-11-15 表示制御装置
US07/435,023 US5107255A (en) 1988-11-15 1989-11-13 Control device for a display apparatus
DE3938366A DE3938366C2 (de) 1988-11-15 1989-11-15 Vorrichtung zur Bilddatenreduktion für ein Anzeigegerät

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63289111A JPH02134687A (ja) 1988-11-15 1988-11-15 表示制御装置

Publications (1)

Publication Number Publication Date
JPH02134687A true JPH02134687A (ja) 1990-05-23

Family

ID=17738929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63289111A Pending JPH02134687A (ja) 1988-11-15 1988-11-15 表示制御装置

Country Status (3)

Country Link
US (1) US5107255A (ja)
JP (1) JPH02134687A (ja)
DE (1) DE3938366C2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2768548B2 (ja) * 1990-11-09 1998-06-25 シャープ株式会社 パネルディスプレイ表示装置
CA2162559A1 (en) * 1993-05-10 1994-11-24 Konstantin Othmer Resolution independent methods for rendering a graphic image on a display device
US6118429A (en) 1993-09-30 2000-09-12 Hitachi, Ltd. Liquid crystal display system capable of reducing and enlarging resolution of input display data
DE19756365A1 (de) * 1997-12-18 1999-06-24 Thomson Brandt Gmbh Bildschirmdarstellungssystem
CN117838159A (zh) 2016-11-08 2024-04-09 豪洛捷公司 使用弯曲的压缩元件进行成像
KR102575238B1 (ko) 2017-08-11 2023-09-06 홀로직, 인크. 액세스 코너를 갖는 유방 압박 패들
EP4129188A1 (en) 2017-08-16 2023-02-08 Hologic, Inc. Techniques for breast imaging patient motion artifact compensation
CN114822377A (zh) 2019-02-23 2022-07-29 华为技术有限公司 显示驱动电路、显示模组、显示屏的驱动方法及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55137581A (en) * 1979-04-13 1980-10-27 Sanyo Electric Co Data display system
JPS6073789A (ja) * 1983-09-29 1985-04-25 Matsushita Electric Ind Co Ltd 画像の拡大縮小装置
JPS61140270A (ja) * 1984-12-12 1986-06-27 Fuji Xerox Co Ltd 画素密度変換装置
JPS6244797A (ja) * 1985-08-23 1987-02-26 株式会社東芝 ドツトマトリツクスｌｃｄドライバコントロ−ル方式
JPS62226379A (ja) * 1986-03-28 1987-10-05 Toshiba Corp イメージサイズ変換回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT14805B (de) * 1903-03-03 1904-01-25 Josef Schall Luftabsaugevorrichtung für Eiskasten.
US4484302A (en) * 1980-11-20 1984-11-20 International Business Machines Corporation Single screen display system with multiple virtual display having prioritized service programs and dedicated memory stacks
DD157482B1 (de) * 1981-01-29 1986-06-25 Wolfgang Matthes Anordnung zur darstellung von information auf fernsehsichtgeraeten
JPS58140899A (ja) * 1982-02-16 1983-08-20 ソニ−・テクトロニクス株式会社 ロジツク信号表示方法
JPS6055767A (ja) * 1983-08-25 1985-04-01 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション イメージのビット数を減少する方法及び装置
JPS60100176A (ja) * 1983-11-05 1985-06-04 株式会社リコー 文字フオント縮小方式
NL8500735A (nl) * 1985-03-14 1986-10-01 Philips Nv Systeem voor het regelsgewijs in een compressie-inrichting comprimeren van binaire data van een beeldveld, decompressie-inrichting voor gebruik in zo een systeem en afbeeldinrichting voorzien van zo een decompressie-inrichting.
JPS626212A (ja) * 1985-07-02 1987-01-13 Olympus Optical Co Ltd 内視鏡装置
JPS6231352A (ja) * 1985-07-30 1987-02-10 Nippon Denso Co Ltd 車両用交流発電機の回転子
US4704645A (en) * 1985-11-01 1987-11-03 Cipher Data Products, Inc. Transport for tape cartridge with leader block
US4803478A (en) * 1986-02-21 1989-02-07 Prime Computer, Inc. Horizontal scroll method and apparatus
JP2784005B2 (ja) * 1988-03-05 1998-08-06 シャープ株式会社 表示装置の階調表示方式
JPH01277890A (ja) * 1988-04-30 1989-11-08 Sharp Corp 表示制御方式

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55137581A (en) * 1979-04-13 1980-10-27 Sanyo Electric Co Data display system
JPS6073789A (ja) * 1983-09-29 1985-04-25 Matsushita Electric Ind Co Ltd 画像の拡大縮小装置
JPS61140270A (ja) * 1984-12-12 1986-06-27 Fuji Xerox Co Ltd 画素密度変換装置
JPS6244797A (ja) * 1985-08-23 1987-02-26 株式会社東芝 ドツトマトリツクスｌｃｄドライバコントロ−ル方式
JPS62226379A (ja) * 1986-03-28 1987-10-05 Toshiba Corp イメージサイズ変換回路

Also Published As

Publication number Publication date
DE3938366C2 (de) 1997-08-21
US5107255A (en) 1992-04-21
DE3938366A1 (de) 1990-05-17

Similar Documents

Publication Publication Date Title
JPH0519717B2 (ja)
JP2804059B2 (ja) 液晶表示装置
JPS5859490A (ja) 表示制御装置
JPH02134687A (ja) 表示制御装置
JP2823614B2 (ja) 階調表示方式および液晶表示装置
CN105118458A (zh) 驱动装置以及液晶显示器
JP2000122030A (ja) マトリクス型液晶表示パネル駆動方法およびこの方法を実施する装置
JP2005010579A (ja) ホールド型表示パネルの駆動方法
JP2000098334A (ja) 液晶表示装置
JP3030170B2 (ja) 単純マトリクス駆動型液晶表示装置
JPH0310293A (ja) 画像データ処理装置
JP6990516B2 (ja) 画素データ書き込み方法および画像表示装置
JPH10161610A (ja) 液晶表示装置
JP4176605B2 (ja) 表示信号変換装置
JP4635071B2 (ja) 表示信号変換装置
KR100402227B1 (ko) 액정구동장치
JPH07199864A (ja) 表示装置
JPH04127194A (ja) ガス放電表示駆動装置およびその駆動方法
JPH11212518A (ja) 液晶表示装置のコントロール装置
JPH01149687A (ja) マトリクス型表示装置
CN112614466A (zh) 显示数据的传输方法及装置、显示设备
JPS6250818A (ja) Ｌｃｄ表示装置
JPH06138853A (ja) マトリックス型液晶表示装置及びその駆動方法
JPH01277890A (ja) 表示制御方式
JPS6090388A (ja) 表示用放電管駆動装置