JP4176605B2 - 表示信号変換装置 - Google Patents
表示信号変換装置 Download PDFInfo
- Publication number
- JP4176605B2 JP4176605B2 JP2003337286A JP2003337286A JP4176605B2 JP 4176605 B2 JP4176605 B2 JP 4176605B2 JP 2003337286 A JP2003337286 A JP 2003337286A JP 2003337286 A JP2003337286 A JP 2003337286A JP 4176605 B2 JP4176605 B2 JP 4176605B2
- Authority
- JP
- Japan
- Prior art keywords
- blink
- unit
- data
- display
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
数のコントローラがコンピュータによって集中管理されるような複雑なシステムが多く使
用されるようになってきている。制御対象の機器は、製造に直接関連する機械装置に限ら
ず、製造現場を撮影するカメラ、照明装置、空調装置、あるいは製造工程を管理するため
のデータを収集する装置など多岐にわたる。また、自動車に代表される複雑で高機能な製
品の製造ラインでは、非常に多くの種類の部品を取り付ける作業や調整作業が行われてお
り、機種によっても部品や調整内容が異なることから、作業の効率化やミスを防止するた
めに、作業場所毎に表示装置を配置し、作業者が表示装置から作業に必要な情報を得るこ
とができるようになっている。従って、収集した情報、緊急情報、作業に必要な情報など
を、誤認されることなく分かりやすく提示するために、表示装置もカラー表示、多階調表
示などの高機能化が要求されている。例えば、緊急時や、重要な情報を提示するときに、
提示情報を強調するために、画面の輝度を2段階に周期的に変化させる(以下、ブリンク
と記す)表示が行われている(下記の特許文献1参照)。
使用される表示パネルの種類、解像度、表示階調数に応じた映像信号及び表示制御信号を
生成して、表示パネルに入力する。通常、カラー表示パネルが使用される場合には、映像
信号は、表示階調数に応じたビット数のRGB信号として出力される。階調数が多くなれ
ば、処理対象の画像データ量が増大するので、安価ではあるが性能の低いCPUや表示コ
ントローラを使用した制御回路では、高機能な表示を実現することが困難である。従って
、比較的高価である高性能なCPUや表示コントローラを使用することが多い。
作業工数が多い製造ラインの場合には、1つの製造ラインに数十の表示装置を配置するこ
とが必要であり、複数の製造ラインに配置する全ての表示装置を多階調カラー表示装置に
することは非常に高額の費用がかかることとなる。
一方、表示階調数が少ない表示パネルでも、ディザリング処理によって多階調の表示を
可能とする手段が知られており(下記の特許文献2参照)、1つの製造ラインの主たる表
示装置のみを多階調カラー表示装置とし、その他の大部分の表示装置に、ディザリング処
理に対応したモノクロ表示装置を使用することができれば、比較的低額の費用ですむ。
また、ブリンク処理は下記の特許文献1などで公知ではあるが、工業生産用の表示パネルでは、表示色と黒色のブリンク表示のみしかできないものが多い。さらに、ブリンク表示がソフトウェアによって制御されている場合、即ち、CPUがブリンク表示を直接制御している場合、CPUへの負荷が大きいという問題がある。
また、画像表示用の制御回路は、使用するCPUのデータビット幅に応じて設計されており、例えば、16ビットの画像データを扱うように設計された制御回路では、8ビットでしか画像データを出力できないCPUには、1画素のビット数が少ないにも拘わらず、対応できないという問題がある。また、両者に対応する設計も困難である。
また、工業生産用の表示制御回路では、高機能なデュアルスキャンディスプレイへの映像信号を出力することが困難である。
また、ブリンク表示、ディザリング表示などの個々の機能は公知ではあるが、これら複数の機能を備えた、工業生産用の表示装置の設計は困難である。
アによるブリンク処理、低階調数の表示装置での多階調表示、CPUによる画像データ伝
送時の負荷の軽減、デュアルスキャンディスプレイへの対応が可能な表示信号変換装置を
提供することを目的としている。
本発明の目的は、以下の手段によって達成される。
クサ制御信号を出力するCPU−IF部と、該CPU−IF部からの出力データが入力さ
れるブリンク処理部と、入力データを所定の映像信号に変換して出力するディスプレイI
F部とを備え、前記ブリンク処理部が、前記ブリンク制御信号から、垂直ブランキング期
間中に信号レベルが反転するブリンククロックを生成するブリンククロック生成部と、前
記ブリンククロックに応じて、入力される画像データと黒画像データとを交互に出力する
白黒ブリンク信号生成部と、入力される前記画像データを所定のビット数だけビットシフ
トしてビットシフト画像データを生成し、前記ブリンククロックに応じて、入力される前
記画像データと前記ビットシフト画像データとを交互に出力する減光ブリンク信号生成部
と、前記マルチプレクサ制御信号に応じて、元画像、前記白黒ブリンク信号生成部からの
出力信号、及び前記減光ブリンク信号生成部からの出力信号の何れかを選択して、前記デ
ィスプレイIF部に出力するマルチプレクサとを備えていることを特徴としている。
上記表示信号変換装置(1)によれば、ブリンク機能をハードウェアで実現することが
でき、CPUの負荷を軽くすることができ、比較的低性能の安価なCPUを使用すること
が可能になる。
図1は、本発明の実施の形態に係る表示信号変換装置を備えた画像表示装置の概略構成を示すブロック図である。本画像表示装置は、画像表示装置全体を制御するCPU1、CPU1が行う処理プログラムの一時記憶やワークエリアとして使用されるメモリ部2、処理プログラムや画像データを記録する記録部3、表示モードの変更などの画像表示装置に対する指示が行われる操作部4、画像を表示する表示部5、フレームバッファとして使用されるスタティックラム(SRAM)6、本実施の形態に係る表示信号変換装置7、及び各部間でデータ(画像データ及び制御データ)を交換するための内部バス8を備えている。本実施の形態に係る表示信号変換装置7は、CPU−IF部9、ブリンク処理部10、FRC処理部11、SRAM−IF部12、及びディスプレイIF部13を備えている。
タの各画素データを、所定の周期で変化させて、ディスプレイIF部13に出力する。デ
ィスプレイIF部13は、入力される画像データを、表示部5に応じた映像信号に変換し
て表示部5に出力する。これによって、所定の周期でブリンクする画像が表示される。
また、FRC機能が指定されている場合、FRC処理部11が、入力されるRGB形式
の画像データの各画素データに対応して、所定の規則に従って新たなRGB各1ビット、
合計3ビットの画像データを決定して、SRAM−IF部12を介してSRAM6に出力
する。SRAM6からSRAM−IF部12を介して画像データを受信したディスプレイ
IF部13は、入力された画像データを、表示部5に応じた映像信号に変換して、表示部
5に出力する。ここで、所定の規則は、後述するように、多階調の画像データを、元の画
素のビット数よりも少ないビット数にしても、多階調画像として視認され得る規則である
。従って、表示部5の表示可能な階調数が、元の画像データの階調数よりも少なくても、
元の画像データの階調数として視認され得る画像が表示される。
また、画素変換機能が指定されている場合、画像データを表示信号変換装置7に伝送す
る1つのバスで2つの画素データを同時に伝送する。これによって、表示に関わるバス占
有率を軽減することができる。
また、スキャンコンバート機能が指定されている場合、SRAM6に書き込まれた画像
データを、上画面領域表示データと下画面領域表示データとして、同時に読出し、ディス
プレイIF部13に出力する。これによって、デュアルスキャン対応の映像信号を生成す
ることができる。
図2はブリンク処理部10の内部構成を示すブロック図である。ブリンク処理部10は、減光ブリンク信号生成部21、白黒ブリンク信号生成部22、マルチプレクサ23、及びブリンククロック生成部24を備えている。
リンククロックbs_clkに応じて信号出力する。例えば、ブリンククロックbs_c
lkがハイレベルの間は、入力される画像データdata_inをそのまま出力し、ブリ
ンククロックbs_clkがローレベルの間は信号を出力しない。すなわち、元画像と黒
画像(画像表示なし)とが、ブリンククロックbs_clkに従って、交互に表示部5に
表示されることによって、白黒ブリンクが実現される。
を行った後、上記したブリンククロックbs_clkに応じて信号出力する。例えば、画
像データdata_inが所定のビット数のRGB信号として入力され、R、G、B各色
のデータビットの下位方向に輝度が低くなるとすると、下位ビット側に1ビットシフトす
る。例えば、1画素のRデータを5ビットとし、各ビット値をRi(i=4〜0)で表す
場合、入力されたR画像データRin=(R4,R3,R2,R1、R0)を右側に1ビッ
トシフト(最上位ビットには“0”をセットする)して、データRout=(“0”,R4
,R3,R2,R1)を生成する。その後、データRoutは、例えば、ブリンククロック
bs_clkがハイレベルの間は、減光ブリンク信号生成部21から出力され、ブリンク
クロックbs_clkがローレベルの間は出力されない。G、Bのデータに関しても同様
に処理される。これによって、表示部5に表示された場合に、元画像の約1/2の輝度(
下位ビット側に1ビットシフトした画像)となる画像データが生成される。すなわち、元
画像とその約1/2の輝度の画像とが、ブリンククロックbs_clkに従って、交互に
表示部5に表示されることによって、減光ブリンクが実現される。
ータであったとしても、FRC変換によって、RGB各1ビット、合計3ビットのデータ
(8色表示)にすることができ、表示階調数が低い表示装置に表示することができる。こ
のとき、FRCパターンによって、同じ画素値であっても、画像上の画素の位置及びフレ
ームによって、出力値は異なることとなり、16フレームを1周期として周期的に繰り返
えされるので、見かけ上元画像に近い階調数で表示することができる。
表示する画像は静止画像に限定されず、16フレームの周期よりも長い周期で変化する
動画像であれば、上記した多階調表示の効果を奏する。
また、ブリンク機能の減光ブリンク信号生成部21におけるビットシフトは、1ビットに限定されない。
2 メモリ部
3 記録部
4 操作部
5 表示部
6 SRAM
7 表示信号変換装置
8 内部バス
9 CPU−IF部
10 ブリンク処理部
11 FRC処理部
12 SRAM−IF部
13 ディスプレイIF部
21 減光ブリンク信号生成部
22 白黒ブリンク信号生成部
23 マルチプレクサ
24 ブリンククロック生成部
31 重みビット値デコード部
32 カウンタ部
33 FRC変換部
41 読出バッファ部
42 書込バッファ部
43 アドレス生成部
44 イネーブル信号生成部
Claims (1)
- ブリンク制御信号及びマルチプレクサ制御信号を出力するCPU−IF部と、
該CPU−IF部からの出力データが入力されるブリンク処理部と、
入力データを所定の映像信号に変換して出力するディスプレイIF部とを備え、
前記ブリンク処理部が、
前記ブリンク制御信号から、垂直ブランキング期間中に信号レベルが反転するブリンク
クロックを生成するブリンククロック生成部と、
前記ブリンククロックに応じて、入力される画像データと黒画像データとを交互に出力
する白黒ブリンク信号生成部と、
入力される前記画像データを所定のビット数だけビットシフトしてビットシフト画像デ
ータを生成し、前記ブリンククロックに応じて、入力される前記画像データと前記ビット
シフト画像データとを交互に出力する減光ブリンク信号生成部と、
前記マルチプレクサ制御信号に応じて、元画像、前記白黒ブリンク信号生成部からの出
力信号、及び前記減光ブリンク信号生成部からの出力信号の何れかを選択して、前記ディ
スプレイIF部に出力するマルチプレクサとを備えていることを特徴とする表示信号変換
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003337286A JP4176605B2 (ja) | 2003-09-29 | 2003-09-29 | 表示信号変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003337286A JP4176605B2 (ja) | 2003-09-29 | 2003-09-29 | 表示信号変換装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008090850A Division JP4635071B2 (ja) | 2008-03-31 | 2008-03-31 | 表示信号変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005106930A JP2005106930A (ja) | 2005-04-21 |
JP4176605B2 true JP4176605B2 (ja) | 2008-11-05 |
Family
ID=34533158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003337286A Expired - Fee Related JP4176605B2 (ja) | 2003-09-29 | 2003-09-29 | 表示信号変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4176605B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4768344B2 (ja) * | 2005-05-11 | 2011-09-07 | 株式会社 日立ディスプレイズ | 表示装置 |
JP6079239B2 (ja) * | 2013-01-04 | 2017-02-15 | 株式会社Jvcケンウッド | 画像表示装置 |
JP2017072864A (ja) * | 2017-01-17 | 2017-04-13 | 株式会社Jvcケンウッド | 画像表示装置 |
-
2003
- 2003-09-29 JP JP2003337286A patent/JP4176605B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005106930A (ja) | 2005-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5227018B2 (ja) | 非ストライプディスプレイシステムにおける画像データのサブピクセルレンダリングを改良するためのシステムおよび方法 | |
EP0843300B1 (en) | Display gradation controller for a passive liquid crystal display | |
JP2006301166A (ja) | 表示装置及びその駆動方法 | |
JPH07175454A (ja) | 表示制御装置および表示制御方法 | |
JP3749433B2 (ja) | 液晶表示装置および液晶駆動方法 | |
JP4647280B2 (ja) | 表示装置 | |
JP2013068793A (ja) | 表示装置、駆動回路、駆動方法、および電子機器 | |
JP4176605B2 (ja) | 表示信号変換装置 | |
US7932872B2 (en) | Picture displaying method, system and unit | |
JP2010156846A (ja) | マルチディスプレイシステム | |
JP4635071B2 (ja) | 表示信号変換装置 | |
JP3814625B2 (ja) | 表示システム及び画像処理装置 | |
JPH08234161A (ja) | カラーパネルディスプレイ装置及び画像情報の処理方法 | |
US6943783B1 (en) | LCD controller which supports a no-scaling image without a frame buffer | |
JP2008203713A (ja) | 画像処理装置、画像処理方法、および画像処理プログラム | |
JPH0412393A (ja) | 液晶表示装置 | |
JP2009229858A (ja) | 液晶表示装置および液晶表示方法、並びに、表示制御装置および表示制御方法 | |
US6292162B1 (en) | Driving circuit capable of making a liquid crystal display panel display and expanded picture without special signal processor | |
JPH08202310A (ja) | 画面駆動回路 | |
JPH08146926A (ja) | 液晶表示パネルの駆動装置 | |
JP3985451B2 (ja) | 画像処理装置および画像表示装置 | |
JPH06110411A (ja) | 単純マトリクス駆動型液晶表示装置 | |
TW202324365A (zh) | 時序控制器、驅動器及包括它們的顯示系統 | |
JP2010008598A (ja) | 映像表示装置 | |
JP2939648B2 (ja) | Lcd表示制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080806 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080820 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |