JPH08146926A - 液晶表示パネルの駆動装置 - Google Patents

Abstract

(57)【要約】 【構成】 １画面を分割して表示する画面分割表示方式
のＬＣＤ１の駆動に際して、表示コントローラ１０にて
生成した１画面の表示データを各分割画面に対応して記
憶する上半画面メモリ３ａ及び下半画面メモリ３ｂを介
して各分割画面に同時に表示させる。表示コントローラ
１０にて生成した１画面の表示データのライン数をカウ
ントするラインカウンタ４と、ラインカウンタ４による
カウント数に基づき上半画面メモリ３ａ又は下半画面メ
モリ３ｂの何れに格納すべきかを判断して出力を切り替
えるＮＯＴ回路６とが設けられている。 【効果】 表示コントローラ１０の表示データは、１画
面のライン数に基づいて記憶される。このため、複雑な
構成のアドレス変換回路の設置等による装置複雑化を防
止し、かつ表示コントローラ１０の設計変更等も回避
し、しかも電子機器回路構成やソフトウェアを変更する
ことなく分割画面駆動を容易に実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、２画面方式の
単純マトリクス方式液晶表示装置における液晶表示パネ
ルの駆動装置に関するものである。

【０００２】

【従来の技術】従来から、単純マトリクス方式液晶表示
装置では、本発明の説明図である図２に示すように、そ
の表示品位を上げるために液晶表示パネル（以下、「Ｌ
ＣＤ」という）１の１画面を上半画面と下半画面とに分
割することによってデューティ比を下げて駆動する方法
が提案されている。

【０００３】これを実現するための第１の方法は、パー
ソナルコンピュータ等にて行われているものであり、図
５に示すように、ＶＲＡＭからなる上半画面メモリ６１
及び下半画面メモリ６２にそれぞれ格納された上半画面
のデータと下半画面のデータとを同時にＬＣＤ６０に出
力するために、これら上半画面メモリ６１及び下半画面
メモリ６２とＬＣＤ６０との間に設けられるＬＣＤ用コ
ントローラ６３を新たに開発することである。

【０００４】また、第２の方法は、例えば、特開平５−
３０７３７０号公報に開示されているように、液晶表示
のためのフレームバッファメモリを備えることである。

【０００５】すなわち、上記の駆動装置には、図６に示
すように、ＬＣＤ７０における上半画面のフレームデー
タと下半画面のフレームデータとを個別に格納するフレ
ームメモリとしてのＶＲＡＭからなる上半画面ブロック
７１と下半画面ブロック７２とがそれぞれＬＣＤ７０の
図示しない駆動ドライバに直結されている。また、ＶＲ
ＡＭの上半画面ブロック７１及び下半画面ブロック７２
には表示コントローラ７３が接続されている。この表示
コントローラ７３は上半画面ブロック７１及び下半画面
ブロック７２にアクセスする際のアドレス信号と、上半
画面ブロック７１及び下半画面ブロック７２からＬＣＤ
７０への表示データ出力を制御するためのコントロール
信号とを発生している。

【０００６】すなわち、ホストにおける表示データの送
出時には、ＶＲＡＭの上半画面ブロック７１と下半画面
ブロック７２とを区別しないが、表示コントローラ７３
は、書込みの際にはその書込みデータが上半画面データ
であるか下半画面データであるかを区別し各々ＶＲＡＭ
の上半画面ブロック７１又は下半画面ブロック７２に書
き込む必要がある。

【０００７】このために、従来の駆動装置においては、
アドレス変換回路７４を設けている。上記のアドレス変
換回路７４は、表示コントローラ７３がＶＲＡＭの上半
画面ブロック７１又は下半画面ブロック７２に、ホスト
から送出された表示データを格納すべくアクセスする際
にホストからのアドレスを受け取り、アクセスすべきア
ドレスが上半画面ブロック７１のものか下半画面ブロッ
ク７２のものかを判断し、上半画面ブロック７１の場合
はそのまま出力する。また、下半画面ブロック７２のア
ドレスの場合にはＶＲＡＭにおける上半画面ブロック７
１の最終アドレスと下半画面ブロック７２の先頭アドレ
スとの差を加算して表示コントローラ７３に出力する。

【０００８】このような駆動方法をとれば、従来の電子
機器の表示コントローラ１に上述のように前置きするこ
とによりホストからは従来と同様にＶＲＡＭ２にアクセ
スできると共に、同一のタイミングで液晶表示装置の上
半画面、下半画面に順次、表示データを出力することが
できる。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来の駆動装置における第１の方法、すなわちＬＣＤ用コ
ントローラ６３を新たに開発する方法では、ＬＣＤ用コ
ントローラ６３を設計する際に、複雑な回路設計とタイ
ミング設計とが必要となり、ＬＣＤ用コントローラ６３
の開発は多大な時間と労力を要するという問題点を有し
ている。

【００１０】すなわち、パーソナルコンピュータでは、
ＶＲＡＭとして通常のダイナミックＲＡＭが使用される
のに対して、ワークステーションでは、高速かつ高精細
な表示が要求されることから、ＶＲＡＭとしてデュアル
ポートＲＡＭが使用されている。したがって、ダイナミ
ックＲＡＭを使用したＶＲＡＭでは表示用コントローラ
の回路設計及びタイミング設計が比較的容易に行える
が、デュアルポートＲＡＭからなる上半画面メモリ６１
及び下半画面メモリ６２に対応してＬＣＤ用コントロー
ラ６３を設計する際には、複雑な回路設計とタイミング
設計とが必要になる。

【００１１】また、需要量の少ない電子機器において
は、ＬＣＤ用コントローラ６３の製造単価が高価なもの
となり、ひいては電子機器自体のコストアップにつなが
る。さらに、表示を行うためのソフトウェアも新たにＬ
ＣＤ用コントローラ６３のために開発しなければならな
い。

【００１２】一方、第２の方法、すなわちフレームメモ
リを用いる方法においては、アドレス変換回路７４を表
示コントローラ７３の前に配置することにより、比較的
容易に２画面方式の液晶表示装置を駆動することができ
る。

【００１３】しかしながら、電子機器の回路構成が複雑
なアドレス変換回路７４を用いることや、図示しない表
示装置用コントロール回路部の設計変更等が生じ、他の
表示装置との表示装置用コントロール回路との共用化が
困難になるという問題点を有している。

【００１４】さらに、アドレスを変換して上半画面及び
下半画面のフレームメモリを振り分けているため、回路
構成及びインタフェース等が膨大になりＬＣＤモジュー
ル上に本回路を搭載するのは極めて困難であると推察さ
れる。

【００１５】本発明は、上記従来の問題点に鑑みなされ
たものであって、その目的は、複雑な回路構成や、タイ
ミング設計を要することなく、しかも電子機器回路構成
やソフトウェアを変更することなく分割画面駆動を容易
に実現し得る液晶表示パネルの駆動装置を提供すること
にある。

【００１６】

【課題を解決するための手段】請求項１記載の発明の液
晶表示パネルの駆動装置は、上記課題を解決するため
に、１画面を分割して表示する画面分割表示方式の液晶
表示パネルの駆動に際して、表示コントローラにて生成
した１画面の表示データを各分割画面に対応して記憶す
る各記憶手段を介して各分割画面に同時に表示させる液
晶表示パネルの駆動装置において、上記表示コントロー
ラにて生成した１画面の表示データのライン数をカウン
トするカウント手段と、上記カウント手段によるカウン
ト数に基づき何れの記憶手段に格納すべきかを判断して
各記憶手段への出力を切り替える切替手段とが設けられ
ていることを特徴としている。

【００１７】請求項２記載の発明の液晶表示パネルの駆
動装置は、上記課題を解決するために、請求項１記載の
液晶表示パネルの駆動装置において、上記表示データを
各記憶手段に記憶する際の記憶時間よりも高速で液晶表
示パネルの各分割画面に読み出す読出手段が設けられて
いることを特徴としている。

【００１８】請求項３記載の発明の液晶表示パネルの駆
動装置は、上記課題を解決するために、請求項１記載の
液晶表示パネルの駆動装置において、上記表示コントロ
ーラは上記各手段とインタフェースにて接続されている
ことを特徴としている。

【００１９】

【作用】請求項１の構成によれば、液晶表示パネルを表
示するときには、カウント手段が表示コントローラにて
生成した１画面の表示データのライン数をカウントす
る。そして、切替手段が、このカウント手段によるカウ
ント数に基づき何れの記憶手段に格納すべきかを判断し
て各記憶手段への出力を切り替える。これによって、１
画面の表示データが各分割画面に対応して記憶する各記
憶手段にそれぞれ記憶される。次いで、この各記憶手段
に記憶された表示データが液晶表示パネルの各分割画面
に同時に出力される。

【００２０】これによって、表示コントローラの表示デ
ータは、アドレスに基づいて各記憶手段に記憶されるの
ではなく、１画面のライン数に基づいて記憶される。

【００２１】したがって、アドレスデータを提供する表
示コントローラとは、独立して１画面の表示データをラ
イン数に基づいて各記憶手段に記憶させるので、複雑な
構成のアドレス変換回路の設置等による装置複雑化を防
止し、かつ表示コントローラの設計変更等も回避するこ
とができ、しかも電子機器回路構成やソフトウェアを変
更することなく分割画面駆動を容易に実現することがで
きる。

【００２２】また、請求項２の構成によれば、表示デー
タを各記憶手段に記憶する際の記憶時間よりも高速で、
読出手段が液晶表示パネルの各分割画面に読み出すの
で、記憶手段への記憶とは独立して読み出しを行うこと
ができる。この結果、液晶表示パネルの高速表示切替が
可能となる。

【００２３】また、請求項３の構成によれば、表示コン
トローラは駆動装置の各手段とインタフェースにて接続
されているので、表示コントローラの他の表示装置との
共用化を容易に行うことができる。

【００２４】

【実施例】本発明の一実施例について図１ないし図４に
基づいて説明すれば、以下の通りである。

【００２５】本実施例の液晶表示パネルの駆動装置は、
例えば、単純マトリクス方式の液晶表示装置に適用され
ている。

【００２６】上記の液晶表示装置は、図１に示すよう
に、例えば３２０×２４０ドットの液晶表示パネル（以
下、「ＬＣＤ(Liquid Crystal Display)」という）１
と、このＬＣＤ１を駆動するための駆動装置２と、ＬＣ
Ｄ１の表示データを発生して駆動装置２に伝送する表示
コントローラ１０とを有している。

【００２７】上記の駆動装置２は、フレームメモリ３と
カウント手段としてのラインカウンタ４と読出手段とし
てのリードタイミング回路５とから構成されている。

【００２８】上記のフレームメモリ３は、デュアルポー
トＲＡＭからなるＶＲＡＭ（VideoRAM)にて構成されて
おり、ＬＣＤ１のフレームデータを格納すべくＬＣＤ１
の後述するＬＣＤドライバ８・９に直結されている。そ
して、ＬＣＤ１の上半画面のフレームデータを格納する
ための記憶手段としての上半画面メモリ３ａとＬＣＤ１
の下半画面のフレームデータを格納するための記憶手段
としての下半画面メモリ３ｂとを有している。また、上
記フレームメモリ３の各上半画面メモリ３ａ及び下半画
面メモリ３ｂは表示コントローラ１０に接続されてお
り、この表示コントローラ１０によって発生されたＬＣ
Ｄ１の表示データがラインカウンタ４の制御により各上
半画面メモリ３ａと下半画面メモリ３ｂとに格納される
ようになっている。

【００２９】上記のラインカウンタ４は、表示コントロ
ーラ１０から送出された１画面分のデータを受けてその
水平同期信号を表示開始ラインからカウントする。ま
た、ラインカウンタ４は、メモリ書込制御信号ＦＲＭの
経路内に設けられた切替手段としてのＮＯＴ回路６を制
御することにより、上記カウント数に応じて、上述の表
示コントローラ１０における表示データの各上半画面メ
モリ３ａ及び下半画面メモリ３ｂへの格納を振り分ける
と共に、開始位置制御信号ＶＦＰにて書込み開始位置を
決定している。さらに、ラインカウンタ４は、書込みク
ロック信号ＷＣＫにより書込み時間を制御している。

【００３０】上記のリードタイミング回路５は、上記各
上半画面メモリ３ａ及び下半画面メモリ３ｂに書込まれ
た表示データをＬＣＤ１に出力するために読み出しのタ
イミングを発生するものであり、上記書込みクロック信
号ＷＣＫにおける書込みと同期又は非同期のクロック７
にて、書込み時とは約半分の水平同期信号で上半画面メ
モリ３ａ及び下半画面メモリ３ｂに書込まれた表示デー
タを同時に読み出し、図２に示すように、ＬＣＤドライ
ブ回路（ＳＥＧドライバ）８・９に送出する。

【００３１】上記の構成を有する駆動装置２によるＬＣ
Ｄ１の駆動動作について説明する。

【００３２】図１に示すように、駆動装置２は、表示コ
ントローラ１０から送出された１画面分の表示データを
受ける。駆動装置２のラインカウンタ４は、図３に示す
ように、その水平同期信号を表示開始ラインからカウン
ト開始し、１２０ラインまでカウントしたらメモリ書込
制御信号ＦＲＭをＮＯＴ回路６により、「Ｈ」から
「Ｌ」に反転させる。この結果、メモリ書込制御信号Ｆ
ＲＭの「Ｈ」の期間は表示データが上半画面メモリ３ａ
に書き込まれる。また、このとき、開始位置制御信号Ｖ
ＦＰにて書込み開始位置を制御することにより表示画面
の第１ライン目の表示データが上半画面メモリ３ａの先
頭番地に格納され、図４に示すように、以下、１２０ラ
インまでの表示データが順次格納される。

【００３３】次いで、図３に示すように、表示データに
おける１２１ライン目からは、メモリ書込制御信号ＦＲ
Ｍが「Ｌ」の期間となり表示データが下半画面メモリ３
ｂに書き込まれる。このときも、開始位置制御信号ＶＦ
Ｐによって、下半画面メモリ３ｂの先頭番地から格納さ
れ、２４０ラインまでの表示データが順次格納される
（図４参照）。

【００３４】次に、上記のフレームメモリ３の上半画面
メモリ３ａ及び下半画面メモリ３ｂに書き込まれた表示
データは、リードタイミング回路５によって、書込み時
とは約半分の周期のクロック７による水平同期信号に
て、上半画面メモリ３ａ及び下半画面メモリ３ｂを同時
に読み出されＬＣＤドライバ８・９に送出される。送出
された表示データは、ＬＣＤ１の上半画面及び下半画面
に、上半画面メモリ３ａ及び下半画面メモリ３ｂの各先
頭番地からそれぞれ出力される。

【００３５】これによって、表示コントローラ１０から
送出される信号は、従来の１画面データを送り出すのと
全く同様で良い。したがって、表示コントローラ１０の
回路及びソフトウェアを変更することなくＬＣＤ１の２
画面駆動を容易に実現し、低デューティ駆動、フレーム
周期の高速化を図ることができる。また、高速応答によ
りフレーム応答現象が抑制され、かつ高コントラスト化
を図り、さらに間引き方式の階調表示にはチラツキを抑
制する等の多階調の高表示品位を図り得る単純マトリク
ス方式液晶表示装置を提供することができる。

【００３６】なお、本実施例では、クロック７の読み出
し周期が、書込み時の約半分になっているため、フレー
ムメモリ３においては、書込みフレームの画面における
フレームの切り替わり時に、１フレームの書込みの間に
読み出しのアドレスが書込みのアドレスを追い越してし
まうことが考えられ、あるフレームではｎ画面の表示デ
ータとｎ−１画面の表示データとが混在してしまうおそ
れがある。しかし、以上のような現象は何フレームかに
１つのフレームの割合で起こるため、表示されたＬＣＤ
１の画面上では無視することができる。

【００３７】また、上述の説明において、１フレームと
は画面の１ライン目から走査して最終ラインまで走査す
ることをいい、１画面とは数フレーム間同じ表示データ
が走査されているフレーム単位の期間をいう。

【００３８】このように、本実施例の駆動装置２は、Ｌ
ＣＤ１を表示するときには、ラインカウンタ４が表示コ
ントローラにて生成した１画面の表示データのライン数
をカウントする。そして、ＮＯＴ回路６が、このライン
カウンタ４よるカウント数に基づき上半画面メモリ３ａ
又は下半画面メモリ３ｂの何れに格納すべきかを判断し
て上半画面メモリ３ａ又は下半画面メモリ３ｂへの出力
を切り替える。これによって、１画面の表示データが各
分割画面に対応して記憶する上半画面メモリ３ａ又は下
半画面メモリ３ｂにそれぞれ記憶される。次いで、上半
画面メモリ３ａ又は下半画面メモリ３ｂに記憶された表
示データがＬＣＤ１の各分割画面に同時に出力される。

【００３９】これによって、表示コントローラ１０の表
示データは、アドレスに基づいて上半画面メモリ３ａ又
は下半画面メモリ３ｂに記憶されるのではなく、１画面
のライン数に基づいて記憶される。

【００４０】したがって、アドレスデータを提供する表
示コントローラ１０とは、独立して１画面の表示データ
をライン数に基づいて上半画面メモリ３ａ又は下半画面
メモリ３ｂに記憶させるので、複雑な構成のアドレス変
換回路の設置等による装置複雑化を防止し、かつ表示コ
ントローラ１０の設計変更等も回避することができ、し
かも電子機器回路構成やソフトウェアを変更することな
く分割画面駆動を容易に実現することができる。

【００４１】また、本実施例では、表示データを上半画
面メモリ３ａ又は下半画面メモリ３ｂに記憶する際の記
憶時間よりも高速で、リードタイミング回路５がＬＣＤ
１の各分割画面に読み出すので、上半画面メモリ３ａ又
は下半画面メモリ３ｂへの記憶とは独立して読み出しを
行うことができる。この結果、ＬＣＤ１の高速表示切替
が可能となる。すなわち、２画面駆動と共に高フレーム
周波数駆動も実現できる。

【００４２】また、表示コントローラ１０を、駆動装置
の各手段とインタフェースにて接続することによって、
表示コントローラ１０の他の表示装置との共用化を容易
に行うことができる。これによって、他のＬＣＤ１を有
する電子機器への適用を容易に図ることができる。

【００４３】

【発明の効果】請求項１の発明の液晶表示パネルの駆動
装置は、以上のように、表示コントローラにて生成した
１画面の表示データのライン数をカウントするカウント
手段と、上記カウント手段によるカウント数に基づき何
れの記憶手段に格納すべきかを判断して各記憶手段への
出力を切り替える切替手段とが設けられている構成であ
る。

【００４４】これにより、表示コントローラの表示デー
タは、アドレスに基づいて各記憶手段に記憶されるので
はなく、１画面のライン数に基づいて記憶される。

【００４５】したがって、アドレスデータを提供する表
示コントローラとは、独立して１画面の表示データをラ
イン数に基づいて各記憶手段に記憶させるので、複雑な
構成のアドレス変換回路の設置等による装置複雑化を防
止し、かつ表示コントローラの設計変更等も回避するこ
とができ、しかも電子機器回路構成やソフトウェアを変
更することなく分割画面駆動を容易に実現することがで
きるという効果を奏する。

【００４６】請求項２の発明の液晶表示パネルの駆動装
置は、以上のように、請求項１の液晶表示パネルの駆動
装置において、表示データを各記憶手段に記憶する際の
記憶時間よりも高速で液晶表示パネルの各分割画面に読
み出す読出手段が設けられている構成である。

【００４７】これにより、表示データを各記憶手段に記
憶する際の記憶時間よりも高速で、読出手段が液晶表示
パネルの各分割画面に読み出すので、記憶手段への記憶
とは独立して読み出しを行うことができる。この結果、
液晶表示パネルの高速表示切替が可能となるという効果
を奏する。

【００４８】請求項３の発明の液晶表示パネルの駆動装
置は、以上のように、請求項１の液晶表示パネルの駆動
装置において、表示コントローラは上記各手段とインタ
フェースにて接続されている構成である。

【００４９】これにより、表示コントローラの他の表示
装置との共用化を容易に行うことができるという効果を
奏する。

【図面の簡単な説明】

【図１】本発明の一実施例の液晶表示パネルの駆動装置
の構成を示すブロック図である。

【図２】上記駆動装置におけるＬＣＤを示す構造図であ
る。

【図３】上記駆動装置におけるラインカウンタの制御動
作を示すタイムチャートである。

【図４】上記駆動装置におけるフレームメモリ内の表示
データの格納状態を示す説明図である。

【図５】従来例を示すものであり、ＶＲＡＭに格納され
た表示データをＬＣＤコントローラを介してＬＣＤに書
込む駆動装置を示す構造図である。

【図６】他の従来例を示すものであり、アドレス変換回
路によりＶＲＡＭに格納される表示データのアドレス変
換を行う駆動装置の構成をを示すブロック図である。

【符号の説明】

１ ＬＣＤ ２ 駆動装置 ３ フレームメモリ ３ａ 上半画面メモリ（記憶手段） ３ｂ 下半画面メモリ（記憶手段） ４ ラインカウンタ（カウント手段） ５ リードタイミング回路（読出手段） ６ ＮＯＴ回路（切替手段） ７ クロック １０ 表示コントローラ

Claims (3)

【特許請求の範囲】
1. 【請求項１】１画面を分割して表示する画面分割表示方
   式の液晶表示パネルの駆動に際して、表示コントローラ
   にて生成した１画面の表示データを各分割画面に対応し
   て記憶する各記憶手段を介して各分割画面に同時に表示
   させる液晶表示パネルの駆動装置において、 上記表示コントローラにて生成した１画面の表示データ
   のライン数をカウントするカウント手段と、上記カウン
   ト手段によるカウント数に基づき何れの記憶手段に格納
   すべきかを判断して各記憶手段への出力を切り替える切
   替手段とが設けられていることを特徴とする液晶表示パ
   ネルの駆動装置。
2. 【請求項２】上記表示データを各記憶手段に記憶する際
   の記憶時間よりも高速で液晶表示パネルの各分割画面に
   読み出す読出手段が設けられていることを特徴とする請
   求項１記載の液晶表示パネルの駆動装置。
3. 【請求項３】上記表示コントローラは上記各手段とイン
   タフェースにて接続されていることを特徴とする請求項
   １記載の液晶表示パネルの駆動装置。